JP3755489B2 - カラー画像処理装置 - Google Patents
カラー画像処理装置 Download PDFInfo
- Publication number
- JP3755489B2 JP3755489B2 JP2002194116A JP2002194116A JP3755489B2 JP 3755489 B2 JP3755489 B2 JP 3755489B2 JP 2002194116 A JP2002194116 A JP 2002194116A JP 2002194116 A JP2002194116 A JP 2002194116A JP 3755489 B2 JP3755489 B2 JP 3755489B2
- Authority
- JP
- Japan
- Prior art keywords
- color
- image data
- image processing
- delay
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Image Processing (AREA)
- Facsimile Image Signal Circuits (AREA)
- Color Image Communication Systems (AREA)
- Image Input (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、カラー画像処理装置に関する。
【０００２】
【従来の技術】
従来、それぞれ読み取り色が異なる複数個のＣＣＤからなるラインイメージセンサを並行に配置して、カラー画像を読み取るカラー画像処理装置が知られている。この種のカラー画像処理装置では、それぞれの色のラインイメージセンサが読んでいるラインの位置が異なるため、ライン補正（ズレ補正）を行うための遅延用メモリが設けられている（特開平５−３２４７６７号）。
【０００３】
上記した従来のカラー画像処理装置において、ＲＧＢ３色のうち、１つの色のみに特別のデータ処理が施され、その場合にデータの遅延を生じる場合がある。例えば、図３に示すように、３色のうちＧに関し、シェーディング補正回路８Ｇの出力をモノクロ抽出回路９Ｇでモノクロ抽出を行う場合である。この場合には、他の色と各タイミングがずれ、行列演算部２に入力されるＲＧＢの信号のタイミングがずれる。これを解決するために他の色についても、例えば図３に示すように、シェーディング補正回路８Ｒの出力側、シェーディング補正回路８Ｂの出力側に遅延量に見合ったメモリ９Ｒ、９Ｂを設けている。
【０００４】
【発明が解決しようとする課題】
上記した従来のカラー画像処理装置では、他の色について、遅延量に見合ったメモリを設けるので、ＲＧＢのタイミングがずれるのを解消できるが、上述の遅延用のライン補正メモリとは別のメモリが必要となるため、装置のコストが上昇するという問題があった。
【０００５】
この発明は上記問題点に着目してなされたものであって、ＲＧＢの１つの系に、特別の処理（例：モノクロ抽出）を施しても、コストアップを招くことなく、タイミングのずれを補正し得るカラー画像処理装置を提供することを目的としている。
【０００６】
【課題を解決するための手段】
この発明のカラー画像処理装置は、原稿を読み取り複数色について各色毎に設けられて各色の画像データを生成する複数の画像データ生成部と、各画像データ生成部で生成された各色の画像データをそれぞれ遅延させ、各々の遅延量を変更できる複数の画像データ遅延部と、少なくとも１つの色に係る画像データ遅延部の画像データについてのみ所定の画像処理を施す画像処理部と、画像処理部による処理が行われるか否かに基づき、他の色に係る画像データ遅延部の遅延量を変更させる制御部とを備えている。
【０００７】
このカラー画像処理装置においては、１つの色の画像処理部で所定の画像処理を施すと、その処理に応じた遅延が画像処理部の出力に生じる。そして、この処理に応じた遅延分だけ他の色の遅延量を増加させる。これにより、１つの色においてのみ、所定の画像処理を行う場合でも、複数色の出力を一致したタイミングで得ることができる。
【０００８】
この発明のカラー画像処理装置において、前記複数色は、ＲＧＢ成分であり、画像処理部はＧ成分について白黒画像を抽出する処理を行い、制御部はその処理の遅延分につきＲ成分、Ｂ成分について遅延量を増加させると良い。
【０００９】
また、この発明のカラー画像処理装置において、前記画像データ遅延部は、メモリであり、制御部はメモリの読み出しアドレスを制御することにより、画像データの遅延量を変更すると良い。
【００１０】
【発明の実施の形態】
以下、実施の形態により、この発明をさらに詳細に説明する。図１は、この発明の一実施形態であるカラー画像処理装置の構成を示すブロック図である。この実施形態カラー画像処理装置は、Ｒ信号処理回路１Ｒと、Ｇ信号処理回路１Ｇと、Ｂ信号処理回路１Ｂと、行列演算回路２と、モノクロ画像データ補正回路３と、ＣＰＵ４とから構成されている。
【００１１】
Ｇ信号処理回路１Ｇは、ラインイメージセンサ５Ｇと、アナログフロントエンド回路６Ｇと、ライン補正回路７Ｇと、シェーディング補正回路８Ｇと、モノクロ抽出回路９Ｇとを備えている。また、Ｒ信号処理回路１Ｒは、ラインイメージセンサ５Ｒと、アナログフロントエンド回路６Ｒと、ライン補正回路７Ｒと、シェーディング補正回路８Ｒとを備えている。また、Ｂ信号処理回路１Ｂも、Ｒ信号処理回路１Ｒ同様の回路構成を有する。
【００１２】
ラインイメージセンサ（画像データ生成部）５Ｒ、５Ｇ、５Ｂは、それぞれ原稿の１走査線のカラー画像を読み取り、分離したＲ信号、Ｇ信号、Ｂ信号を出力する。アナログフロントエンド回路６Ｒ、６Ｇ、６Ｂは、ラインイメージセンサ５Ｒ、５Ｇ、５Ｂの出力をアナログ増幅するとともに、Ａ／Ｄ変換器を含み、デジタルデータで多値化する。ライン補正回路（画像データ遅延部）７Ｒ、７Ｇ、７Ｂは、アナログフロントエンド回路６Ｒ、６Ｇ、６Ｂの各出力を、それぞれ遅延させるための回路である。どの程度遅延するかは、ＣＰＵ（遅延量を変更させる制御部）４によって制御される。シェーディング補正回路８Ｒ、８Ｇ、８Ｂは、シェーディングＲＡＭに記憶してある原稿が白用紙の場合のシェーディング補正データにより、ライン補正回路７Ｒ、７Ｇ、７Ｂからの出力をシェーディング補正する。モノクロ抽出回路（画像処理部）９Ｇは、Ｇ信号処理回路１Ｇにのみ設けられ、Ｇ信号中よりモノクロ信号を抽出する。
【００１３】
この実施形態カラー画像処理装置は、ラインイメージセンサ５Ｒ、５Ｇ、５Ｂと、アナログフロントエンド回路６Ｒ、６Ｇ、６Ｂと、ライン補正回路７Ｒ、７Ｇ、７Ｂと、シェーディング補正回路８Ｒ、８Ｇ、８Ｂと、モノクロ検出回路９Ｇを備える点で、図３に示す従来の回路と同様であるが、この従来回路と相違し、ＣＰＵ４の制御によりライン補正回路７Ｒ、７Ｇ、７Ｂの遅延量を変更し得るようにし、メモリ９Ｒ、９Ｂを備えていない。
【００１４】
この実施形態カラー画像処理装置において、カラー読み取りの場合は、ラインイメージセンサ５Ｒ、５Ｇ、５Ｂで、カラー画像を読み取ると、ラインイメージセンサ５Ｒ、５Ｇ、５Ｂは、副走査方向にズレて配置されているため、原稿の同一走査線のラインイメージセンサ５Ｒ、５Ｇ、５Ｂによる走査は、図２の（ａ）に示すように、Ｒ信号、Ｇ信号、Ｂ信号の順になされる。そのためＲ信号は、ライン補正回路７Ｒにより、Ｎｒの遅延がなされ、またＧ信号はライン補正回路７Ｇにより、Ｎｇの遅延がなされ、更にＢ信号はライン補正回路７Ｂにより、Ｎｂの遅延がなされる。これにより、シェーディング補正回路８Ｒ、８Ｇ、８Ｂの各出力は、一致したタイミングで出力される。
【００１５】
次に、カラー画像を読み取り、モノクロ出力する場合には、シェーディング補正回路８Ｇの出力のみ、モノクロ抽出回路９Ｇによるモノクロ抽出処理を行う。この場合、図２の（ｂ）に示すように、Ｇ信号のみ更に遅延する。ＣＰＵ４の制御によってライン補正回路７Ｒ、７Ｂの遅延量を、それぞれ図２の（ｃ）に示すように、Ｎｒ＋１、Ｎｂ＋１と長くしておくことにより、行列演算回路２への同一走査線上のＲ、Ｇ、Ｂ信号の入力タイミングを一致させることができる。
【００１６】
原稿が白黒ならば、Ｇ成分だけでも良いが、カラー原稿を白黒として読み取る場合には、他の成分で補正する必要がある。そのため、この実施形態のように、各色成分のタイミングを揃えて、Ｌ* ａ* ｂ* 、ｘｙｚ等の表色系に変換している。
【００１７】
【発明の効果】
この発明によれば、原稿を読み取り複数色について各色毎に設けられて各色の画像データを生成する複数の画像データ生成部と、各画像データ生成部で生成された各色の画像データをそれぞれ遅延させ、各々の遅延量を変更できる複数の画像データ遅延部と、少なくとも１つの色に係る画像データ遅延部の画像データについてのみ所定の画像処理を施す画像処理部と、画像処理部による処理が行われるか否かに基づき、他の色に係る画像データ遅延部の遅延量を変更させる制御部とを備えているので、各色の画像のうち、少なくとも１つの色成分について遅延を伴うデータ処理が施された場合に、他の色成分について遅延量を変えることにより、別のメモリを設ける必要がなくなり、回路が簡略化され、コストを低減させることができる。
【００１８】
特に、ＲＧＢのＧ成分を用いて、白黒の読み取りを行わせる場合に有利である。
【図面の簡単な説明】
【図１】この発明の一実施形態であるカラー画像処理装置の構成を示すブロック図である。
【図２】同実施形態カラー画像処理装置の動作を説明するためのタイムチャートである。
【図３】従来のカラー画像処理装置の構成を示すブロック図である。
【符号の説明】
１Ｒ Ｒ信号処理回路
１Ｇ Ｇ信号処理回路
１Ｂ Ｂ信号処理回路
２ 行列演算回路
３ モノクロ画像データ補正回路
４ ＣＰＵ
５Ｒ、５Ｇ、５Ｂ ラインイメージセンサ
６Ｒ、６Ｇ、６Ｂ アナログフロントエンド回路
７Ｒ、７Ｇ、７Ｂ ライン補正回路
８Ｒ、８Ｇ、８Ｂ シェーディング補正回路
９ モノクロ抽出回路
【発明の属する技術分野】
この発明は、カラー画像処理装置に関する。
【０００２】
【従来の技術】
従来、それぞれ読み取り色が異なる複数個のＣＣＤからなるラインイメージセンサを並行に配置して、カラー画像を読み取るカラー画像処理装置が知られている。この種のカラー画像処理装置では、それぞれの色のラインイメージセンサが読んでいるラインの位置が異なるため、ライン補正（ズレ補正）を行うための遅延用メモリが設けられている（特開平５−３２４７６７号）。
【０００３】
上記した従来のカラー画像処理装置において、ＲＧＢ３色のうち、１つの色のみに特別のデータ処理が施され、その場合にデータの遅延を生じる場合がある。例えば、図３に示すように、３色のうちＧに関し、シェーディング補正回路８Ｇの出力をモノクロ抽出回路９Ｇでモノクロ抽出を行う場合である。この場合には、他の色と各タイミングがずれ、行列演算部２に入力されるＲＧＢの信号のタイミングがずれる。これを解決するために他の色についても、例えば図３に示すように、シェーディング補正回路８Ｒの出力側、シェーディング補正回路８Ｂの出力側に遅延量に見合ったメモリ９Ｒ、９Ｂを設けている。
【０００４】
【発明が解決しようとする課題】
上記した従来のカラー画像処理装置では、他の色について、遅延量に見合ったメモリを設けるので、ＲＧＢのタイミングがずれるのを解消できるが、上述の遅延用のライン補正メモリとは別のメモリが必要となるため、装置のコストが上昇するという問題があった。
【０００５】
この発明は上記問題点に着目してなされたものであって、ＲＧＢの１つの系に、特別の処理（例：モノクロ抽出）を施しても、コストアップを招くことなく、タイミングのずれを補正し得るカラー画像処理装置を提供することを目的としている。
【０００６】
【課題を解決するための手段】
この発明のカラー画像処理装置は、原稿を読み取り複数色について各色毎に設けられて各色の画像データを生成する複数の画像データ生成部と、各画像データ生成部で生成された各色の画像データをそれぞれ遅延させ、各々の遅延量を変更できる複数の画像データ遅延部と、少なくとも１つの色に係る画像データ遅延部の画像データについてのみ所定の画像処理を施す画像処理部と、画像処理部による処理が行われるか否かに基づき、他の色に係る画像データ遅延部の遅延量を変更させる制御部とを備えている。
【０００７】
このカラー画像処理装置においては、１つの色の画像処理部で所定の画像処理を施すと、その処理に応じた遅延が画像処理部の出力に生じる。そして、この処理に応じた遅延分だけ他の色の遅延量を増加させる。これにより、１つの色においてのみ、所定の画像処理を行う場合でも、複数色の出力を一致したタイミングで得ることができる。
【０００８】
この発明のカラー画像処理装置において、前記複数色は、ＲＧＢ成分であり、画像処理部はＧ成分について白黒画像を抽出する処理を行い、制御部はその処理の遅延分につきＲ成分、Ｂ成分について遅延量を増加させると良い。
【０００９】
また、この発明のカラー画像処理装置において、前記画像データ遅延部は、メモリであり、制御部はメモリの読み出しアドレスを制御することにより、画像データの遅延量を変更すると良い。
【００１０】
【発明の実施の形態】
以下、実施の形態により、この発明をさらに詳細に説明する。図１は、この発明の一実施形態であるカラー画像処理装置の構成を示すブロック図である。この実施形態カラー画像処理装置は、Ｒ信号処理回路１Ｒと、Ｇ信号処理回路１Ｇと、Ｂ信号処理回路１Ｂと、行列演算回路２と、モノクロ画像データ補正回路３と、ＣＰＵ４とから構成されている。
【００１１】
Ｇ信号処理回路１Ｇは、ラインイメージセンサ５Ｇと、アナログフロントエンド回路６Ｇと、ライン補正回路７Ｇと、シェーディング補正回路８Ｇと、モノクロ抽出回路９Ｇとを備えている。また、Ｒ信号処理回路１Ｒは、ラインイメージセンサ５Ｒと、アナログフロントエンド回路６Ｒと、ライン補正回路７Ｒと、シェーディング補正回路８Ｒとを備えている。また、Ｂ信号処理回路１Ｂも、Ｒ信号処理回路１Ｒ同様の回路構成を有する。
【００１２】
ラインイメージセンサ（画像データ生成部）５Ｒ、５Ｇ、５Ｂは、それぞれ原稿の１走査線のカラー画像を読み取り、分離したＲ信号、Ｇ信号、Ｂ信号を出力する。アナログフロントエンド回路６Ｒ、６Ｇ、６Ｂは、ラインイメージセンサ５Ｒ、５Ｇ、５Ｂの出力をアナログ増幅するとともに、Ａ／Ｄ変換器を含み、デジタルデータで多値化する。ライン補正回路（画像データ遅延部）７Ｒ、７Ｇ、７Ｂは、アナログフロントエンド回路６Ｒ、６Ｇ、６Ｂの各出力を、それぞれ遅延させるための回路である。どの程度遅延するかは、ＣＰＵ（遅延量を変更させる制御部）４によって制御される。シェーディング補正回路８Ｒ、８Ｇ、８Ｂは、シェーディングＲＡＭに記憶してある原稿が白用紙の場合のシェーディング補正データにより、ライン補正回路７Ｒ、７Ｇ、７Ｂからの出力をシェーディング補正する。モノクロ抽出回路（画像処理部）９Ｇは、Ｇ信号処理回路１Ｇにのみ設けられ、Ｇ信号中よりモノクロ信号を抽出する。
【００１３】
この実施形態カラー画像処理装置は、ラインイメージセンサ５Ｒ、５Ｇ、５Ｂと、アナログフロントエンド回路６Ｒ、６Ｇ、６Ｂと、ライン補正回路７Ｒ、７Ｇ、７Ｂと、シェーディング補正回路８Ｒ、８Ｇ、８Ｂと、モノクロ検出回路９Ｇを備える点で、図３に示す従来の回路と同様であるが、この従来回路と相違し、ＣＰＵ４の制御によりライン補正回路７Ｒ、７Ｇ、７Ｂの遅延量を変更し得るようにし、メモリ９Ｒ、９Ｂを備えていない。
【００１４】
この実施形態カラー画像処理装置において、カラー読み取りの場合は、ラインイメージセンサ５Ｒ、５Ｇ、５Ｂで、カラー画像を読み取ると、ラインイメージセンサ５Ｒ、５Ｇ、５Ｂは、副走査方向にズレて配置されているため、原稿の同一走査線のラインイメージセンサ５Ｒ、５Ｇ、５Ｂによる走査は、図２の（ａ）に示すように、Ｒ信号、Ｇ信号、Ｂ信号の順になされる。そのためＲ信号は、ライン補正回路７Ｒにより、Ｎｒの遅延がなされ、またＧ信号はライン補正回路７Ｇにより、Ｎｇの遅延がなされ、更にＢ信号はライン補正回路７Ｂにより、Ｎｂの遅延がなされる。これにより、シェーディング補正回路８Ｒ、８Ｇ、８Ｂの各出力は、一致したタイミングで出力される。
【００１５】
次に、カラー画像を読み取り、モノクロ出力する場合には、シェーディング補正回路８Ｇの出力のみ、モノクロ抽出回路９Ｇによるモノクロ抽出処理を行う。この場合、図２の（ｂ）に示すように、Ｇ信号のみ更に遅延する。ＣＰＵ４の制御によってライン補正回路７Ｒ、７Ｂの遅延量を、それぞれ図２の（ｃ）に示すように、Ｎｒ＋１、Ｎｂ＋１と長くしておくことにより、行列演算回路２への同一走査線上のＲ、Ｇ、Ｂ信号の入力タイミングを一致させることができる。
【００１６】
原稿が白黒ならば、Ｇ成分だけでも良いが、カラー原稿を白黒として読み取る場合には、他の成分で補正する必要がある。そのため、この実施形態のように、各色成分のタイミングを揃えて、Ｌ* ａ* ｂ* 、ｘｙｚ等の表色系に変換している。
【００１７】
【発明の効果】
この発明によれば、原稿を読み取り複数色について各色毎に設けられて各色の画像データを生成する複数の画像データ生成部と、各画像データ生成部で生成された各色の画像データをそれぞれ遅延させ、各々の遅延量を変更できる複数の画像データ遅延部と、少なくとも１つの色に係る画像データ遅延部の画像データについてのみ所定の画像処理を施す画像処理部と、画像処理部による処理が行われるか否かに基づき、他の色に係る画像データ遅延部の遅延量を変更させる制御部とを備えているので、各色の画像のうち、少なくとも１つの色成分について遅延を伴うデータ処理が施された場合に、他の色成分について遅延量を変えることにより、別のメモリを設ける必要がなくなり、回路が簡略化され、コストを低減させることができる。
【００１８】
特に、ＲＧＢのＧ成分を用いて、白黒の読み取りを行わせる場合に有利である。
【図面の簡単な説明】
【図１】この発明の一実施形態であるカラー画像処理装置の構成を示すブロック図である。
【図２】同実施形態カラー画像処理装置の動作を説明するためのタイムチャートである。
【図３】従来のカラー画像処理装置の構成を示すブロック図である。
【符号の説明】
１Ｒ Ｒ信号処理回路
１Ｇ Ｇ信号処理回路
１Ｂ Ｂ信号処理回路
２ 行列演算回路
３ モノクロ画像データ補正回路
４ ＣＰＵ
５Ｒ、５Ｇ、５Ｂ ラインイメージセンサ
６Ｒ、６Ｇ、６Ｂ アナログフロントエンド回路
７Ｒ、７Ｇ、７Ｂ ライン補正回路
８Ｒ、８Ｇ、８Ｂ シェーディング補正回路
９ モノクロ抽出回路
Claims (3)
- 原稿を読み取り複数色について各色毎に設けられて各色の画像データを生成する複数の画像データ生成部と、各画像データ生成部で生成された各色の画像データをそれぞれ遅延させ、各々の遅延量を変更できる複数の画像データ遅延部と、少なくとも１つの色に係る画像データ遅延部の画像データについてのみ所定の画像処理を施す画像処理部と、画像処理部による処理が行われるか否かに基づき、他の色に係る画像データ遅延部の遅延量を変更させる制御部とを備えたことを特徴とするカラー画像処理装置。
- 前記複数色は、ＲＧＢ成分であり、画像処理部はＧ成分について白黒画像を抽出する処理を行い、制御部はその処理の遅延分につきＲ成分、Ｂ成分について遅延量を増加させることを特徴とする請求項１記載のカラー画像処理装置。
- 前記画像データ遅延部は、メモリであり、制御部はメモリの読み出しアドレスを制御することにより、画像データの遅延量を変更することを特徴とする請求項１又は請求項２記載のカラー画像処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002194116A JP3755489B2 (ja) | 2002-07-03 | 2002-07-03 | カラー画像処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002194116A JP3755489B2 (ja) | 2002-07-03 | 2002-07-03 | カラー画像処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004040436A JP2004040436A (ja) | 2004-02-05 |
| JP3755489B2 true JP3755489B2 (ja) | 2006-03-15 |
Family
ID=31702889
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002194116A Expired - Fee Related JP3755489B2 (ja) | 2002-07-03 | 2002-07-03 | カラー画像処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3755489B2 (ja) |
-
2002
- 2002-07-03 JP JP2002194116A patent/JP3755489B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004040436A (ja) | 2004-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5838463A (en) | Binary image processor | |
| JPH04351169A (ja) | 画像処理方法及び装置 | |
| US5253083A (en) | Image reading apparatus having improved shading correction | |
| JP2977232B2 (ja) | 色ずれ補正装置 | |
| JP3755489B2 (ja) | カラー画像処理装置 | |
| JP3687269B2 (ja) | 画像処理装置 | |
| JPS62101170A (ja) | 画像読取り装置 | |
| JPH08321948A (ja) | 画像補正装置 | |
| US6801671B1 (en) | Controlled image deterioration correction device with reduction/enlargement | |
| JP3937978B2 (ja) | カラー画像処理装置 | |
| JP4630481B2 (ja) | 画像読取装置 | |
| JP4130180B2 (ja) | 画像読取装置、画像形成装置及び画像読取方法 | |
| JP2505823B2 (ja) | 原稿読取装置 | |
| JP4042335B2 (ja) | 原稿読取装置 | |
| US7321446B2 (en) | Color image processing device and color image processing method | |
| JP4121981B2 (ja) | 画像読取装置 | |
| JPH02272878A (ja) | 原稿読取装置 | |
| JP3927734B2 (ja) | 画像読取システム、外部装置、画像読取方法および記憶媒体 | |
| JP2000270211A (ja) | 画像処理装置 | |
| JP3709733B2 (ja) | 画像処理装置 | |
| JP2010062679A (ja) | 画像処理コントローラ、及び画像処理装置 | |
| JP2547940B2 (ja) | カラー画像処理装置 | |
| JP2004040358A (ja) | カラー画像処理装置 | |
| JPH05324787A (ja) | 画像処理方法及び装置 | |
| JPH1188697A (ja) | 画像処理回路および画像処理方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040419 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050823 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050927 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051104 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051129 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051212 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090106 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120106 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130106 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140106 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |