JP2004040358A - カラー画像処理装置 - Google Patents
カラー画像処理装置 Download PDFInfo
- Publication number
- JP2004040358A JP2004040358A JP2002193088A JP2002193088A JP2004040358A JP 2004040358 A JP2004040358 A JP 2004040358A JP 2002193088 A JP2002193088 A JP 2002193088A JP 2002193088 A JP2002193088 A JP 2002193088A JP 2004040358 A JP2004040358 A JP 2004040358A
- Authority
- JP
- Japan
- Prior art keywords
- line
- image
- circuits
- shading
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Image Processing (AREA)
- Facsimile Image Signal Circuits (AREA)
- Color Image Communication Systems (AREA)
Abstract
【課題】データ遅延をさせるためのライン補正部のメモリ容量を低く押さえることのできるカラー画像処理装置を提供する。
【解決手段】各ラインイメージセンサ3R、3G、3Bで読み取ったR、G、B信号を、各AFE回路4R、4G、4Bで増幅・多値デジタル化し、各シェーディング補正回路5R、5G、5Bでシェーディング補正し、同一ライン上の信号を一致させて出力させるため、B信号を基準として、シェーディング補正回路5R、5G、5Bの出力をライン補正回路7R、7Gで遅延させて出力するのに、シェーディング補正回路7R、7G、7BでCPU2からの処理データ範囲情報により、各1ライン情報のうち、処理データ範囲の画素のみ、ライン補正回路7R、7G、7Bに出力する。
【選択図】 図1
【解決手段】各ラインイメージセンサ3R、3G、3Bで読み取ったR、G、B信号を、各AFE回路4R、4G、4Bで増幅・多値デジタル化し、各シェーディング補正回路5R、5G、5Bでシェーディング補正し、同一ライン上の信号を一致させて出力させるため、B信号を基準として、シェーディング補正回路5R、5G、5Bの出力をライン補正回路7R、7Gで遅延させて出力するのに、シェーディング補正回路7R、7G、7BでCPU2からの処理データ範囲情報により、各1ライン情報のうち、処理データ範囲の画素のみ、ライン補正回路7R、7G、7Bに出力する。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
この発明は、カラースキャナ等のカラー画像処理装置に関する。
【0002】
【従来の技術】
近年、カラースキャナには、それぞれの色R、G、B用のCCDからなるラインイメージセンサを副走査方向に少しずつずらして並列に設けたものがある。この種のカラースキャナは、各色のラインイメージセンサが並列して設けられているので、物理的に原稿上の同一ラインをそれぞれの色が同時に読み取ることができない。この場合、遅延メモリを持たせて、同じラインに対する画像データが同時に出力されるようにタイミング調整している。
【0003】
この種のカラースキャナとして、ラインイメージセンサからのアナログ画像信号が、アナログフロントエンド(AFE)でデジタル信号に変換され、これらの全ての画素に対する信号がシェーディング補正回路に入力され、シェーディング補正され、この補正後の画像データを遅延メモリで遅延させてタイミング調整する技術が特開平11−150662号公報に記載されている。
【0004】
【発明が解決しようとする課題】
ラインイメージセンサのCCDには、ダミー要素、OB(Optical Black:黒基準を取るために用いられる)、読取画素があり(図2、図3参照)、これらのデータが出力される。また、読取画素は、有効読取範囲よりも多めに設定されているのが常である。
【0005】
ところで、上記文献特開平11−150662号公報に記載の技術では、シェーディング補正から出力されるデータはCCDの全ての画素のデータであるか、どうか定かではないが、そうであると(出力されたデータがCCDの全ての画素のデータであると)、遅延補正のためのメモリの容量が大きくなるという問題がある。
【0006】
この発明は上記問題点に着目してなされたものであって、ライン補正部のメモリ容量を低く押さえることができるカラー画像処理装置を提供することを目的としている。
【0007】
【課題を解決するための手段】
この出願の第1の発明のカラー画像処理装置は、原稿上の画像を読み取り、各成分の画像データを出力する画像読取部と、画像データをシェーディング補正し、処理範囲の画像データのみを出力するシェーディング補正部と、シェーディング補正部から出力された画像データを記憶し、ライン補正を行うライン補正部とを備えている。
【0008】
この発明のカラー画像処理装置では、シェーディング補正部から処理範囲のみの画像データが出力されるので、ライン補正部は処理範囲のみの画像データを記憶する記憶セルがあれば足り、メモリ容量が少なくて良い。
【0009】
また、第2の発明のカラー画像処理装置は、原稿上の画像を読み取り、各成分の画像データを出力する画像読取部と、画像データをシェーディング補正するシェーディング補正部と、シェーディング補正部からの画像データのうち、処理範囲のデータのみを記憶し、ライン補正を行うライン補正部とを備えている。
【0010】
この発明のカラー画像処理装置では、シェーディング補正部から出力される画像データを、ライン補正部では処理範囲のデータのみを記憶するので、ライン補正部は処理範囲のみの画像データを記憶する記憶セルがあれば足り、メモリ容量が少なくて済む。
【0011】
前記第1あるいは第2の発明はカラー画像処理装置において、前記処理範囲の画像データは、原稿の幅に対応する画像データであるとすると良い。
【0012】
【発明の実施の形態】
以下、実施の形態により、この発明をさらに詳細に説明する。図1は、この発明の一実施形態であるカラー画像読取装置の要部を示すブロック図である。この実施形態カラー画像読取装置は、R信号処理部1Rと、G信号処理部1Gと、B信号処理部1Bと、CPU2とを備えている。
【0013】
R信号処理部1Rは、ラインイメージセンサ3Rと、アナログフロントエンド(AFE)回路4Rと、シェーディング補正回路5Rと、シェーディングRAM6Rと、ライン補正回路7Rとを備えている。また、G信号処理部1Gは、ラインイメージセンサ3Gと、アナログフロントエンド回路4Gと、シェーディング補正回路5Gと、シェーディングRAM6Gと、ライン補正回路7Gとを備えている。また、B信号処理部1Bも、R信号処理部1R、G信号処理部1Gと同様の回路、つまりラインイメージセンサ3B、アナログフロントエンド回路4B、シェーディング補正回路5B、シェーディングRAM6B、ライン補正回路7Bを有する。
【0014】
ラインイメージセンサ3Rは、カラー原稿の1走査線の画像のR信号を分離して読み取り、所定間隔をおいて、次の走査線のR画像を順次に読み取る。アナログフロントエンド回路4Rは、ラインイメージセンサ3Rの出力を受けて、アナログ増幅するとともに、A/D変換器を備え、デジタルデータで多値化出力する。シェーディングRAM6Rは、原稿が白用の場合のアナログフロントエンド回路4Rの出力をシェーディング補正用に記憶してある。シェーディング補正回路5Rは、原稿読み取り時のアナログフロントエンド回路4Rの出力を、シェーディングRAM6Rに記憶してあるシェーディング補正データにより、シェーディング補正し、出力する。シェーディング補正回路5Rの出力は、アナログフロントエンド回路4Rより、入力される1ライン分の画像データのうち、CPU2により指定される処理データ範囲の画素データが出力される。ライン補正回路7Rは、入力されたR画素データを予め設定される時間、遅延させて出力する。
【0015】
ラインイメージセンサ3Gは、カラー原稿の1走査線の画像のG信号を分離して読み取る。ラインイメージセンサ3Bは、カラー原稿の1走査線の画像のB信号を分離して読み取る。アナログフロントエンド回路4G・4B、シェーディング補正回路5G・5B、シェーディングRAM6G・6B、ライン補正回路7G・7B、は、それぞれアナログフロント演算回路4R、ライン補正回路7Rと同様の回路である。もっとも、ライン補正回路7G・7Bで設定される遅延時間は、ライン補正回路7Rと相違する。また、例えばB信号を基準として、他のR信号、G信号を遅延させる場合には、ライン補正回路7Bは不要である。
【0016】
この実施形態カラー画像読み取り装置において、ラインイメージセンサ3R、3G、3Bで、原稿を走査することにより、それぞれ例えば2走査ラインずつずれた位置の各走査線上のR、G、B信号を読み取り、それぞれアナログフロントエンド回路4R、4G、4Bでアナログ増幅し、多値化データにデジタル変換し、更にシェーディング補正回路5R、5G、5Bでシェーディング補正されて出力される。シェーディング補正回路5R、5G、5Bから出力される画像データは、それぞれラインイメージセンサ3R、3G、3Bで読み取り可能な範囲に相当する図2の信号TGa、TGb間の画素データではなく、CCD有効画素データの前部に存するダミー、OBデータを除く所定範囲の処理データ(図2のデータDe)である。これらのデータ、つまりシェーディング補正回路5R、5G、5Bの出力データがライン補正回路7R、7G、7Bに入力され、ライン補正回路7R、7Gで遅延を受けるが、これらライン補正回路7R、7Gに記憶される処理データは、図3に例示するように、TGa、TGb間の8000画素に対して、7015画素と少なく、したがってライン補正回路7R、7Gを構成するメモリの容量を少なくすませることができる。
【0017】
ライン補正回路7Rでは、図4に示すように、Nrだけ遅延を受け、またライン補正回路7Gでは、図4に示すようにNgだけ遅延を受け、それぞれの出力は基準となるB信号か、ライン補正回路7Bより出力されるタイミングに一致して出力される。
【0018】
なお、上記実施形態では、シェーディング補正回路7R、7Gでシェーディング補正し、その所定範囲のデータのみを出力しているが、シェーディング補正回路7R、7G、7Bで行うシェーディング補正を所定範囲のデータのみについて行い、そのシェーディング補正後のR、G、B信号をライン補正回路7R、7G、7Bに入力して、ライン補正しても良い。
【0019】
【発明の効果】
この発明によれば、所定の処理範囲のみの画像データをライン補正回路に格納するものであるから、1ライン分の画素データをすべて格納する必要がないので、つまり、読み取った原稿の幅のみの画像データがライン補正回路に記憶され、ライン補正される。そのため、ライン補正回路のメモリ容量を低く押さえることができる。
【図面の簡単な説明】
【図1】この発明の一実施形態であるカラー画像読取装置の要部の構成を示すブロック図である。
【図2】同実施形態カラー画像読取装置のシェーディング補正前画像データと、シェーディング補正後画像データを説明する図である。
【図3】同実施形態カラー画像読取装置のライン周期の相当画素と、処理データ(読取幅)の相当画素を説明する図である。
【図4】同実施形態カラー画像読取装置のライン補正を説明するタイムチャートである。
【符号の説明】
1R R信号処理部
1G G信号処理部
1B B信号処理部
2 CPU
3R、3G、3B ラインイメージセンサ
4R、4G、4B アナログフロントエンド回路
5R、5G、5B シェーディング補正回路
6R、6G、6B シェーディングRAM
7R、7G、7B ライン補正回路
【発明の属する技術分野】
この発明は、カラースキャナ等のカラー画像処理装置に関する。
【0002】
【従来の技術】
近年、カラースキャナには、それぞれの色R、G、B用のCCDからなるラインイメージセンサを副走査方向に少しずつずらして並列に設けたものがある。この種のカラースキャナは、各色のラインイメージセンサが並列して設けられているので、物理的に原稿上の同一ラインをそれぞれの色が同時に読み取ることができない。この場合、遅延メモリを持たせて、同じラインに対する画像データが同時に出力されるようにタイミング調整している。
【0003】
この種のカラースキャナとして、ラインイメージセンサからのアナログ画像信号が、アナログフロントエンド(AFE)でデジタル信号に変換され、これらの全ての画素に対する信号がシェーディング補正回路に入力され、シェーディング補正され、この補正後の画像データを遅延メモリで遅延させてタイミング調整する技術が特開平11−150662号公報に記載されている。
【0004】
【発明が解決しようとする課題】
ラインイメージセンサのCCDには、ダミー要素、OB(Optical Black:黒基準を取るために用いられる)、読取画素があり(図2、図3参照)、これらのデータが出力される。また、読取画素は、有効読取範囲よりも多めに設定されているのが常である。
【0005】
ところで、上記文献特開平11−150662号公報に記載の技術では、シェーディング補正から出力されるデータはCCDの全ての画素のデータであるか、どうか定かではないが、そうであると(出力されたデータがCCDの全ての画素のデータであると)、遅延補正のためのメモリの容量が大きくなるという問題がある。
【0006】
この発明は上記問題点に着目してなされたものであって、ライン補正部のメモリ容量を低く押さえることができるカラー画像処理装置を提供することを目的としている。
【0007】
【課題を解決するための手段】
この出願の第1の発明のカラー画像処理装置は、原稿上の画像を読み取り、各成分の画像データを出力する画像読取部と、画像データをシェーディング補正し、処理範囲の画像データのみを出力するシェーディング補正部と、シェーディング補正部から出力された画像データを記憶し、ライン補正を行うライン補正部とを備えている。
【0008】
この発明のカラー画像処理装置では、シェーディング補正部から処理範囲のみの画像データが出力されるので、ライン補正部は処理範囲のみの画像データを記憶する記憶セルがあれば足り、メモリ容量が少なくて良い。
【0009】
また、第2の発明のカラー画像処理装置は、原稿上の画像を読み取り、各成分の画像データを出力する画像読取部と、画像データをシェーディング補正するシェーディング補正部と、シェーディング補正部からの画像データのうち、処理範囲のデータのみを記憶し、ライン補正を行うライン補正部とを備えている。
【0010】
この発明のカラー画像処理装置では、シェーディング補正部から出力される画像データを、ライン補正部では処理範囲のデータのみを記憶するので、ライン補正部は処理範囲のみの画像データを記憶する記憶セルがあれば足り、メモリ容量が少なくて済む。
【0011】
前記第1あるいは第2の発明はカラー画像処理装置において、前記処理範囲の画像データは、原稿の幅に対応する画像データであるとすると良い。
【0012】
【発明の実施の形態】
以下、実施の形態により、この発明をさらに詳細に説明する。図1は、この発明の一実施形態であるカラー画像読取装置の要部を示すブロック図である。この実施形態カラー画像読取装置は、R信号処理部1Rと、G信号処理部1Gと、B信号処理部1Bと、CPU2とを備えている。
【0013】
R信号処理部1Rは、ラインイメージセンサ3Rと、アナログフロントエンド(AFE)回路4Rと、シェーディング補正回路5Rと、シェーディングRAM6Rと、ライン補正回路7Rとを備えている。また、G信号処理部1Gは、ラインイメージセンサ3Gと、アナログフロントエンド回路4Gと、シェーディング補正回路5Gと、シェーディングRAM6Gと、ライン補正回路7Gとを備えている。また、B信号処理部1Bも、R信号処理部1R、G信号処理部1Gと同様の回路、つまりラインイメージセンサ3B、アナログフロントエンド回路4B、シェーディング補正回路5B、シェーディングRAM6B、ライン補正回路7Bを有する。
【0014】
ラインイメージセンサ3Rは、カラー原稿の1走査線の画像のR信号を分離して読み取り、所定間隔をおいて、次の走査線のR画像を順次に読み取る。アナログフロントエンド回路4Rは、ラインイメージセンサ3Rの出力を受けて、アナログ増幅するとともに、A/D変換器を備え、デジタルデータで多値化出力する。シェーディングRAM6Rは、原稿が白用の場合のアナログフロントエンド回路4Rの出力をシェーディング補正用に記憶してある。シェーディング補正回路5Rは、原稿読み取り時のアナログフロントエンド回路4Rの出力を、シェーディングRAM6Rに記憶してあるシェーディング補正データにより、シェーディング補正し、出力する。シェーディング補正回路5Rの出力は、アナログフロントエンド回路4Rより、入力される1ライン分の画像データのうち、CPU2により指定される処理データ範囲の画素データが出力される。ライン補正回路7Rは、入力されたR画素データを予め設定される時間、遅延させて出力する。
【0015】
ラインイメージセンサ3Gは、カラー原稿の1走査線の画像のG信号を分離して読み取る。ラインイメージセンサ3Bは、カラー原稿の1走査線の画像のB信号を分離して読み取る。アナログフロントエンド回路4G・4B、シェーディング補正回路5G・5B、シェーディングRAM6G・6B、ライン補正回路7G・7B、は、それぞれアナログフロント演算回路4R、ライン補正回路7Rと同様の回路である。もっとも、ライン補正回路7G・7Bで設定される遅延時間は、ライン補正回路7Rと相違する。また、例えばB信号を基準として、他のR信号、G信号を遅延させる場合には、ライン補正回路7Bは不要である。
【0016】
この実施形態カラー画像読み取り装置において、ラインイメージセンサ3R、3G、3Bで、原稿を走査することにより、それぞれ例えば2走査ラインずつずれた位置の各走査線上のR、G、B信号を読み取り、それぞれアナログフロントエンド回路4R、4G、4Bでアナログ増幅し、多値化データにデジタル変換し、更にシェーディング補正回路5R、5G、5Bでシェーディング補正されて出力される。シェーディング補正回路5R、5G、5Bから出力される画像データは、それぞれラインイメージセンサ3R、3G、3Bで読み取り可能な範囲に相当する図2の信号TGa、TGb間の画素データではなく、CCD有効画素データの前部に存するダミー、OBデータを除く所定範囲の処理データ(図2のデータDe)である。これらのデータ、つまりシェーディング補正回路5R、5G、5Bの出力データがライン補正回路7R、7G、7Bに入力され、ライン補正回路7R、7Gで遅延を受けるが、これらライン補正回路7R、7Gに記憶される処理データは、図3に例示するように、TGa、TGb間の8000画素に対して、7015画素と少なく、したがってライン補正回路7R、7Gを構成するメモリの容量を少なくすませることができる。
【0017】
ライン補正回路7Rでは、図4に示すように、Nrだけ遅延を受け、またライン補正回路7Gでは、図4に示すようにNgだけ遅延を受け、それぞれの出力は基準となるB信号か、ライン補正回路7Bより出力されるタイミングに一致して出力される。
【0018】
なお、上記実施形態では、シェーディング補正回路7R、7Gでシェーディング補正し、その所定範囲のデータのみを出力しているが、シェーディング補正回路7R、7G、7Bで行うシェーディング補正を所定範囲のデータのみについて行い、そのシェーディング補正後のR、G、B信号をライン補正回路7R、7G、7Bに入力して、ライン補正しても良い。
【0019】
【発明の効果】
この発明によれば、所定の処理範囲のみの画像データをライン補正回路に格納するものであるから、1ライン分の画素データをすべて格納する必要がないので、つまり、読み取った原稿の幅のみの画像データがライン補正回路に記憶され、ライン補正される。そのため、ライン補正回路のメモリ容量を低く押さえることができる。
【図面の簡単な説明】
【図1】この発明の一実施形態であるカラー画像読取装置の要部の構成を示すブロック図である。
【図2】同実施形態カラー画像読取装置のシェーディング補正前画像データと、シェーディング補正後画像データを説明する図である。
【図3】同実施形態カラー画像読取装置のライン周期の相当画素と、処理データ(読取幅)の相当画素を説明する図である。
【図4】同実施形態カラー画像読取装置のライン補正を説明するタイムチャートである。
【符号の説明】
1R R信号処理部
1G G信号処理部
1B B信号処理部
2 CPU
3R、3G、3B ラインイメージセンサ
4R、4G、4B アナログフロントエンド回路
5R、5G、5B シェーディング補正回路
6R、6G、6B シェーディングRAM
7R、7G、7B ライン補正回路
Claims (3)
- 原稿上の画像を読み取り、各成分の画像データを出力する画像読取部と、画像データをシェーディング補正し、処理範囲の画像データのみを出力するシェーディング補正部と、シェーディング補正部から出力された画像データを記憶し、ライン補正を行うライン補正部とを備えたことを特徴とするカラー画像処理装置。
- 原稿上の画像を読み取り、各成分の画像データを出力する画像読取部と、画像データをシェーディング補正するシェーディング補正部と、シェーディング補正部からの画像データのうち、処理範囲のデータのみを記憶し、ライン補正を行うライン補正部とを備えたことを特徴とするカラー画像処理装置。
- 前記処理範囲の画像データは、原稿の幅に対応する画像データであることを特徴とする請求項1又は請求項2記載のカラー画像処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002193088A JP2004040358A (ja) | 2002-07-02 | 2002-07-02 | カラー画像処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002193088A JP2004040358A (ja) | 2002-07-02 | 2002-07-02 | カラー画像処理装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004040358A true JP2004040358A (ja) | 2004-02-05 |
Family
ID=31702130
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002193088A Pending JP2004040358A (ja) | 2002-07-02 | 2002-07-02 | カラー画像処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004040358A (ja) |
-
2002
- 2002-07-02 JP JP2002193088A patent/JP2004040358A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8265386B2 (en) | Imaging apparatus | |
KR20080101803A (ko) | 고체 촬상 장치 및 전자 정보 기기 | |
JP2003134400A (ja) | 固体撮像装置及び固体撮像システム | |
JP3991011B2 (ja) | 画像信号処理装置 | |
US20020054395A1 (en) | Color image processing apparatus executing moving-average processing for noise reduction in color image signals | |
TW200810542A (en) | Signal processing apparatus | |
US20020186223A1 (en) | Image processing apparatus and image processing system | |
JP2004040358A (ja) | カラー画像処理装置 | |
JPH04275776A (ja) | 画像読み取り装置 | |
JP4132264B2 (ja) | 画像信号処理回路 | |
JP4108407B2 (ja) | カラー画像処理装置 | |
JP3937978B2 (ja) | カラー画像処理装置 | |
JP2003009167A (ja) | 撮像装置 | |
JP3986244B2 (ja) | 画像処理装置 | |
JP4328608B2 (ja) | 画像処理装置、方法、プログラム及び記憶媒体 | |
JPH10164363A (ja) | 画像読取装置 | |
JPH10233900A (ja) | 画像読取装置 | |
KR100264336B1 (ko) | 화소단위 컬러 독취 방식과 라인단위 컬러독취 방식 모두를적용 가능한 독취장치 | |
JP2004241813A (ja) | 撮像装置およびデジタル画像処理方法 | |
KR100785527B1 (ko) | 영상 신호 처리기를 포함하는 영상 장치 | |
JP5206396B2 (ja) | 画像処理装置 | |
JP2010062679A (ja) | 画像処理コントローラ、及び画像処理装置 | |
JP2005080016A (ja) | 原稿読取装置 | |
JPH08251408A (ja) | 画像処理装置 | |
JP5176908B2 (ja) | 画像処理装置、画像処理方法、画像処理プログラム及び記録媒体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040419 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050906 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051227 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060530 |