JP2000270211A - 画像処理装置 - Google Patents

Abstract

(57)【要約】 【課題】 シリアルデータであるＯＤＤ／ＥＶＥＮの合
成画像データに対して各種の信号処理を行うと、ビデオ
クロックの２倍の周波数のクロックで信号処理を行わな
ければならず、その分だけ動作速度が速くなる。 【解決手段】 画像入力部１１から入力される画像デー
タに対して種々の処理を行う信号処理系を、隣接画素の
関係が不要な処理ブロック１２と、隣接画素の関係が必
要な処理ブロック１４とに分離して配置するとともに、
処理ブロック１２ではＣＣＤイメージセンサから出力さ
れるＯＤＤデータ／ＥＮＥＮデータのパラレルデータに
対して並列処理を行う一方、画像データ領域分割処理ブ
ロック１３でパラレルデータをシリアルデータに変換
し、さらに主走査方向において領域を分割して複数ブロ
ックのシリアルデータとして出力し、処理ブロック１４
においてもブロック単位で並列処理を行うようにする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、複写機、ファクシ
ミリ装置、プリンタ等の画像処理装置に関し、特に画像
データに対する高速処理が可能な画像処理装置に関す
る。

【０００２】

【従来の技術】画像処理装置として例えば複写機の構成
の一例を図７に示す。同図において、画像入力部１０１
は、ＣＣＤ(Charge Coupled Device) イメージセンサを
有し、このＣＣＤイメージセンサで原稿から読み取った
画像情報をＡ／Ｄ変換し、デジタル画像データとして前
段色補正部１０２に入力する。前段色補正部１０２は、
入力された画像データに対して色空間変換、色補正、濃
度／色相／彩度の色調整を行い、その処理後の画像デー
タを後段色補正部１０３に渡す。

【０００３】後段色補正部１０３は、前段色補正部１０
２から供給される画像データに対して色空間変換、墨板
生成、階調補正などの処理を行い、その処理後の画像デ
ータをデジタルフィルタ１０４に渡す。デジタルフィル
タ１０４は、後段色補正部１０３から供給される画像デ
ータに対して各種のフィルタリング処理を施した後スク
リーン部１０５に渡す。スクリーン部１０５は、デジタ
ルフィルタ１０４でフィルタリング処理された画像デー
タから、ドット（画素）の集合体からなるパターン、即
ちスクリーンを形成し、そのデータを画像出力部１０６
に渡す。

【０００４】ところで、画像入力部１０１において、Ｃ
ＣＤイメージセンサとしては、画素情報（信号電荷）の
高速転送を目的として、例えば図８に示すように、画素
が直線に配列されてなる画素列１１１の両側にそれぞれ
電荷転送部１１２，１１３を配置し、上側の電荷転送部
１１２には奇数（ＯＤＤ）画素の信号電荷を、下側の電
荷転送部１１３には偶数（ＥＶＥＮ）画素の信号電荷を
それぞれ読み出し、各電荷転送部１１２，１１３で転送
しかつ電荷検出部１１４，１１５で電気信号に変換して
２系統のＣＣＤ出力１，２を得る構成のリニアセンサが
用いられる。

【０００５】この２系統のＣＣＤ出力１，２は、図示せ
ぬＡ／Ｄ変換器でデジタルデータに変換されて、ＯＤＤ
データ／ＥＶＥＮデータとして２系統で並列に出力され
る。その後、図８に示すように、この２系統のＯＤＤデ
ータ／ＥＶＥＮデータであるパラレルデータは、ビデオ
クロックＶＣＬＫに基づいてシリアルデータに変換され
て、合成画像データＭＩＸＤＡＴＡとなって前段色補正
部１０２に入力され、以降の各種の信号処理が行われる
ことなる。

【０００６】

【発明が解決しようとする課題】しかしながら、上述し
たように、シリアルデータである合成画像データＭＩＸ
ＤＡＴＡに対して各種の信号処理を行う構成の従来装置
では、ビデオクロックＶＣＬＫの２倍の周波数のクロッ
クで信号処理を行わなければならないため、その分だけ
動作速度が速くなり、また処理回路を構成する回路素子
として高速動作に対応可能な性能の良いデバイスを用い
る必要があるため、コスト高になるという問題があっ
た。

【０００７】一方、画像情報を高速に処理するために、
画像情報を並列処理する並列処理装置が知られている
（例えば、特開平６−９８１６５号公報）。しかしなが
ら、この並列処理装置は、大型サイズの原稿を読み取る
に当たって、その読取領域を主走査方向においてＮ個の
イメージセンサで分担し、このＮ個のイメージセンサで
読み取られたＮ個のブロック（読取領域）の各画像デー
タを並列処理するというものであり、イメージセンサ個
々の画像データを並列処理するというものではなかっ
た。換言すれば、Ｎ個のイメージセンサで読取領域を分
担するという機構上の制約から、ブロック単位で並列処
理を行う構成となっていた。

【０００８】本発明は、上記課題に鑑みてなされたもの
であり、その目的とするところは、各処理形態に適した
信号処理を行うことで、より高速な画像処理を実現可能
とした画像処理装置を提供することにある。

【０００９】

【課題を解決するための手段】本発明による画像処理装
置は、画像データを入力する画像入力手段と、この画像
入力手段から入力された画像データを、隣接画素の関係
が不要な処理系と隣接画素の関係が必要な処理系とに分
けて処理する信号処理手段と、この信号処理手段によっ
て処理された画像データを出力する画像出力手段とを備
える構成となっている。

【００１０】上記構成の画像処理装置において、画像入
力手段から入力される画像データに対して種々の処理を
行う各回路を、隣接画素の関係が不要な処理を行う回路
と、隣接画素の関係が必要な処理を行う回路とを分類
し、隣接画素の関係が不要な処理系と隣接画素の関係が
必要な処理系とに分離して配置する。これにより、各処
理系の処理形態に適した信号処理を実現できる。そし
て、信号処理後の画像データを画像出力手段から出力す
る。

【００１１】

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。

【００１２】図１は、本発明の一実施形態に係る画像処
理装置の構成の概念を示すブロック図であり、例えば複
写機に適用した場合を例にとって示している。本実施形
態に係る画像処理装置は、画像入力部１１、隣接画素の
関係が不要な処理ブロック１２、画像データ領域分割処
理ブロック１３、隣接画素の関係が必要な処理ブロック
１４および画像出力部１５を有する構成となっている。

【００１３】画像入力部１１は、ＣＣＤイメージセンサ
を有し、このＣＣＤイメージセンサで原稿から読み取っ
た画像情報をＡ／Ｄ変換し、デジタル画像データとして
処理ブロック１２へ入力する。ここで、ＣＣＤイメージ
センサとしては、例えば図８に示すように、画素列１１
１の両側にそれぞれ電荷転送部１１２，１１３を配置
し、画素列１１１の奇数画素の信号電荷と偶数画素の信
号電荷とを電荷転送部１１２，１１３を通して別々に読
み出して２系統のＣＣＤ出力を得る構成のリニアセンサ
が用いられる。

【００１４】この画像入力部１１は、ＣＣＤイメージセ
ンサから出力されるＯＤＤ／ＥＶＥＮの２系統のＣＣＤ
出力をＡ／Ｄ変換し、ＯＤＤデータ／ＥＶＥＮデータの
パラレルデータとして隣接画素の関係が不要な処理ブロ
ック１２に入力する。この処理ブロック１２は、隣接画
素の関係が不要な処理を行う種々の信号処理回路の集合
（信号処理回路群）からなる。

【００１５】ここで、隣接画素の関係が不要な処理と
は、隣接画素の情報を参照せずに、原稿用紙長全域に亘
って個々の画素情報を参照して画像処理を行うことを言
い、原稿の地肌濃度を検知する地肌（下地）検知や、原
稿の有無を検知する原稿検知などの処理を指す。すなわ
ち、この処理ブロック１２では、画像入力部１１から入
力される２系統のＯＤＤデータ／ＥＶＥＮデータに対し
て、地肌検知や原稿検知などの処理を並列的に行うよう
になっている。

【００１６】このように、画像入力部１１から入力され
る２系統のＯＤＤデータ／ＥＶＥＮデータをそのまま用
いて、隣接画素の関係が不要な処理について各系統間で
並列処理を行うようにすることにより、ＯＤＤデータ／
ＥＶＥＮデータのパラレルデータをシリアルデータに変
換し、このシリアルデータ（隣接画素の画素データが連
続する画像データ）に対して処理を行う場合と同じ速度
で画像処理を行うことができる。

【００１７】換言すれば、ＯＤＤデータ／ＥＶＥＮデー
タと同じ周期のビデオクロックＶＣＬＫで処理できる、
即ち隣接画素の画素データが連続する画像データに対し
て処理する場合の１／２の動作周波数で処理できるた
め、２系統の信号処理回路の各々の動作速度が１／２で
済み、これに伴ってこれら信号処理回路を構成する回路
素子として安価なデバイスを用いることができるため、
装置の低コスト化が可能となる。

【００１８】処理ブロック１２で処理された２系統のＯ
ＤＤデータ／ＥＶＥＮデータは、画像データ領域分割処
理ブロック１３に供給される。この画像データ領域分割
処理ブロック１３では、ＯＤＤデータ／ＥＶＥＮデータ
のパラレルデータをシリアルデータに変換した後、複数
のブロック（領域）のシリアルデータに分割して出力す
る処理が行われる。

【００１９】図２に、画像データ領域分割処理ブロック
１３の具体的な構成の一例を示す。本例に係る画像デー
タ領域分割処理ブロック１３は、パラレルデータをシリ
アルデータに変換するパラレル‐シリアル変換回路２１
と、このパラレル‐シリアル変換回路２１で変換された
シリアルデータを分割すべきブロック数に対応した個
数、例えば４個のラインメモリ２２〜２５とを有する構
成となっている。

【００２０】上記構成の画像データ領域分割処理ブロッ
ク１３において、パラレル‐シリアル変換回路２１で
は、２系統のＯＤＤデータ／ＥＶＥＮデータのパラレル
データを、ビデオクロックＶＣＬＫに基づいてＣＣＤイ
メージセンサの画素配列に対応したシリアルデータ、即
ち１ラインの連続した画像データに変換する処理が行わ
れる。

【００２１】このシリアルデータは、タイミングが異な
る４種類のライトイネーブル信号ＷＥＮ１，ＷＥＮ２，
ＷＥＮ３，ＷＥＮ４に基づいてラインメモリ２２，２
３，２４，２５にそれぞれ書き込まれる一方、同一タイ
ミングのリードイネーブル信号ＲＥＮによって読み出さ
れることにより、１ラインの画像データが４つの領域に
分割されて４ブロックの画像データＢＬＯＣＫ ＤＡＴ
Ａ０，ＢＬＯＣＫ ＤＡＴＡ１，ＢＬＯＣＫ ＤＡＴＡ
２，ＢＬＯＣＫ ＤＡＴＡ３となる。ここでは、リード
イネーブル信号ＲＥＮとして、ビデオクロックＶＣＬＫ
を用いるものとする。

【００２２】一般式として、１ラインの画素数がＮ個の
ＣＣＤイメージセンサを用いた場合において、Ｎ画素分
の画像データをＭブロックに分割し、Ｑ画素分のオーバ
ーラップ領域を持たせる場合を考えと、１ブロックの画
素数Ｌは、 Ｌ＝｛Ｎ＋Ｑ×（Ｍ−１）＋Ｐ｝÷Ｍ で与えられる。ただし、ＰはＮ／Ｍの余りである。

【００２３】一例として、図４に示すように、１ライン
８１９５画素のＣＣＤイメージセンサを用い、その８１
９５画素の画像データを４分割し、各ブロック間に１０
画素分のオーバーラップ領域を持たせるものとすると、
１ブロックの画素数は、 ｛８１９５＋１０×（４−１）＋３｝÷４＝２０５７ となる。

【００２４】したがって、１ブロックあたり２０５７画
像分の画像データを４個のラインメモリ２２〜２５に格
納すれば良いことになる。図４のタイミングチャートか
ら明らかなように、ライトイネーブル信号ＷＥＮ１，Ｗ
ＥＮ２，ＷＥＮ３，ＷＥＮ４は各々、発生タイミングが
異なり、かつ１０画素分のデータ期間だけオーバーラッ
プした状態のタイミング信号として生成される。

【００２５】そして、これらライトイネーブル信号ＷＥ
Ｎ１，ＷＥＮ２，ＷＥＮ３，ＷＥＮ４がラインメモリ２
２，２３，２４，２５にそれぞれ与えられることによ
り、画素０〜画素２０５６の画像データがラインメモリ
２２に、画素２０４７〜画素４１０３の画像データがラ
インメモリ２３に、画素４０９４〜画素６１５０の画像
データがラインメモリ２４に、画素６１４１〜画素８１
９４の画像データがラインメモリ２５にそれぞれ格納さ
れる。

【００２６】１ラインの画像データを４個のラインメモ
リ２２，２３，２４，２５に格納した後（ライトイネー
ブル信号ＷＥＮ４の立ち下がり後）、それぞれのライン
メモリ２２，２３，２４，２５の先頭からリードイネー
ブル信号ＲＥＮ（本例では、ビデオクロックＶＣＬＫ）
に同期して各データを読み出す。これにより、図５に示
すように、８１９５画素の画像データが４つのブロック
１〜４に分割されることになる。

【００２７】ここで、各分割ブロック１〜４間にオーバ
ーラップ領域を持たせるのは、隣接画素を領域に分割し
て並列処理する際に、参照画素が連続して処理されるよ
うにするためであり、したがって各領域ごとに複数の画
素数分の画像データを重複してラインメモリ２２，２
３，２４，２５に格納するのである。

【００２８】再び図１において、画像データ領域分割処
理ブロック１３で例えば４ブロックに分割されて出力さ
れた４系統のシリアルデータは、隣接画素の関係が必要
な処理ブロック１４に供給される。この処理ブロック１
４は、隣接画素の関係が必要な処理を行う種々の信号処
理回路の集合（信号処理回路群）からなる。

【００２９】ここで、隣接画素の関係が必要な処理と
は、隣接画素の情報を参照し、その画素情報を考慮しつ
つ画像処理を行うことを言い、フィルタリングや誤差拡
散などの処理を指し、また原稿用紙長全域の画素情報を
参照する必要がない処理をも含むものとする。すなわ
ち、この処理ブロック１４では、画像データ領域分割処
理ブロック１３から入力される４系統のシリアルデータ
ＢＬＯＣＫ ＤＡＴＡ０，ＢＬＯＣＫ ＤＡＴＡ１，Ｂ
ＬＯＣＫ ＤＡＴＡ２，ＢＬＯＣＫ ＤＡＴＡ３に対し
て、デジタルフィルタリングや誤差拡散などの処理につ
いてブロック単位で並列処理を行うようになっている。

【００３０】このように、１ライン分の画像データ（シ
リアルデータ）に対して１系統の信号処理系で隣接画素
の関係が必要な処理を行うのではなく、１ライン分の画
像データを複数のブロックに分割し、この複数ブロック
の画像データをブロック単位で並列処理するようにした
ことにより、処理するクロック周波数を同じと仮定した
場合に、１系統の信号処理系で処理を行う場合に比べて
４倍の速度で画像処理を行うことができることになる。

【００３１】換言すれば、処理速度を１系統の信号処理
回路で処理を行う場合の２倍に抑えると、４系統の信号
処理回路のクロック周波数を１／２に抑えることがで
き、これに伴ってこれら信号処理回路を構成する回路素
子としてそれ程性能が要求されないため、安価なデバイ
スを用いることができ、よって装置の低コスト化が可能
となる。

【００３２】この処理ブロック１４において、並列処理
された４ブロックのシリアルデータＢＬＯＣＫ ＤＡＴ
Ａ０，ＢＬＯＣＫ ＤＡＴＡ１，ＢＬＯＣＫ ＤＡＴＡ
２，ＢＬＯＣＫ ＤＡＴＡ３は、ＣＣＤイメージセンサ
の画素配列に対応したシリアルデータ、即ち１ラインの
連続した画像データに変換された後、画像出力部１５に
供給される。この画像出力部１５では、処理ブロック１
４から供給される画像データに基づく画像を用紙に形成
して出力する。

【００３３】上述したように、例えばＣＣＤイメージセ
ンサを用いた画像入力部１１から入力される画像データ
に対して種々の処理を行う画像処理装置において、各種
の処理回路を、隣接画素の関係が不要な処理を行う回路
と、隣接画素の関係が必要な処理を行う回路とに分類
し、隣接画素の関係が不要な処理ブロック１２および隣
接画素の関係が必要な処理ブロック１４として分離して
配置したことにより、各処理ブロック１２，１４の処理
形態に適した信号処理を行うことができる。

【００３４】すなわち、隣接画素の関係が不要な処理ブ
ロック１２では、隣接画素の情報を参照して演算等を行
う処理を行う必要がないため、原稿用紙長全域の画像情
報を参照する地肌検知や原稿の有無の検知などの各種の
信号処理を高速に行えることになる。

【００３５】一方、隣接画素の関係が必要な処理ブロッ
ク１４では、１ラインの画像データを複数の領域に分割
して処理することが可能となるため、隣接画素の情報を
参照して演算等を行う処理や、原稿用紙長全域の画像情
報を参照する必要がない処理を、高速なクロックを必要
とすることなく並列処理することができ、しかも並列処
理されたデータを１ラインの連続したデータに変換する
ことによってデータの重複および欠損なく画像出力部１
５に送信できることになる。

【００３６】なお、上記実施形態においては、隣接画素
の関係が不要な処理ブロック１２では、画像入力部１１
から入力される２系統のＥＶＥＮデータ／ＯＤＤデータ
に対して並列処理する一方、隣接画素の関係が必要な処
理ブロック１４では、１ラインの画像データを４分割し
て得られる４系統のシリアルデータＢＬＯＣＫ ＤＡＴ
Ａ０，ＢＬＯＣＫ ＤＡＴＡ１，ＢＬＯＣＫ ＤＡＴＡ
２，ＢＬＯＣＫ ＤＡＴＡ３に対して並列処理するとし
たが、これに限られるものではない。

【００３７】すなわち、画像入力部１１におけるＣＣＤ
イメージセンサの信号電荷の高速転送を目的として、図
３に示すように、偶数画素および奇数画素の各々をさら
に分割した場合には、複数系統のＥＶＥＮデータおよび
複数系統のＯＤＤデータが画像入力部１１が入力される
ことになるが、このような場合には、処理ブロック１２
ではこれらのデータをそのまま用いて並列処理するよう
にすれば良く、また並列処理に限らず、ＣＣＤイメージ
センサから出力される画像データがシリアルデータの場
合は、このシリアルデータに対してそのまま処理するよ
うしても良い。また、処理ブロック１４での並列処理の
系統数についても任意である。

【００３８】また、上記実施形態では、複写機に適用
し、原稿から読み取った画像データを画像入力部１１か
ら入力し、種々の信号処理を施した後の画像データに基
づいて画像出力部１５で用紙に画像を形成する場合を例
に挙げたが、複写機への適用に限定されるものではな
く、ファクシミリ装置やプリンタ等の他の画像処理装置
にに同様に適用可能である。ここで、ファクシミリ装置
に適用した場合には、画像出力部１５は処理後の画像デ
ータをそのまま伝送出力することになり、プリンタに適
用した場合には、画像入力部１１はパーソナルコンピュ
ータ等の上位装置から伝送される画像データを受信して
入力することになる。

【００３９】次に、隣接画素の関係が不要な処理ブロッ
ク１２および隣接画素の関係が必要な処理ブロック１４
における各信号処理回路の具体的な回路構成の一例につ
いて説明する。図６は、本発明の一具体例に係る画像処
理装置の回路構成の一例を示すブロック図である。

【００４０】ところで、複写機やファクシミリ装置等の
画像処理装置では、新聞、再生紙あるいは色紙等地肌濃
度を持つ様々な原稿を読み取ることになる。これらの原
稿は地肌濃度が濃いために、ＣＣＤイメージセンサ等で
読み取った画像データをそのまま出力すると、地肌濃度
が再現されてしまい、汚れた画像出力となってしまうこ
とになる。

【００４１】このような地肌が一定の濃度を持つ原稿に
対しては、地肌濃度を検知し、その検知濃度に基づいて
地肌除去のための閾値を求め、この閾値を用いて地肌除
去を行うことが広く知られている。例えば、あらかじめ
原稿全面を読み取って濃度分布のヒストグラムを作成
し、地肌除去のための閾値を決定する画像処理装置（例
えば、特開平４−３７２５８号公報参照）や、読み込ん
だ画像信号の主走査方向１ラインごとにブロック分割し
て、各ブロックの濃度から地肌レベルを求めて、変動状
態を見ながらリアルタイムに閾値を決定する画像処理装
置（例えば、特開平７−３２２０６９号公報参照）が知
られている。

【００４２】これらの画像処理装置において、地肌除去
のための閾値を求める際に、主走査方向の１ライン分の
画像データを所定ライン数だけ、もしくは原稿全面に亘
って読み込んで地肌濃度を検出している。ここで、読み
取り解像度が高くなり、読み取り速度が速くなれば、地
肌濃度を検出するための画像データ数も増大し、使用す
るデバイスもより高速なものが必要となり、地肌濃度検
出部の回路が高価なものになってしまう。

【００４３】そこで、本具体例に係る画像処理装置で
は、図６から明らかなように、原稿の地肌濃度を検知す
る地肌検知回路１２５を、隣接画素の関係が不要な処理
ブロック１２側に配置する構成を採っている。以下に、
具体的な構成について、図６に基づいて説明する。

【００４４】画像入力部１１から処理ブロック１２に
は、ＯＤＤデータ／ＥＶＥＮデータのパラレルデータが
入力される。処理ブロック１２は、２系統の画像データ
（ＯＤＤデータ／ＥＶＥＮデータ）の各々に対して、サ
ンプルホールド（Ｓ／Ｈ）回路１２１ｏ，１２１ｅと、
ゲインコントロール（Ｇａｉｎ）回路１２２ｏ，１２２
ｅと、Ａ／Ｄ変換回路１２３ｏ，１２３ｅと、シェーデ
ィング補正（ＳＤ）回路１２４ｏ，１２４ｅとを有し、
さらに２系統の画像データの一方、例えばＯＤＤデータ
に対して地肌検知回路１２５を有する構成となってい
る。

【００４５】この処理ブロック１２において、サンプル
ホールド回路１２１ｏ，１２１ｅ、ゲインコントロール
回路１２２ｏ，１２２ｅと、Ａ／Ｄ変換回路１２３ｏ，
１２３ｅおよびシェーディング補正回路１２４ｏ，１２
４ｅで処理される画像データは、隣接画素の画素データ
と関係なく処理されるため、ＯＤＤデータとＥＶＥＮデ
ータとはそれぞれ別々に並列処理を行うことができる。
このように、ＯＤＤデータとＥＶＥＮデータとを別々に
並列処理を行うことにより、隣接画素の画素データが連
続する画像データ（図９のＭＩＸＤＡＴＡに相当）に対
して処理を行う場合と比べて、１／２の動作周波数で同
等の処理が可能となる。

【００４６】また、地肌検知回路１２５は、２系統の画
像データの一方、本例ではＯＤＤデータを用いて原稿の
地肌濃度を検知し、その検知出力に基づいて地肌除去の
ための閾値を求める処理を行う。具体的には、ＯＤＤデ
ータについて主走査方向（画素列方向）の１ライン分の
データを所定ライン数分、もしくは原稿全面分読み込ん
で地肌濃度を検知する。ＥＶＥＮデータに基づいて地肌
濃度を検知するようにしても良いことは勿論である。

【００４７】このように、２系統の画像データの一方に
ついて主走査方向の１ライン分のデータを所定ライン数
分、もしくは原稿全面分読み込んで地肌濃度を検知する
ことにより、隣接画素の画素データが連続する画像デー
タＭＩＸＤＡＴＡについて主走査方向の１ライン分のデ
ータを所定ライン数分、もしくは原稿全面分読み込む場
合に比べて、処理する画像データ数が半分で済むため、
濃度検知の際に用いる画像メモリの容量を半減できる。
また、１／２の動作周波数で処理が可能であることか
ら、高速なデバイスを使用する必要がないため、地肌検
知回路１２５を安価に構成することができる。

【００４８】一方、地肌検知回路１２５で求めた閾値を
用いて地肌除去を行う地肌除去回路については、隣接画
素の画素データを参照する必要があることから、隣接画
素の関係が必要な処理ブロック１４側に配置するように
する。そして、本例では、画像データ領域分割処理ブロ
ック１３は、ＯＤＤデータ／ＥＶＥＮデータのパラレル
データをシリアルデータに変換した後、２系統のブロッ
ク（領域）０，１のシリアルデータに分割して処理ブロ
ック１４に供給するようにしている。

【００４９】処理ブロック１４は、２系統のブロック
０，１の画像データの各々に対して、拡大・縮小（Ｒ
Ｅ）回路１４１-0，１４１-1と、地肌除去回路１４２-
0，１４２-1と、階調補正（ＴＲＣ）回路１４３-0，１
４３-1と、像域分離（ＴＩＳ）回路１４４-0，１４４-1
とを有し、さらに２系統のブロック０，１の画像データ
を１ラインの連続した画像データに合成するブロック合
成部１４５を有する構成となっている。

【００５０】この処理ブロック１４において、拡大・縮
小、階調補正、像域分離といった画像処理では、デジタ
ルフィルタリング処理等のように隣接画素の画素データ
を使用して該当画素のデータ処理を行うことになる。こ
のため、画像データ領域分割処理ブロック１３では、隣
接画素の画素データが連続するブロックに分割するよう
にＯＤＤデータとＥＶＥＮデータを、主走査方向にブロ
ック単位で分割してブロック０，１の各画像データとし
て再構成する。

【００５１】そして、処理ブロック１４において、ブロ
ック単位で画像処理を並列に行うようにする。このよう
に、隣接画素の関係が必要な処理について、並列処理を
行うことにより、主走査方向にブロック単位で分割せず
に画像処理を行う場合に比較して、高速な画像処理が可
能となる。地肌除去回路１４２-0，１４２-1について
も、隣接画素の画素データが連続するブロック０，１ご
とに、処理ブロック１２の地肌検知回路１２５で求めた
閾値を用いて地肌除去の処理を行う。

【００５２】これに対して、先述した各公報に開示の画
像処理装置では、主走査方向の１ラインの画像データを
所定ライン数もしくは原稿全面に亘って読み込んで地肌
濃度を検知するようにしているため、ＯＤＤデータ／Ｅ
ＶＥＮデータのパラレルデータを出力する構成のＣＣＤ
イメージセンサを用いた場合には、隣接画素の画素デー
タが連続するように主走査方向１ラインの画像データを
構成し直さなければならないために、並列処理を行うメ
リットがなくなり、さらには画像データの増大とデバイ
スの高速化が必要になり、地肌検知回路１２５が高価な
ものとなってしまう。

【００５３】

【発明の効果】以上説明したように、本発明によれば、
画像入力手段から入力される画像データに対して種々の
処理を行う信号処理系を、隣接画素の関係が不要な処理
系と、隣接画素の関係が必要な処理系とに分離して配置
するようにしたことにより、各処理系の処理形態に適し
た信号処理が実現できるため、例えば原稿用紙長全域の
画像情報を参照する地肌検知や原稿の有無の検知などの
各種の信号処理を高速に行えることになる。

【図面の簡単な説明】

【図１】 本発明の一実施形態に係る画像処理装置の構
成の概念を示すブロック図である。

【図２】 画像データ領域分割処理ブロックの具体的な
構成の一例を示すブロック図である。

【図３】 ブロック分割の動作説明のためのタイミング
チャートである。

【図４】 分割された各ブロックと画素データとの関係
を示す図である。

【図５】 分割された各ブロックごとの画像データを示
す図である。

【図６】 本発明の一具体例に係る画像処理装置の構成
の概念を示すブロック図である。

【図７】 従来例に係る画像処理装置の構成を示すブロ
ック図である。

【図８】 ＣＣＤイメージセンサの一例を示す概略構成
図である。

【図９】 従来装置の動作説明のためのタイミングチャ
ートである。

【符号の説明】

１１…画像入力部、１２…隣接画素の関係が不要な処理
ブロック、１４…隣接画素の関係が必要な処理ブロッ
ク、１５…画像出力部、２１…パラレル‐シリアル変換
回路、２２〜２５…ラインメモリ、１２５…地肌検知回
路、１４２-0，１４２-1…地肌除去回路

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5B057 AA01 AA11 CC02 CG10 CH04 CH18 5C077 LL18 MM03 PP21 PP25 PP28 PP58 PP68 PQ08 PQ21 RR02 RR15

Claims (7)

【特許請求の範囲】
1. 【請求項１】 画像データを入力する画像入力手段と、 前記画像入力手段から入力された画像データを、隣接画
   素の関係が不要な処理系と隣接画素の関係が必要な処理
   系とに分けて処理する信号処理手段と、 前記信号処理手段によって処理された画像データを出力
   する画像出力手段とを備えることを特徴とする画像処理
   装置。
2. 【請求項２】 前記画像入力手段は、画素列における奇
   数画素の画像データと偶数画素の画像データとを独立し
   て出力するイメージセンサを有し、 前記隣接画素の関係が不要な処理系は、前記イメージセ
   ンサから出力される奇数画素の画像データと偶数画素の
   画像データとを並列処理することを特徴とする請求項１
   記載の画像処理装置。
3. 【請求項３】 前記信号処理手段は、前記隣接画素の関
   係が不要な処理系で並列処理された奇数画素の画像デー
   タと偶数画素の画像データとのパラレルデータを、隣接
   画素の画素データが連続するシリアルデータに変換する
   変換手段と、 この変換手段で変換されたシリアルデータを画素列方向
   において複数の領域に分割して複数ブロックのシリアル
   データに分割する分割手段とを有することを特徴とする
   請求項２記載の画像処理装置。
4. 【請求項４】 前記隣接画素の関係が必要な処理系は、
   前記分割手段によって分割された複数ブロックのシリア
   ルデータをブロック単位で並列処理することを特徴とす
   る請求項３記載の画像処理装置。
5. 【請求項５】 前記隣接画素の関係が必要な処理系は、
   前記複数ブロックのシリアルデータを並列処理した後、
   画素列方向において連続するシリアルデータに合成する
   合成手段を有することを特徴とする請求項４記載の画像
   処理装置。
6. 【請求項６】 前記隣接画素の関係が不要な処理系は、
   前記画像入力部から入力される画像データを用いて原稿
   の地肌濃度を検知し、その検知出力に基づいて地肌除去
   のための閾値を求める地肌検知手段を含み、 前記隣接画素の関係が必要な処理系は、前記地肌検知手
   段で求められた閾値を用いて地肌濃度を除去する地肌除
   去手段を含むことを特徴とする請求項２記載の画像処理
   装置。
7. 【請求項７】 前記地肌検知手段は、前記イメージセン
   サから出力される奇数画素の画像データおよび偶数画素
   の画像データのいずれか一方を用いて地肌濃度の検知を
   行うことを特徴とする請求項６記載の画像処理装置。