JP2593152B2

JP2593152B2 - 画像読取装置

Info

Publication number: JP2593152B2
Application number: JP62117127A
Authority: JP
Inventors: 富雄佐々木
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 1987-05-15
Filing date: 1987-05-15
Publication date: 1997-03-26
Anticipated expiration: 2012-03-26
Also published as: JPS63283356A

Description

【発明の詳細な説明】（技術分野）本発明は、画像読取り装置に関し、より詳細には、複
数個の光電変換素子に画像を投影し、光電変換素子の読
取り画像情報を得る、デジタル複写装置、フアクシミ
リ、CAD（Computer Aided Design）、フアイリング入力
装置等に適用し得る画像読取り装置に関するものであ
る。

（従来技術）複数個の光電変換素子（イメージセンサ）を使用する
従来の画像読取り装置においては、各光電変換素子から
の画像データを１ラインにまとめて処理する。この際、
画像データレートを低減するために、１ラインのデータ
を偶数、奇数に分割し、パラレル処理するようになされ
ている。画像データを１ラインにまとめた処理するとデ
ータレートが早くなり、また、パラレル処理によるとデ
ータレートは低減されるが、パラレル処理できない部分
（現状では、例えば変倍処理）は１ラインにまとめなけ
ればならないため、その時点でデータレートが早くなる
という欠点がある。

（目的）本発明は、上記従来技術の欠点に鑑みてなされたもの
で、その目的は、画像信号を転送する速度、いわゆるデ
ータレートを速くすることなく、原稿の画情報を読み取
る速さを向上させることにある。

（構成）このために本発明は、原稿の画情報を１ラインずつ読
み取る画像読取装置において、１ラインずつ読み取られ
た画情報信号を主走査方向に少なくとも２以上に分割
し、各々を同時に所定の速度で転送する分割手段と、前
記分割手段から転送された画情報信号を前記分割数と同
数のライン数分が集められるように遅延するとともに、
前記画情報信号を１ラインの画情報信号に復元し、かつ
前記分割数と同数のライン数分の画情報信号を前記所定
の速度でパラレルに同時に出力する制御手段とを備えて
いることを特徴とするものである。

以下、本発明の一実施例に基づいて具体的に説明す
る。

第１図は本発明を使用する画像読取り装置の一実施例
を説明する概略構成図である。図中、１〜４は搬送ロー
ラ、５は照明装置、６は光学レンズ、７はイメージセン
サを構成するCCD（電荷結合素子）である。この構成に
おいて、原稿は図の矢印の方向に送給され、搬送ローラ
１〜４によつて搬送される。この搬送中照明装置５によ
つて照明された原稿像は光学レンズ６によりCCD7に結像
される。

この場合に、CCD7の１個当たりの有効読取り画素数は
決定されているため、原稿読取り密度が決定すれば読み
取れる原稿巾は決定されるが、原稿がCCDで読み取れる
原稿巾より大きくなるときは、複数個のCCDを使用しな
ければならない。

上述した実施例においてCCD7の１個当たりの有効読取
り画素数は5000画素で、読取られるべき原稿の最大原稿
巾は917mm、そして原稿読取り密度は16画素/mmと仮定す
る。ここでCCD7の使用個数は上記の最大原稿巾917mm、
原稿読取り密度16画素/mmから最大有効読取り画素数は1
4672画素必要となり、上記のようにCCD7の１個当たりの
有効読取り画素数は5000画素であるので、３個必要とな
る。

第２図は上記した３個のCCD7を使用する場合の関係を
説明する概略図で、Ｄは最大原稿巾、6a〜6cは光学レン
ズ、7a〜7cはCCD、ORは各CCDの読取り領域の重なりを示
す。第２図では最大原稿巾Ｄを読み取るため、３個のイ
メージセンサ（CCD）7a〜7cを使用しており、各CCDは光
学レンズ6a〜6cにより結像され各CCDの読取り領域はOR
で示すように重なり合つている。この重なり領域量は
（15000−14672）÷２＝164画素以内とし、最大読取り
原稿巾Ｄを満足するように調整している。

CCD7a〜7c上に結像された原稿像はアナログ信号とし
てこれらのCCD7a〜7cから出力されるが、極めて微小な
信号であるため、これらの出力は増幅されねばならな
い。

第３図はCCDから出力された原稿画像の処理回路を略
示するブロツク図である。図において7a〜7cはCCD、8a
〜8cは増幅器、9a〜9dはアナログ／デジタル変換（A/
D）回路、10aは合成・分離アツプ回路、10bは合成・分
離ダウン回路である。第３図においてCCD7a〜7cの出力
は増幅器8a〜8cで増幅される。増幅器8a〜8cの出力はA/
D変換回路9a〜9cにおいてアナログ画像信号を画素毎に
多値（例えば64階調）デジタル画像信号に変換される。
A/D変換後のデジタル画像信号は原稿画像のノイズ、光
量ムラ、コンタクトガラスの汚れ、CCDの感度ムラ等に
より正規画像データにノイズが現れる。このため、この
ノイズ対策として従来はA/D変換回路においてシエーデ
イング補正がなされている。このように、各CCDからの
出力はそれぞれ増幅され、シエーデイング補正されかつ
A/D変換されて多値データとして合成・分離アツプ回路1
0aおよび合成・分離ダウン回路10bに入力される。

上記した場合において、各CCDは同時に走査され、か
つ同時に画素データを出力している。このタイミングは
第４図のタイムチヤートに示すように走査同期信号（LS
YNC）でCCD7a〜7cの主走査方向の同期を取り、CCD7a〜7
cからの有効データは制御信号（LGATE）により制御され
る。

また、原稿の副走査方向（挿入速度）はLSYNCが副走
査1mm当たり16回の制御信号を出力するものとする。し
たがつて、副走査密度も16画素/mmとなり、主走査密度1
6画素/mmと一致している。走査同期信号はCCDの電荷蓄
積時間を一定にさせるため一定間隔で出力されている。

現在３個のCCD7a〜7cからの画像データは走査同期信
号の間でパラレルにアナログ処理されているが、前述し
たように、各CCD画像間の重なり量の補正、アナログ処
理後のデジタル処理部〔例えば、変倍処理、MTF（変調
伝達関数）処理、平滑化処理等〕もまた走査同期信号の
期間中にデータを処理する必要性から、通常は３個のCC
Dからの出力データを１ラインにし、重なり量を補正し
ている。しかしながら、３個のCCD7a〜7cの出力データ
を走査同期信号の期間中に１ラインにまとめると、画像
データの１画素当たりの処理速度が３倍になる。

本発明では、走査同期信号の間隔312.5μｓ中にCCD1
個当たりの5000画素を処理すると、１画素当たりの処理
時間は62.5ns/1画素となるが、CCD3個のデータを１ライ
ンにし312.5μｓの期間中にまとめると、20.8ns/1画素
となり、処理時間が３倍早くなる。しかるに、本発明
は、まず１ラインに３個のCDDの出力データをまとめる
のではなく、最大原稿巾Ｄの中央値（ここでは第２図の
CCD7bの2449画素目を中央画素としている）から左右２
分割して走査同期信号期間中に7500画素のデータを処理
し、処理時間の低減を図つている。

第５図に２分割処理をした場合の不具合点を示す。

例えば画素の間引き等の処理があつた場合、（１）第5a図に示すように、原稿を片側基準で画像デー
タを中央分割させ、一方を主走査方向、もう一方を逆方
向とした場合に、原稿の基準面がどこにあるかを演算す
るため、図のａの位置を演算しなければならない。

（２）第5b図に示すように、画像データを中央分割さ
せ、両方とも同方向に走査した場合、図にｂで示す分割
部分が合わない。

（３）第5c図に示すように、原稿を中央基準で画像デー
タを中央分割させ、一方を主走査方向、もう一方を逆方
向、原稿の基準は中央にした場合、画像データは中央値
6,5で縮小の整合が取れない。

更に第３図の合成・分離アツプ回路10a及び合成・分
離ダウン回路10bの後処理としてデジタル処理部で画像
情報を処理する。この場合のデジタルフイルタは従来技
術においてローパスフィルタ，ハイパスフイルタ，バン
ドパスフイルタ等が考えられている。例えばフイルタと
しては第９図に示すような３×３マトリクスのデジタル
フイルタが考えられる。図においてX5が注目画素で、X1
〜X4及びX6〜X9は周辺画素である。フイルタにおいて処
理すべき注目画素の周辺画素が必要であり、また画像認
識においても注目画素の前の濃度も参照しなければなら
ず、第３図において合成・分離アツプと合成・分離ダウ
ンの２ラインに分割するとき、その分割部分を数画素重
複させる必要がある。

本発明は上記欠点を解決するものである。

再び第４図のタイムチヤートを参照して、前述したよ
うに、走査同期信号（LSYNC）期間中に３個のCCD7a〜7c
のデータであるデータ7a,7b,7cはパラレルに処理され、
データの有効領域は走査制御信号（LGATE）で確定す
る。このデータ7b,7cは合成・分離アツプ回路10aに入力
され、データ7b,7aは合成・分離ダウン回路10bに入力さ
れる。

出力データは合成・分離アツプ回路10aでは入力デー
タ7bに関して出力データ２の2500画素から4999画素とな
り、入力データ7cに関して出力データｘ画素からｘ＋48
36画素となり、各々の出力タイミングは出力ゲート２と
３によつて制御される。

また、合成・分離ダウン回路10bでは入力データ7bに
関して出力データ３の０画素から2499画素となり、入力
データ7aに関しては出力データ３のｙ画素からｙ＋4836
画素となり、各々の出力タイミングは出力ゲート４と５
によつて制御される。

ここで、合成・分離アツプ回路10aおよび合成・分離
ダウン回路10bの出力データは主走査方向となり、入力
データの3/2倍の速度で画像データが出力される。

また、ここで、x,yの値は、中央のCCD7bの画像データ
は5000画素有効とし、左右のCCD7aおよび7cとの重なり
量をx,yとしたものである。x,yの値は、前述したよう
に、164画素以内とする。

第６図は第３図の合成・分離アツプ回路10a及び合成
・分離ダウン回路10bを示すブロツク図である。図にお
いて20はデータセレクタ、21はデイツプスイツチ、22は
和、23はインバータ、24,25はデータセレクタ、26,27は
アドレスカウンタ、28,29は和、30,31はナンドゲート、
32,33はデータセレクタ、34,35はアドレスカウンタ、3
6,37はナンドゲート、38はデータセレクタ、39,40,41は
フリツプフロツプ、42〜45はトグルRAM（ランダムアク
セスメモリ）46,47は３ステートバツフア、48〜50はデ
ータセレクタ、51はインバータ、52〜55はフリツプフロ
ツプ、56〜59はアンドゲート、60はデータセレクタであ
る。

上記構成の回路の動作について、以下に第７図のタイ
ムチヤートを参照しながら説明する。

１合成・分離アツプの場合入力データ7aと7bは、各々フリツプフロツプ40と41と
でラツチされ、３ステートバツフア46,47でトグルRAM42
または43、RAM44または45のデータ出力を選択してい
る。選択信号はナンドゲート56,57で制御されている
（第７図の制御信号G,H）。３ステートバツフア46,47は
Ｌで出力するものとする。

トグルRAM42〜45の書込み読出し制御はCS,WE信号で制
御され、CSはアンドゲート58,59（第７図I,G）により書
込みのタイミングをCSとWEで読出しのタイミングを制御
している（第７図E,F,I,J）。CSの制御信号である第７
図のI,J信号はCLK1のクロツクを遅延回路54でずらした
ものと、フリツプフロツプ53のトグルモード信号E,Fの
アンドを取つたものである。

また、フリツプフロツプ43のクロツクとなるものは前
述したLGATE（第４図）をCLK1のインバータ51で反転し
た信号でラツチしたものがクロツクとなる（タイミング
的には第７図のC,E,Fを参照）。３ステートバツフア46,
47の選択信号はフリツプフロツフ53のE,F信号とフリツ
プフロツプ52のLGATEラツチ信号のナンド出力信号であ
る。

さらに、トグルRAM42〜45のアドレスカウンタはそれ
ぞれアドレスカウンタ26,27,34,35と接続されている。
トグルRAMは一方のRAMが書込み動作中であれば、他方の
RAMは読出し中となるもので、ここでは現在入力される
データは一方に書き込まれ、他方のRAMは前段階で入力
されたデータを読出している。データセレクタ48,49は
トグルRAMの読出しデータを選択して出力するものとす
る。この選択信号はフリツプフロツプ53のＥ信号で制御
されている。

データ7bの読出し書込みを行うRAM42,43のアドレスカ
ウンタ34,35はプリセツト可能なアツプクアンであり、
カウントアツプクロツク、カウント開始、終了の制御信
号、初期カウント信号によつて制御される。カウンタの
クロツクはCLK1のインバータ出力ＢとCLK2のＡとによつ
て制御され、前述したように、ＢのクロツクはLSYNC期
間中に5000画素を処理可能なクロツクで、Ａのクロツク
はLSYNC期間中に7500画素を処理可能なクロツクであ
る。

まず、カウンタ34がRAM42の書込みアドレス制御のと
き、カウンタ34のクロツクはデータセレクタ60のＯ信号
が入力され、これはＢのクロツクとなる。そのときプリ
セツトの初期カウント値は０からとなり、これはデータ
セレクタ32で設定データ４が０となつていて（設定デー
タ５は2498）選択信号Ｃにより０出力がカウンタのプリ
セツト値になるからである。カウント開始終了信号はデ
ータセレクタ60のＭ信号で前述のフロツプフリツプ52の
Ｃ信号CLGATEラツチ信号）となる。従つて、RAM42には
データ7bの5000画素のデータがアドレス０〜4999まで書
き込まれる（第７図Ｔ）。

RAM42が書込み動作中、RAM43は読出し中で、カウンタ
35がRAM43の読出しアドレス制御のとき、カウンタ35の
クロツクはデータセレクタ60のＰ信号が入力され、これ
はＡのクロツクとなる。そのとき、プリセツトの初期値
2500となり、これはデータセレクタ33で設定データ７が
2500となつていて（設定データ６は０）、選択信号Ｃに
より2500出力がカウントのプリセツト値になるからであ
る。カウント開始終了信号はデータセレクタ60のＮ信号
であり、前述のフリツプフロツプ55のＤ信号（LGATE、
クロツクＡラツチ信号）である。このとき、5000カウン
ト目でナンドゲート37からの信号がデータセレクタ38の
出力Ｒの信号となり、フリツプフロツプ39のセツト信号
Ｑとなる。RAM42,43の動作は上記の動作を繰り返してい
る。

カウンタ34が読出し動作のときはナンドゲート36から
の信号がデータセレクタ38の出力Ｒの信号となり、フリ
ツプフロツプ39のセツト信号Ｑとなる。

また、読出し時2500からアドレスを開始するのは、中
央のイメージセンサ（CCD）7bのデータを中央分割さ
せ、この合成・分離アツプは主走査方向と同方向である
からアツプカウントとした。

データ7aの読出し書込みを行うRAM44,45のアドレスカ
ウンタ26,27はプリセツト可能なアツプカウンタであ
り、カウントアツプクロツク、カウント開始終了の制御
信号、初期カウント信号によつて制御される。カウント
のクロツクはCLK1のインバータカ出力Ｂと、CLK2のＡと
によつて制御されている。

まず、カウンタ26がRAM44の書込みアドレス制御のと
き、カウンタ26のクロツクはデータセレクタ60のＯ信号
が入力され、これがＢのクロツクとなる。そのときプリ
セツトの初期カウンタ値は０からとなる。これはデータ
セレクタ24設定データ２が０となつていて（データセレ
クタ24のもう一方の入力値は重なり量を調整したｘ
値）、選択信号Ｃにより０出力がカウンタのプリセツト
値になるからである。カウント開始終了信号はデータセ
レクタ60のＫ信号であり、前述のフリツプフロツプ52の
Ｃ信号（LGATEラツチ信号）となる。したがつて、RAM42
にはデータ7aの5000画素のデータがアドレス０〜4999ま
で書き込まれる（第７図Ｕ）。

RAM44が書込み動作中、RAM45は読出し中で、カウンタ
27がRAM45の読出しアドレス制御のとき、カウンタ27の
クロツクはデータセレクタ60のＰ信号が入力され、これ
はＡのクロツクとなる。そのときプリセツトの初期値は
重なり量ｘとなり、これはデータセレクタ25で選択され
た値となつていて（設定データ３は０）、選択信号Ｃに
よりｘの出力がカウンタのプリセツト値になるからであ
る。カウント開始終了信号はデータセレクタ60のＬ信号
であり、前述のフリツプフロツプ39のセツト信号によ
り、カウント開始時カウント値がｘ＋4836になつたと
き、フリツプフロツプ39のリセツト信号Ｓが出力され、
フリツプフロツプ39のＱ出力により終了となる。このＱ
出力により、データセレクタ40の出力データを選択し、
Ｘを出力するものとする。RAM44,45の動作は上記の動作
を繰り返している。

また、データ7aとデータ7bの重なり量をデータ7aだけ
で調整することにより簡単な構成となり、調整のし易さ
を考慮している。この調整は外部計測器（例えば、オシ
ロスコープ）またはプリンタとの接続による画像でデイ
ツプスイツチ21による調整としている。

さらに、データ7aの有効データを4836画素としている
ため（この理由は前述のとおり）、デイツプスイツチ21
の重なり量の補正値ｘはオフセツト値として見てよく、
そのため重なり量補正値のためのデイツプスイツチ21の
出力のインバータ出力とカウント値の和を取ることによ
り、（すなわち、ｘ＋4836−ｘ＝＋4836）、その4836カ
ウントは和28の出力のデータとして確定するため、その
信号のナンドを取ることによりデータ7aの読出しカウン
トを確定し、読出しカウンタのフリツプフロツプ39のリ
セツト値としている。

２合成・分離ダウンの場合この場合、合成・分離ダウンのRAM書込み動作は合成
・分離アツプの場合のRAM書込み動作と同一のため説明
は省略する。

次に合成・分離ダウンのRAM読出し動作を説明する。

データ7dの場合において、RAM42が書込み動作中、RAM
43は読出し中で、カウンタ35がRAM43の読出しアドレス
制御のとき、カウンタ35のクロツクはデータセレクタ60
のＰ信号が入力され、これがＡのクロツクとなる。その
ときプルセツトの初期値はｙとなり、これはデータセレ
クタ33で設定データがｙとなつていて（設定データ６は
０）、選択信号Ｃによりｙ出力がカウントのプリセツト
値になるからである。カウント開始終了信号はデータセ
レクタ60のＮ信号であり、前述のフリツプフロツプ55の
Ｄ信号（LGATE、クロツクＡラツチ信号）である。この
ときｙカウント＋4836＋ｙ目でナンドゲート37からの信
号がデータセレクタ38の出力Ｒ信号となり、フリツプフ
ロツプ39のセツト信号Ｑとなる。この場合RAM42,43の動
作はトグル動作となつている。

データ7cの場合において、同様にRAM44が書込み動作
中、RAM45は読出し中であり、カウンタ27がRAM45の読出
しアドレス制御のとき、カウンタ27のクロツクはデータ
セレクタ60のＰ信号が入力され、これはＡのクロツクと
なる。そのときプリセツトの初期値は０となり、これは
データセレクタ25で選択された値となつていて（設定デ
ータ３は０）、セレクタ信号Ｃにより０がカウンタのプ
リセツト値になるからである。カウント開始終了信号は
データセレクタ60のＬ信号であり、前述のフリツプフロ
ツプ39のセツト信号によりカウント開始カウント値がｙ
となつたとき、フリツプフロツプ39のリセツト信号Ｓが
出力され、フリツプフロツプ39のＱ出力により終了とな
る。このＱ出力によりデータセレクタ50の出力データを
選択しＸを出力するものとする。また、カウンタ27はア
ツプ／ダウンカウンタのため、アツプ／ダウン制御信号
Ｃにより読出し時ダウンカウントする。この場合RAM44,
45の動作はトグル動作となつている。

また、データ7b,7cの重なり量をデータ7cだけで調整
することにより簡単な構成となり、調整のし易さを考慮
している。この調整は外部計測器（例えば、オシロスコ
ープ）またはプリンタとの接続による画像でデイツプス
イツチ21による調整としている。

データ7cの有効データを4836画素としている（この理
由は前述の通り）ため、デイツプスイツチ21の重なり量
の補正値ｙはオフセツト値として見てよく、そのため、
重なり量補正値ｙ＋4836画素をデイツプスイツチ21の出
力とし、そのインバータ出力とカウント値の和を取る
（ｙ＋4836−4836＝ｙ）ことにより、この4836カウント
は和28の出力データとして確定するため、その信号のナ
ンドを取ることによりデータ7cの読出しカウントを確定
し、読出しカウントのフリツプフロツプ39のリセツト値
としている。

さらに第３図において、11は合成処理部である。前述
したように分離アツプダウン回路10a,10bは各光電変換
素子7a,7b,7cの画像データを中央から左右に２分割して
走査同期信号期間中に7500画素のデータを処理している
が合成処理部11ではさらに分離アツプダウン回路10a,10
bの各継目処理のデータを、2X走査同期信号期間中に合
成させ２ライン同時にするものである。

詳細を第８図，第10図にて説明する。

第10図中、101,102,103は、FirstIn First Outメモリ
であり、メモリ内に最初に入力された画像データが最初
に出力されるもので、入力（ライト）、出力（リード）
はそれぞれＷ（ライト）、Ｒ（リード）の制御信号によ
りリセツトされ、画像データに同期したCLKによりライ
ト、リードされるものである。第３図にて左右２分割処
理されたデータ、出力データ２、出力データ３は出力ゲ
ート１により有効データとして制御され、FIFOメモリ10
1に入力される。その時、メモリ101からは前LSYNCのデ
ータが出力され（，）、また102に101のメモリの出
力データ（，）が入力され、他方、出力データは
セレクタ103に同時に入力され、また出力データはFIF
Oメモリ104に入力される。FIFOメモリ102に画像データ
，が入力されるとき、出力データは、出力ゲート１
に同期して，として出力される。出力データはセ
レクタ103のＡ入力として入力され、他方、出力データ
は、FIFOメモリ104に入力される。ここでFIFOメモリ1
01のW,R、102のW,R、104のＷは出力ゲート１に同期し
入、出力される。

FIFOメモリ104のＲ信号は、LSYNCの分周された信号
と、出力ゲート１のAND108をとり（データ）データ
の反転109の信号により制御され、この信号はセレク
タ103のセレクト信号にもなる。つまり、セレクタ103に
入力される画像データは第８図の出力ゲート３個目で、
１−1,2−１のｙ〜ｙ＋4836（Ｏ）〜2499までのデータ
がＡ入力され、出力ゲートがLowになつたとき、Ｂ入力
には１−1,1−２の2500〜4999（ｘ）〜ｘ＋4836のデー
タがＢ入力される事になり、セレクト信号でセレクタ
103からは2X走査同期信号期間中に２ラインの出力デー
タとして画像データが出力される。この２ライン出力デ
ータの有効データ長としてのゲート信号はカウンタ107
により作成され、あるカウント値になつた時、NANDゲー
ト111によりF/F112のリセツト信号となる。又F/F112の
セツト信号はF/F106と、反転109の信号OR110により作成
されるデータ、データである。さらに、この時点で
走査同期信号は、今までLSYNCとしていたが、ここで2X
走査同期信号にする為AND113により2X走査同期信号とし
ている。このことにより、画周波数はLSYNC期間中で、
全ての画素を取り扱う場合に比べ、1/2に低減され、こ
れは１ライン画像データを左右に２分割処理する時と同
じ画周波数となり、さらに前述したように、左右２分割
処理をした場合の不具合点も改善できる。

今までの説明でもわかるように、2XLSYNC期間中に２
ラインデータに変換する時、本発明は、まず、最初にLS
YNC期間中に１ライン画像データを２分割処理をしてい
るが、最初にLSYNC期間中に２個の光電変化素子の画像
データをまとめ、その後2XLSYNC期間中に２ラインデー
タにする事も考えられる。但し、その方式であると画周
波は、LSYNC期間中にすべての画像データを扱う場合に
比べ、画周波数が低減されるか、LSYNC期間中２個の光
電変換素子の画像データをまとめる時、一時的に本発明
より、画周波数がUPする。

また同様に、本発明において2XLSYNC期間中２ライン
データとしたが、3XLSYNC期間中、３ラインデータ等々
に分割する事により、画周波数の低減を図る事も考えら
れる。

さらに第３図において、12は画像処理部、13は変倍処
理部、14は画像データ２値化処理部であり、本発明は２
ライン後に多種類の処理を行わせている。

（効果）以上のように、本発明によれば、画像信号を転送する
速度（データレート）速くすることなく、原稿の画情報
を読み取る速さを向上させることができる。

【図面の簡単な説明】

第１図は本発明を用いた画像読取り装置を説明する概略
図、第２図は最大原稿巾とCCDの関係を説明する概略
図、第３図は本発明の画像読取り装置の回路を説明する
ブロツク図、第４図は第３図の回路の動作のタイミング
を説明するタイムチヤート、第5a図、第5b図および第5c
図はそれぞれの画像データの分割を示す説明図、第６図
は合成・分離アツプ回路、ダウン回路を示す図、第7a
図，第7b図はそのタイムチヤート、第８図は第10図に示
す回路のタイムチヤート、第９図はデイジタルフイルタ
のマトリクスを示す図、第10図は本発明の要部に係るブ
ロツク図である。 7a,7b,7c……複数個の光電変換素子。

Claims

(57)【特許請求の範囲】

【請求項１】原稿の画情報を１ラインずつ読み取る画像
読取装置において、１ラインずつ読み取られた画情報信号を主走査方向に少
なくとも２以上に分割し、各々を同時に所定の速度で転
送する分割手段と、前記分割手段から転送された画情報信号を前記分割数と
同数のライン数分が集められるように遅延するととも
に、前記画情報信号を１ラインの画情報信号に復元し、
かつ前記分割数と同数のライン数分の画情報信号を前記
所定の速度でパラレルに同時に出力する制御手段と、を備えていることを特徴とする画像読取装置。