JP2007304887A - 画像処理装置及びそのプログラム - Google Patents
画像処理装置及びそのプログラム Download PDFInfo
- Publication number
- JP2007304887A JP2007304887A JP2006133021A JP2006133021A JP2007304887A JP 2007304887 A JP2007304887 A JP 2007304887A JP 2006133021 A JP2006133021 A JP 2006133021A JP 2006133021 A JP2006133021 A JP 2006133021A JP 2007304887 A JP2007304887 A JP 2007304887A
- Authority
- JP
- Japan
- Prior art keywords
- group
- image processing
- cell
- data
- cells
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Image Processing (AREA)
- Stored Programmes (AREA)
Abstract
【解決手段】コンフィギュラブルプロセッサのセルを連係状態を維持する第1グループと連係状態を切り替える第2グループとに分ける。そして、画像データに施すべき一連の画像処理のうち最初の画像処理を第1グループのセルにその連携状態を維持しながら実行させる一方、後続する残りの画像処理を第2グループのセルにその連携状態を切り替えながらシーケンシャルに実行させる。
【選択図】図1
Description
本願発明の実施形態について説明する。
本実施形態の特徴は、リコンフィギュラブルプロセッサの一部のセルのグループの連携状態を一連の画像処理の中の最初の一又は複数の画像処理を実行し得るように維持したまま、残りのセルのグループの連携状態をその後段の各画像処理に合わせて順次切り替えていくことにより、最初の画像処理の継続的な実行とその後段の各画像処理のシーケンシャルな実行とを1つのリコンフィギュラブルプロセッサに並列して行わせるようにした点である。
データパスプロセッサ12は、「セル」と呼ばれる回路素子をマトリクス状に並べたリコンフィギュラブルプロセッサである。
図4、図5は、コンフィギュレーションカスタマイズプログラムの構造を示す図である。コンフィギュレーションカスタマイズプログラムは、図4に示すように、複数のセルアレイ連携状態制御プログラムを並べたものである。セルアレイ連携状態制御プログラムの各々は、図5に示すように、各セル30の演算器31の演算内容と両端子のスイッチの接続内容とを各セル30毎に個別に定義したセル別制御プログラム群からなる。
まず、色変換→サブサンプリング→文字/イメージ分離→平滑化→エッジ強調→圧縮といったように、データパスプロセッサ12を用いて画像データに施す各種画像処理とその処理の基本的な順序のローテーションとを確定する(S10)。
続いて、画像処理を実現するために必要なセルアレイの連携状態、つまり、各セル30の各々の演算器31の演算内容と両端子のスイッチの接続内容とを特定し、その特定結果を基に連携状態毎のセル別制御プログラム群を個別に作成する(S40)。
後に詳述するように、DRAM20に記憶されたコンフィギュレーションデータのセットは、コントローラプロセッサ14による制御の下にコンフィギュレーションメモリ13を経由して各セル30のコンフィギュレーションレジスタ36へ書き込まれるようになっている。そして、各セル30の演算器31の演算内容と両端子のスイッチの接続内容はコンフィギュレーションレジスタ36に書き込まれたコンフィギュレーションデータに応じて直ちに設定される。よって、各セットのコンフィギュレーションデータによって各セル30のコンフィギュレーションレジスタ36の記憶内容が書き換えられる都度、セルアレイの連携状態も遷移することになる。
この連携状態1が実現されると、タイミング調整回路17から第1グループのセル30へのバンド画像データの入力が開始される。この第1グループの各セル30のうちデータの入力先となる先頭セルは、コンフィギュレーションカスタマイズプログラムにより特定される。第1グループのセル30はタイミング調整回路17から入力されてくる各バンド画像データに色変換とサブサンプリングを施して処理別バッファ領域に記憶する。
この連携状態2が実現されると、タイミング調整回路17から第1グループのセル30へのバンド画像データの入力が再開され、第1グループの各セル30はタイミング調整回路17から供給されてくるバンド画像データに色変換とサブサンプリングを施す処理を再開する。なお、第1のグループの各セル30の演算結果保持メモリ33の記憶内容はコンフィギュレーションメモリ13の記憶内容の書き換えがあってもリセットされないため、それら各セル30は各々の演算結果保持メモリ33の記憶内容と前段のセル30から供給されるデータとを用いて処理を円滑に再開することが可能である。
第2グループのセル30は第1バンド画像データに平滑化を施し、平滑化の済んだ第1バンド画像データをその画像データがそれまで記憶されていた処理別バッファ領域に上書きする。
この連携状態3が実現されると、タイミング調整回路17から第1グループのセル30へのバンド画像データの入力が再開され、第1グループの各セル30はタイミング調整回路17から供給されてくるバンド画像データに色変換とサブサンプリングを施す処理を再開する。
第2グループのセル30は第1バンド画像データにエッジ強調を施し、エッジ強調の済んだ第1バンド画像データをその画像データがそれまで記憶されていた処理別バッファ領域に上書きする。
この連携状態4が実現されると、タイミング調整回路17から第1グループのセル30へのバンド画像データの入力が再開され、第1グループの各セル30はタイミング調整回路17から供給されてくるバンド画像データに色変換とサブサンプリングを施す処理を再開する。
第2グループのセル30は第1バンド画像データに圧縮を施し、圧縮の済んだ第1バンド画像データは外部インターフェース11から後段のデバイスへ出力される。
本願発明は、種々の変形実施が可能である。
上記実施形態におけるデータパスプロセッサ12のセルアレイは64個のセル30を縦横にそれぞれ8個ずつ並べてなるものであったが、セル30の個数及びその配列はこれに限定されるものでない。
Claims (11)
- 自身の外部にある各素子のうちいずれかと結線され得る入力端子と出力端子、前記入力端子から入力されるデータに各種演算のうちいずれかを行って前記出力端子から出力させる演算器、入出端子と出力端子の各々と結線させる外部の素子と前記演算器の演算内容とを指定するデータであるコンフィギュレーションデータを記憶するためのメモリ、及び前記メモリに記憶されるコンフィギュレーションデータを読み出し、読み出したコンフィギュレーションデータが指定する素子と前記両端子の各々を結線させると共にそのコンフィギュレーションデータが指定する演算内容の演算を前記演算器に行わせるデータ読出器をそれぞれ有する素子である各セルを集めたセル群と、
予め設定された一連の画像処理の処理対象となる1つの画像データを分割して得た各分割画像データを、前記セル群の中からデータの入力先として特定した一又は複数のセルへ順次入力する入力手段と、
前記セル群の第1のグループの各セルを前記一連の画像処理の最初の一又は複数の画像処理である前段画像処理を実行し得るように連携させると共に第1のグループと異なる第2のグループの各セルをその前段画像処理に後続する各種の画像処理である後段画像処理を実行し得るように連携させるためのコンフィギュレーションデータのセットを、後段画像処理の種別毎に記憶した記憶手段と、
予め設定された順序に従って前記記憶手段からセットを選択し、選択したセットを成すコンフィギュレーションデータの各々で前記セル群の各セルのメモリの記憶内容を書き換えていくことにより前記第1のグループの各セルの連携状態を維持したしたまま前記第2のグループの各セルの連携状態を順次切り替え、第1のグループの各セルによる前段画像処理と第2のグループの各セルによるそれらの連携状態毎に個別の後段画像処理とを前記セル群に並列して実行させるコンフィギュレーション制御手段と
を備えた画像処理装置。 - 請求項1に記載の画像処理装置において、
前記入力手段は、
前記セル群の第1のグループの中の一又は複数のセルをデータの入力先として特定し、特定したセルへ各分割画像データを順次入力する
画像処理装置。 - 請求項2に記載の画像処理装置において、
処理途中のデータを記憶するバッファと、
前記第1のグループの各セルにより前段画像処理が施された前段画像処理済みデータを前記バッファに記憶させる手段と、
前記バッファから前段画像処理済みデータを読み出し、読み出した画像処理済みデータを前記セル群の第2のグループの各セルの中からデータの入力先として特定した一又は複数のセルへ入力する手段
を更に備えた画像処理装置。 - 請求項3に記載の画像処理装置において、
第1の連携状態となっている第2のグループの各セルにより後段画像処理が施された第1段階後段画像処理済みデータを前記バッファに記憶させる手段と、
前記第2のグループの各セルの連携状態が前記コンフィギュレーション制御手段によって第1の連携状態から第2の連携状態に切り替えられると、前記バッファから第1段階後段画像処理済みデータを読み出し、読み出した画像処理済みデータを当該第2の遷移状態となっている第2のグループの各セルの中からデータの入力先として特定した一又は複数のセルへ入力する手段
を更に備えた画像処理装置。 - 請求項1乃至4に記載の画像処理装置において、
前記第1のグループの各セルにより実行される前段画像処理は、
前記入力手段から順次入力される分割画像データの色空間を変換する色空間変換画像処理を含む
画像処理装置。 - 請求項5に記載の画像処理装置において、
前記第1のグループの各セルにより実行される前段画像処理は、
前記色空間変換画像処理の施された分割画像データをサブサンプリングするサブサンプリング処理を更に含む
画像処理装置。 - 請求項1乃至6に記載の画像処理装置において、
前記セル群は、
隣接する複数のセル毎にグループ化されたセルアレイを形成している
画像処理装置。 - 請求項1乃至7に記載の画像処理装置において、
前記セル群を成す各セルが有する演算器は、
加減算回路、乗算回路、否定論理積回路、排他的論理和回路、定数出力回路、比較回路、ディレイ回路、ビット演算回路、及びそれらのうちいずれかを選択する選択回路を有し、
前記コンフィギュレーションデータは、
前記選択回路に選択させる回路を指定する
画像処理装置。 - 請求項1乃至8に記載の画像処理装置において、
前記セル群を成す各セルが有する入力端子の各々は、
自身の外部にあるセルその他の素子にそれぞれ繋がる入力線と、それらの入力線のうちのいずれかと接続されるスイッチを有し、
前記コンフィギュレーションデータは、
前記スイッチと接続させる入力線を指定する
画像処理装置。 - 請求項1乃至9に記載の画像処理装置において、
前記セル群を成す各セルが有する出力端子の各々は、
自身の外部にあるセルその他の素子にそれぞれ繋がる出力線と、それらの出力線のうちのいずれかと接続されるスイッチを有し、
前記コンフィギュレーションデータは、
前記スイッチと接続させる出力線を指定する
画像処理装置。 - 自身の外部にある各素子のうちいずれかと結線され得る入力端子と出力端子、前記入力端子から入力されるデータに各種演算のうちいずれかを行って前記出力端子から出力させる演算器、入出端子と出力端子の各々と結線させる外部の素子と前記演算器の演算内容とを指定するデータであるコンフィギュレーションデータを記憶するためのメモリ、及び前記メモリに記憶されるコンフィギュレーションデータを読み出し、読み出したコンフィギュレーションデータが指定する素子と前記両端子の各々を結線させると共にそのコンフィギュレーションデータが指定する演算内容の演算を前記演算器に行わせるデータ読出器をそれぞれ有する素子である各セルを集めたセル群と、予め設定された一連の画像処理の処理対象となる1つの画像データを分割して得た各分割画像データを、前記セル群の中からデータの入力先として特定した一又は複数のセルへ順次入力する入力手段と、前記セル群の第1のグループの各セルを前記一連の画像処理の最初の一又は複数の画像処理である前段画像処理を実行し得るように連携させると共に第1のグループと異なる第2のグループの各セルをその前段画像処理に後続する各種の画像処理である後段画像処理を実行し得るように連携させるためのコンフィギュレーションデータのセットを、後段画像処理の種別毎に記憶した記憶手段とを備えたコンピュータに、
予め設定された順序に従って前記記憶手段からセットを選択し、選択したセットを成すコンフィギュレーションデータの各々で前記セル群の各セルのメモリの記憶内容を順次書き換えることにより前記第1のグループの各セルの連携状態を維持したしたまま前記第2のグループの各セルの連携状態を切り替え、第1のグループの各セルによる前段画像処理と第2のグループの各セルによるそれらの連携状態毎に個別の後段画像処理とを前記セル群に並列して実行させるコンフィギュレーション制御機能
を実現させるプログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006133021A JP4735408B2 (ja) | 2006-05-11 | 2006-05-11 | 画像処理装置及びそのプログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006133021A JP4735408B2 (ja) | 2006-05-11 | 2006-05-11 | 画像処理装置及びそのプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007304887A true JP2007304887A (ja) | 2007-11-22 |
JP4735408B2 JP4735408B2 (ja) | 2011-07-27 |
Family
ID=38838755
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006133021A Expired - Fee Related JP4735408B2 (ja) | 2006-05-11 | 2006-05-11 | 画像処理装置及びそのプログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4735408B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010257342A (ja) * | 2009-04-27 | 2010-11-11 | Canon Inc | 画像処理装置及びその制御方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10240565A (ja) * | 1997-03-03 | 1998-09-11 | Sony Corp | アプリケーションプログラム検証装置、アプリケーションプログラム検証方法、および、媒体 |
JP2000270211A (ja) * | 1999-03-16 | 2000-09-29 | Fuji Xerox Co Ltd | 画像処理装置 |
JP2006018539A (ja) * | 2004-06-30 | 2006-01-19 | Fujitsu Ltd | 時分割多重処理可能なリコンフィギュラブル回路 |
-
2006
- 2006-05-11 JP JP2006133021A patent/JP4735408B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10240565A (ja) * | 1997-03-03 | 1998-09-11 | Sony Corp | アプリケーションプログラム検証装置、アプリケーションプログラム検証方法、および、媒体 |
JP2000270211A (ja) * | 1999-03-16 | 2000-09-29 | Fuji Xerox Co Ltd | 画像処理装置 |
JP2006018539A (ja) * | 2004-06-30 | 2006-01-19 | Fujitsu Ltd | 時分割多重処理可能なリコンフィギュラブル回路 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010257342A (ja) * | 2009-04-27 | 2010-11-11 | Canon Inc | 画像処理装置及びその制御方法 |
US8599444B2 (en) | 2009-04-27 | 2013-12-03 | Canon Kabushiki Kaisha | Image processing apparatus and method for controlling the same |
Also Published As
Publication number | Publication date |
---|---|
JP4735408B2 (ja) | 2011-07-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7587716B2 (en) | Asymmetrical multiprocessor system, image processing apparatus and image forming apparatus using same, and unit job processing method using asymmetrical multiprocessor | |
JP6308821B2 (ja) | 画像処理装置 | |
JP5776306B2 (ja) | 画像データ処理装置及びプログラム | |
JP5007838B2 (ja) | 情報処理装置および情報処理プログラム | |
JP4735408B2 (ja) | 画像処理装置及びそのプログラム | |
US7254283B1 (en) | Image processor processing image data in parallel with a plurality of processors | |
JP5277615B2 (ja) | データ処理装置及びデータ処理プログラム | |
JP3887134B2 (ja) | 画像処理装置 | |
US5954803A (en) | DMA controller which provides multiple channels | |
US6963420B1 (en) | Image processing apparatus | |
JP4997821B2 (ja) | データ処理装置及びそのプログラム | |
JP4482356B2 (ja) | Simdプロセッサを用いた画像処理方法及び画像処理装置 | |
JP4821427B2 (ja) | データ処理装置及びそのプログラム | |
JP2005189966A (ja) | 画像処理装置 | |
US5475828A (en) | Digital processor having plurality of memories and plurality of arithmetic logic units corresponding in number thereto and method for controlling the same | |
JP2007334419A (ja) | 画像処理装置、画像処理システム、及び制御プログラム | |
JP2020131547A (ja) | 画像処理装置、画像形成装置、及びプログラム | |
US6717695B1 (en) | Method and circuit for the production of compressed or expanded images, and printer with such circuit | |
US20090187738A1 (en) | Simd-type microprocessor, method of processing data, image data processing system, and method of processing image data | |
JP2007323308A (ja) | 演算装置、画像処理装置及びデータ処理装置 | |
JP2004362446A (ja) | 計算機及び計算方法 | |
JP2024015829A (ja) | 画像処理装置及び画像処理回路 | |
JPH11289438A (ja) | デジタル画像処理装置およびデジタル画像処理方法 ならびに画像読み取り装置 | |
JP2719327B2 (ja) | 画像処理装置用バッファリング装置 | |
JP2001092946A (ja) | 画像処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090210 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110329 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110411 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4735408 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140513 Year of fee payment: 3 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |