JP4997821B2 - データ処理装置及びそのプログラム - Google Patents
データ処理装置及びそのプログラム Download PDFInfo
- Publication number
- JP4997821B2 JP4997821B2 JP2006131679A JP2006131679A JP4997821B2 JP 4997821 B2 JP4997821 B2 JP 4997821B2 JP 2006131679 A JP2006131679 A JP 2006131679A JP 2006131679 A JP2006131679 A JP 2006131679A JP 4997821 B2 JP4997821 B2 JP 4997821B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- configuration
- cell
- memory
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Stored Programmes (AREA)
- Facsimiles In General (AREA)
Description
本願発明の実施形態について説明する。
図1は、本実施形態にかかるデータ処理装置1のハードウェア概略構成を示す図である。このデータ処理装置1は、複合機などの画像形成装置に内蔵され、光学系デバイスに原稿を走査させて得た画像データに各種画像処理を順次施してから印字エンジンなどの画像形成デバイスへ出力する。
このデータ処理装置1は、外部インターフェース11、データパスプロセッサ12、コンフィギュレーションメモリ13、コントローラプロセッサ14、DRAM(Dynamic Random Access Memory)インターフェース15、PCIインターフェース16、及びDMAC(Direct Memory Access Controller)17を備える。これら各部はバスを介して接続され、DMAC17による調停の下に各種データの遣り取りを行う。
図2、図3はデータパスプロセッサ12の構成の詳細を示す図である。データパスプロセッサ12は、図2に示すように、各々が連携して動作する64個のセル30を縦横に8列ずつ並べてなるセルアレイと、そのセルアレイより出力されるデータをバッファリングしておくためのバッファ40とを有する。各セル30の各々は、図示しないコンフィギュレーションバスを介してコンフィギュレーションメモリ13と繋がっており、また、各セル同士及び各セルとバッファは、図示しないデータバスを介して繋がっている。
図3に示すように、セル30の各々は、演算器31、選択器32、入力端子33、出力端子34、コンフィギュレーションレジスタ35、読出器36を備えてなる。演算器31は、加減算回路、乗算回路、否定論理積回路、排他的論理和回路、マルチプレクサなどの各種演算回路を含んでおり、選択器32はこれらのうち1つの演算回路を選択する。入力端子33は、自身の他のセル30及びバッファ40へとそれぞれ繋がるデータバスのうち1つを選択して演算器31の入力側と接続するスイッチを有している。また、出力端子34は、自身の他のセル30及びバッファ40へとそれぞれ繋がるデータバスのうち1つを選択して演算器31の出力側と接続するスイッチを有している。コンフィギュレーションレジスタ35は、コンフィギュレーションバスが接続されており、コンフィギュレーションメモリ13からこのコンフィギュレーションバスを介して伝送されてくるコンフィギュレーションデータを記憶する。
a連携状態基本制御機能
これは、DRAM20に記憶されているコンフィギュレーションデータの各セットをセルアレイに実行させる各画像処理の基本的な順序に従って選択し、選択したセットを基に各セル30のコンフィギュレーションレジスタ35の記憶内容を書き換えていく機能である。この機能に従った制御が行われることにより、データパスプロセッサ12のセルアレイは自身の連携状態を順次遷移させながら各種画像処理を実行する。
b連携状態割込制御機能
これは、予め設定されたある画像処理をそれに応じた連携状態のセルアレイに実行させた処理量が規定値に達すると、その次に各セル30のコンフィギュレーションレジスタ35に書き込むコンフィギュレーションデータのセットを基本的な順序と異なる順序で選択する機能である。
図に示す例では、画像処理A乃至Eをこの順序で実行させる記述内容のコンフィギュレーションカスタマイズプログラムをコンパイルすることによって得られた、セットA、セットB、セットC、セットD、セットEの計5セットのコンフィギュレーションデータがDRAM20に記憶されているものとする。これらの5セットのコンフィギュレーションデータを記憶したDRAM20に外部インターフェース11から入力された処理待ち画像データが記憶されたときのコントローラプロセッサ14の振る舞いを以下に詳述する。
完了通知信号の供給を受けたコントローラプロセッサ14は、コンフィギュレーションメモリ13に読み出してあるD、B、Cの3セットのうち読み出し順が最も早かったセットBのコンフィギュレーションデータで各セルのコンフィギュレーションレジスタ35を書き換えることにより、セルアレイを画像処理Bを実行可能な連携状態へと遷移させる(状態4)。更に、DRAM20に記憶されているセットEの各コンフィギュレーションデータを、セットBの各コンフィギュレーションデータがそれまで書き込まれていたコンフィギュレーションメモリ13の記憶領域へ読み出す(状態5)。
割込み通知信号の供給を受けたコントローラプロセッサ14は、コンフィギュレーションメモリ13に読み出してあるD、E、Cの3セットのうち読み出し順が最も早かったセットCとその次に早かったセットDを飛ばし、セットEのコンフィギュレーションデータで各セルのコンフィギュレーションレジスタ35を書き換えることにより、セルアレイを画像処理Eを実行可能な連携状態へと遷移させる(状態7)。つまり、画像処理Bの処理量が規定値に至ったために不要となった画像処理CとDをスキップさせるのである。
完了通知信号の供給を受けたコントローラプロセッサ14は、バッファに記憶された画像処理E済みデータをDRAMインターフェース15に記憶させる。DRAMインターフェース15に記憶された画像処理E済みデータは、外部インターフェース11を介して印字デバイスへ出力される。
本願発明は、種々の変形実施が可能である。
上記実施形態におけるセルアレイは、予め自身に設定されてある画像処理に応じた連携状態のセルアレイの処理量をカウントし、カウントした処理量が規定値に至ると、コントローラプロセッサ14が、その次にセル30のコンフィギュレーションレジスタ35に書き込むはずであったコンフィギュレーションデータのセットを飛ばして同レジスタ35の書き換えを行うことにより、不要となった画像処理の実行をスキップさせるようになっている。これに対し、予め自身に設定されてある画像処理に応じた連携状態のセルアレイが処理対象とした画像データが所定の属性(例えば、文字orイメージ)を持つ画像データであったときに、その次にセル30のコンフィギュレーションレジスタ35に書き込むコンフィギュレーションデータのセットを基本的な順序と異なる順序で選択するようにしてもよい。この変形例によると、エッジ強調と平滑化といったような画像の属性に応じて一方が選択されるような2者択一的な処理がセルアレイに実行させる一連の画像処理の中に含まれている場合に、それらの前段階で実行されることになるテキスト/イメージ分離処理などの処理結果に応じて一方を選択して実行させるといった制御も自在となる。要するに、本願発明にかかるコントローラプロセッサ14は、ある連携状態のセル群にデータ処理を行わせて得た処理結果が所定の条件を満たしたときに、その次に各セル30のレジスタ35に書き込むコンフィギュレーションデータのセットを基本的な順番と異なる順番で選択するようにさえなっていれば、条件の内容は問わない。
また、上記実施形態におけるデータパスプロセッサ12のセルアレイは、64個のセルを縦横にそれぞれ8個ずつ並べてなるものであったが、セル30の個数及びその配列はこれに限定されるものでない。
また、上記実施形態においてセルアレイを成す各セル30の演算器31は、加減算回路、乗算回路、否定論理積回路、排他的論理和回路、マルチプレクサなどの各種演算回路を含んで構成されていたが、加算と減算を別回路として構成してもよい。要するに、各種画像処理で用いられる主要な演算機能を有してさえいれば、その回路構成の如何は問わない。
Claims (2)
- 自身の外部にある各素子のうちいずれかと結線され得る入力端子と出力端子、前記入力端子から入力されるデータに各種演算のうちいずれかを行って前記出力端子から出力させる演算器、入出端子と出力端子の各々と結線させる外部の素子と前記演算器の演算内容とを指定するデータであるコンフィギュレーションデータを記憶するためのメモリ、及び前記メモリに記憶されるコンフィギュレーションデータを読み出し、読み出したコンフィギュレーションデータが指定する素子と前記両端子の各々を結線させると共にそのコンフィギュレーションデータが指定する演算内容の演算を前記演算器に行わせるデータ読出器をそれぞれ有する素子である各セルを集めたセル群と、
各種データ処理を前記セル群が実行できるようにその各セルを連携させるためのコンフィギュレーションデータのセットを、データ処理の種別毎に記憶したコンフィギュレーションメモリと、
前記コンフィギュレーションメモリに記憶されたコンフィギュレーションデータのセットをコンフィギュレーションカスタマイズプログラムに含まれている各種画像処理とその処理の基本的な順序のローテーションの情報が示す順序に従って選択し、選択したセットを基に前記セル群の各セルのメモリの記憶内容を書き換えてそれら各セルの連携状態を遷移させながら各種データ処理を順次実行させるコンフィギュレーション制御手段と
を有し、
前記セル群は、前記コンフィギュレーション制御手段によって遷移させられた連携状態におけるデータ処理の処理量をカウントし、当該処理量が所定値に至ると、割込み通知信号を前記コンフィギュレーション制御手段へ供給し、
前記コンフィギュレーション制御手段は、前記割込み通知信号の供給を受けると、前記ローテーションデータに従うと次に選択するはずであったコンフィギュレーションデータをスキップして更にその次のコンフィギュレーションデータのセットを選択する
ことを特徴とするデータ処理装置。 - コンピュータ装置を、
自身の外部にある各素子のうちいずれかと結線され得る入力端子と出力端子、前記入力端子から入力されるデータに各種演算のうちいずれかを行って前記出力端子から出力させる演算器、入出端子と出力端子の各々と結線させる外部の素子と前記演算器の演算内容とを指定するデータであるコンフィギュレーションデータを記憶するためのメモリ、及び前記メモリに記憶されるコンフィギュレーションデータを読み出し、読み出したコンフィギュレーションデータが指定する素子と前記両端子の各々を結線させると共にそのコンフィギュレーションデータが指定する演算内容の演算を前記演算器に行わせるデータ読出器をそれぞれ有する素子である各セルを集めたセル群と、各種データ処理を前記セル群が実行できるようにその各セルを連携させるためのコンフィギュレーションデータのセットを、データ処理の種別毎に記憶したコンフィギュレーションメモリと、
前記コンフィギュレーションメモリに記憶されたコンフィギュレーションデータのセットをコンフィギュレーションカスタマイズプログラムに含まれている各種画像処理とその処理の基本的な順序のローテーションの情報が示す順序に従って選択し、選択したセットを基に前記セル群の各セルのメモリの記憶内容を書き換えてそれら各セルの連携状態を遷移させながら各種データ処理を順次実行させるコンフィギュレーション制御手段として機能させ、
前記セル群が、前記コンフィギュレーション制御手段によって遷移させられた連携状態におけるデータ処理の処理量をカウントし、当該処理量が所定値に至ると、割込み通知信号を前記コンフィギュレーション制御手段へ供給し、
前記コンフィギュレーション制御手段が、前記割込み通知信号の供給を受けると、前記ローテーションデータに従うと次に選択するはずであったコンフィギュレーションデータをスキップして更にその次のコンフィギュレーションデータのセットを選択する
ように機能させるためのプログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006131679A JP4997821B2 (ja) | 2006-05-10 | 2006-05-10 | データ処理装置及びそのプログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006131679A JP4997821B2 (ja) | 2006-05-10 | 2006-05-10 | データ処理装置及びそのプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007304802A JP2007304802A (ja) | 2007-11-22 |
JP4997821B2 true JP4997821B2 (ja) | 2012-08-08 |
Family
ID=38838681
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006131679A Expired - Fee Related JP4997821B2 (ja) | 2006-05-10 | 2006-05-10 | データ処理装置及びそのプログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4997821B2 (ja) |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01193935A (ja) * | 1988-01-28 | 1989-08-03 | Nec Software Ltd | サブコマンド実行形式によるプログラム制御方式 |
JPH04205386A (ja) * | 1990-11-30 | 1992-07-27 | Fujitsu Ltd | イメージデータ編集制御方法 |
JP3587095B2 (ja) * | 1999-08-25 | 2004-11-10 | 富士ゼロックス株式会社 | 情報処理装置 |
JP2004334429A (ja) * | 2003-05-06 | 2004-11-25 | Hitachi Ltd | 論理回路及びその論理回路上で実行するプログラム |
JP3838367B2 (ja) * | 2003-12-26 | 2006-10-25 | 東京エレクトロン株式会社 | プログラマブル論理回路制御装置、プログラマブル論理回路制御方法及びプログラム |
JP4546775B2 (ja) * | 2004-06-30 | 2010-09-15 | 富士通株式会社 | 時分割多重処理可能なリコンフィギュラブル回路 |
JP3967737B2 (ja) * | 2004-07-20 | 2007-08-29 | 株式会社東芝 | プログラマブル論理回路装置およびプログラマブル論理回路の再構築方法 |
-
2006
- 2006-05-10 JP JP2006131679A patent/JP4997821B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007304802A (ja) | 2007-11-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN113704301A (zh) | 异构计算平台的数据处理方法、装置、系统、设备及介质 | |
JP4801605B2 (ja) | Simd型マイクロプロセッサ | |
JP6648257B2 (ja) | 画像処理装置、画像処理方法、及び画像処理プログラム | |
US7512290B2 (en) | Image processing apparatus with SIMD-type microprocessor to perform labeling | |
JP4859103B2 (ja) | 画像形成装置 | |
JP6592184B2 (ja) | 画像処理装置、画像処理方法、及び画像処理プログラム | |
US11341599B2 (en) | Image processing apparatus, image processing method, and computer readable medium storing image processing program | |
JP4997821B2 (ja) | データ処理装置及びそのプログラム | |
US8359564B2 (en) | Circuit design information generating equipment, function execution system, and memory medium storing program | |
JP2009129163A (ja) | データ処理装置及びデータ処理プログラム | |
JP4821427B2 (ja) | データ処理装置及びそのプログラム | |
JP4482356B2 (ja) | Simdプロセッサを用いた画像処理方法及び画像処理装置 | |
JP4735408B2 (ja) | 画像処理装置及びそのプログラム | |
US8024550B2 (en) | SIMD processor with each processing element receiving buffered control signal from clocked register positioned in the middle of the group | |
US7130986B2 (en) | Determining if a register is ready to exchange data with a processing element | |
JP2020131547A (ja) | 画像処理装置、画像形成装置、及びプログラム | |
JPH09259075A (ja) | Dmaコントローラ | |
US20080028109A1 (en) | Direct memory access control method and direct memory access controller | |
JP4612352B2 (ja) | ラベリング処理装置及びラベリング処理方法 | |
JP2006024134A (ja) | Dma転送装置及びdma転送方法 | |
JP2007306445A (ja) | 画像データ変換装置 | |
JP2010102582A (ja) | 情報処理装置 | |
JP2007323491A (ja) | ダイレクトメモリアクセス制御装置および制御方法 | |
JP2000029508A (ja) | プログラマブルコントローラ | |
JP4346039B2 (ja) | データ処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090210 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110831 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110906 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111104 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120417 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120430 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4997821 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150525 Year of fee payment: 3 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |