JP3740368B2 - 磁気抵抗メモリにおけるセル抵抗の評価装置 - Google Patents
磁気抵抗メモリにおけるセル抵抗の評価装置 Download PDFInfo
- Publication number
- JP3740368B2 JP3740368B2 JP2000610007A JP2000610007A JP3740368B2 JP 3740368 B2 JP3740368 B2 JP 3740368B2 JP 2000610007 A JP2000610007 A JP 2000610007A JP 2000610007 A JP2000610007 A JP 2000610007A JP 3740368 B2 JP3740368 B2 JP 3740368B2
- Authority
- JP
- Japan
- Prior art keywords
- cell
- cell resistance
- amplifier
- resistance
- word line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
- G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1653—Address circuits or decoders
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1653—Address circuits or decoders
- G11C11/1655—Bit-line or column circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1653—Address circuits or decoders
- G11C11/1657—Word-line or row circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1673—Reading or sensing circuits or methods
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
- Hall/Mr Elements (AREA)
- Tests Of Electronic Circuits (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Measuring Magnetic Variables (AREA)
Description
本発明は、参照セルを用いて磁気抵抗メモリセルの磁気的に変化する電気抵抗を評価する装置に関する。そのようなメモリセルは典型的に、軟磁性層と硬磁性層を有し、これらの層は電気的に導通しており、またトンネル酸化膜によって互いに分離している。ここでトンネル確率ひいては電気抵抗は両方の層の極性方向に依存している。
【0002】
そのような装置は、US5,173,873により、例えば図4により公知である。この装置では、それぞれの列ごとにただ1つの基準セルだけをメモリセルの評価に利用し、そしてこれによって評価は迅速に且つ僅かな損失電力で行われる。
【0003】
製造許容差に基づき、セル抵抗はメモリセルフィールド全体にわたっては一定ではなく、例えば大きなメモリセルフィールドであれば、すぐに誤った評価が発生する。つまり記憶された情報の変化に基づいた1つのメモリセルの相対的な抵抗の変化は極僅かなものだからである。
【0004】
ここで本発明の基礎とする課題は、可能な限り僅かなコストを追加するだけで、例えば大きなMRAMでも、評価の確実性が可能な限り高いものとなる、磁気抵抗メモリ(MRAM)におけるセル抵抗の評価装置を提供することである。
【0005】
この課題は、本発明によれば請求項1記載の特徴でもって解決される。本発明の有利な実施形態は請求項2に記載されている。
【0006】
本発明の本質は、セルフィールドに、例えば規則的な間隔をおいて、参照セルを備えた行が設けられ、そしてそれぞれ1つのセル抵抗が、次に設けられている2つのそれぞれの参照セル抵抗の平均値と比較されるということであり、この際セル抵抗の2つのグループに対しそれぞれ1つの参照セル抵抗が比較に利用される。
【0007】
続けて本発明の有利な実施形態を図面の実施例に基づき以下詳細に説明する。
【0008】
図面は、ビット線y+4...y...y−6及びワード線x−2...x...x+3のマトリクス状の配置を示し、この配置は磁気抵抗メモリセルフィールドの断面図を表す。
【0009】
各ビット線と各ワード線との間には、磁気抵抗メモリセルの抵抗が設けられており、この抵抗は通常互いに重なった、そしてトンネル酸化膜によって分離された軟磁性領域及び硬磁性領域から成る。図示されたセルフィールドにおいては、例えばビット線y+3に接続された全てのセル抵抗及びy−4に接続された全てのセル抵抗は、その他のセル抵抗と比べて、ここでは太く表されている、参照セル抵抗を形成する。選択された1つのワード線xと選択された1つのビット線yとの間にはセル抵抗Rが存在し、同一のワード線と次に設けられている2つの参照ビット線y+3及びy−4との間には参照セル抵抗RR1及びRR2が存在する。
【0010】
ワード線の選択ないしアドレッシングは、ここでは切り替えスイッチUS−2...US+3を用いて行われ、この切り替えスイッチは順番にワード線x−2...x+3に接続されており、それぞれ1つのワード線、ここではワード線xを介してワード線電圧源VWLに接続され、そして他のワード線を介して基準電位GNDに接続されている。参照ビット線、例えばy+3及びy−4はスイッチ、例えばS−4及びS+3を介して共通の参照線RLに導通接続される。つまりアドレッシングされたセル抵抗Rに一番近くに位置しているからである。選択されたビット線yはスイッチSによって共通の線Lに接続される。
【0011】
ワード線xに接続された全てのセル抵抗ではなく、アドレッシングされたビット線に接続されたセル抵抗Rだけが共通の線Lに導通接続されるように、通常のビット線と共通の線Lに接続された他の全てのスイッチ、例えばS−6及びS−5は開いたままである。
【0012】
参照セル抵抗RR1及びRR2は、抵抗R G2 を介して帰還結合される演算増幅器OP 2 と共に反転加算増幅器を形成し、この加算増幅器はその出力側において2つのセル抵抗RR1とRR2の平均値に依存した電圧を供給する。セル抵抗Rは同様に、抵抗R G1 を介して帰還結合される演算増幅器OP 1 と共に反転電圧増幅器を形成し、ここで帰還抵抗RG1は、演算増幅器OP2の帰還抵抗RG2の2倍の値を有する。したがって加算増幅器の参照信号と比較することが可能な信号が発生する。つまり両方の参照セル抵抗を介して、個々の抵抗Rを流れる電流の2倍の電流が供給されるからである。
【0013】
反転加算増幅器OP2の出力電圧は反転入力側に供給され、そして反転増幅器OP1の出力電圧は比較器COMPの非反転入力側に供給され、この比較器の出力側ではそれぞれのセル抵抗に依存した評価信号VOUTが発生する。この回路によって有利には、通常の比較器を使用することができる。
【0014】
通常のビット線と参照ビット線の数の比率は、パラメータの変動及び相対的な抵抗変化に応じて選択することができ、それによって誤った評価は生じない。ここで実施例においては、それぞれ8番目のビット線が参照ビット線を表す。
【0015】
上述の実施例の有利な実施形態においては、付加的に第1の電流シンクI2及び別の電流シンクI1が設けられており、それぞれの参照セル抵抗と加算増幅器の帰還抵抗RG2との間の接続ノードは、第1の電流シンクI2を介して基準電位GNDに接続されており、ならびにアドレッシングされたそれぞれのセル抵抗Rと2倍の増幅度を有する増幅器の帰還抵抗RG1との間の接続ノードは、別の電流シンクI1を介して基準電位に接続されている。ここで電流シンクI2は、別の電流シンクI1の2倍の電流を有する。この方法は、2つのオペアンプOP1及びOP2が評価を行っている間に有利な作動時点において、すなわち僅かな直流オフセット出力電圧で作動するということに使用される。このためにI1=VWL/Rの条件を遵守する必要がある。ここで、抵抗Rと電流源I1を介して、ないしは参照抵抗RR1、RR2と電流源I2を介して、異なる符号を有するそれぞれの電流が、共通する相応のノードに供給される必要がある。
【図面の簡単な説明】
【図1】 磁気抵抗メモリのセルフィールドの断面図である。
Claims (2)
- セル抵抗の評価装置を備えた磁気抵抗メモリにおいて、
セルフィールドに、セル抵抗(R)を有する複数のメモリセル、及び参照セル抵抗(RR1、RR2)を有する複数の参照セルが設けられており、
選択された1つのセル抵抗(R)の他に同時に、次に設けられている2つの参照セル抵抗(RR1、RR2)それぞれが共通のワード線電圧源(VWL)に接続されており、
選択された1つのビット線(y)が選択された1つのセル抵抗(R)を介してワード線電圧源(V WL )に接続されており、又同時に相応にして、次に設けられている2つの参照ビット線(y+3、y−4)が参照セル抵抗(RR1、RR2)を介してワード線電圧源(VWL)に接続されており、
参照セル抵抗は帰還増幅器(OP 2 、R G2 )と共に加算増幅器を形成し、
それぞれのセル抵抗は別の帰還増幅器(OP 1 、R G1 )と共に、加算増幅器と同じ増幅度を有する増幅器を形成し、
前記の加算増幅器の出力側及び別の増幅器の出力側はそれぞれ、比較器の入力側に接続されており、該比較器の出力側はそれぞれのセル抵抗に依存する評価信号(VOUT)を供給することを特徴とする、セル抵抗の評価装置を備えた磁気抵抗メモリ。 - それぞれの参照セル抵抗と加算増幅器の帰還抵抗(RG2)との間の接続ノードは、第1の電流シンク(I2)を介して基準電位(GND)に接続されており、
それぞれのセル抵抗(R)と2倍の増幅度を有する増幅器の別の帰還抵抗(RG1)との間の接続ノードは、別の電流シンク(I1)を介して基準電位に接続されており、
電流シンク(I2)は別の電流シンク(I1)の2倍の電流を有し、また別の電流シンクの電流はワード線電圧源(VWL)の値をセル抵抗(R)の値で割った値に対応する、請求項1記載のメモリ。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19914489.3 | 1999-03-30 | ||
DE19914489A DE19914489C1 (de) | 1999-03-30 | 1999-03-30 | Vorrichtung zur Bewertung der Zellenwiderstände in einem magnetoresistiven Speicher |
PCT/DE2000/000776 WO2000060600A1 (de) | 1999-03-30 | 2000-03-13 | Vorrichtung zur bewertung der zellenwiderstände in einem magnetoresistiven speicher |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002541607A JP2002541607A (ja) | 2002-12-03 |
JP3740368B2 true JP3740368B2 (ja) | 2006-02-01 |
Family
ID=7902996
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000610007A Expired - Fee Related JP3740368B2 (ja) | 1999-03-30 | 2000-03-13 | 磁気抵抗メモリにおけるセル抵抗の評価装置 |
Country Status (8)
Country | Link |
---|---|
US (1) | US6490192B2 (ja) |
EP (1) | EP1166274B1 (ja) |
JP (1) | JP3740368B2 (ja) |
KR (1) | KR100457265B1 (ja) |
CN (1) | CN1145169C (ja) |
DE (2) | DE19914489C1 (ja) |
TW (1) | TW466484B (ja) |
WO (1) | WO2000060600A1 (ja) |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6185143B1 (en) * | 2000-02-04 | 2001-02-06 | Hewlett-Packard Company | Magnetic random access memory (MRAM) device including differential sense amplifiers |
JP4577334B2 (ja) * | 2000-11-27 | 2010-11-10 | 株式会社日立製作所 | 半導体装置 |
US6392923B1 (en) * | 2001-02-27 | 2002-05-21 | Motorola, Inc. | Magnetoresistive midpoint generator and method |
JP5355666B2 (ja) * | 2001-04-26 | 2013-11-27 | ルネサスエレクトロニクス株式会社 | 薄膜磁性体記憶装置 |
DE10149737A1 (de) | 2001-10-09 | 2003-04-24 | Infineon Technologies Ag | Halbleiterspeicher mit sich kreuzenden Wort- und Bitleitungen, an denen magnetoresistive Speicherzellen angeordnet sind |
EP1321944B1 (en) * | 2001-12-21 | 2008-07-30 | Kabushiki Kaisha Toshiba | Magnetic random access memory |
US6839269B2 (en) | 2001-12-28 | 2005-01-04 | Kabushiki Kaisha Toshiba | Magnetic random access memory |
US6512689B1 (en) * | 2002-01-18 | 2003-01-28 | Motorola, Inc. | MRAM without isolation devices |
JP2003242771A (ja) | 2002-02-15 | 2003-08-29 | Toshiba Corp | 半導体記憶装置 |
JP4049604B2 (ja) * | 2002-04-03 | 2008-02-20 | 株式会社ルネサステクノロジ | 薄膜磁性体記憶装置 |
KR100448853B1 (ko) | 2002-05-20 | 2004-09-18 | 주식회사 하이닉스반도체 | 마그네틱 램 |
KR100506932B1 (ko) * | 2002-12-10 | 2005-08-09 | 삼성전자주식회사 | 기준 셀들을 갖는 자기 램 소자 및 그 구조체 |
US6985383B2 (en) * | 2003-10-20 | 2006-01-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Reference generator for multilevel nonlinear resistivity memory storage elements |
US7440314B2 (en) * | 2004-03-05 | 2008-10-21 | Nec Corporation | Toggle-type magnetoresistive random access memory |
US7203112B2 (en) * | 2004-08-05 | 2007-04-10 | Taiwan Semiconductor Manufacturing Co., Ltd. | Multiple stage method and system for sensing outputs from memory cells |
DE102004045219B4 (de) * | 2004-09-17 | 2011-07-28 | Qimonda AG, 81739 | Anordnung und Verfahren zum Auslesen von Widerstandsspeicherzellen |
US7286429B1 (en) | 2006-04-24 | 2007-10-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | High speed sensing amplifier for an MRAM cell |
JP5046194B2 (ja) | 2006-08-07 | 2012-10-10 | 日本電気株式会社 | ワード線駆動電位可変のmram |
KR101109555B1 (ko) * | 2010-06-16 | 2012-01-31 | 이화여자대학교 산학협력단 | 불휘발성 메모리 장치 및 그것의 읽기 방법 |
EP2612357A4 (en) | 2010-08-30 | 2015-03-04 | Hewlett Packard Development Co | MULTILAYER MEMORY MATRIX |
US9466030B2 (en) | 2012-08-30 | 2016-10-11 | International Business Machines Corporation | Implementing stochastic networks using magnetic tunnel junctions |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4939693A (en) * | 1989-02-14 | 1990-07-03 | Texas Instruments Incorporated | BiCMOS static memory with improved performance stability |
US5173873A (en) * | 1990-06-28 | 1992-12-22 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | High speed magneto-resistive random access memory |
US5493533A (en) * | 1994-09-28 | 1996-02-20 | Atmel Corporation | Dual differential trans-impedance sense amplifier and method |
US5640343A (en) * | 1996-03-18 | 1997-06-17 | International Business Machines Corporation | Magnetic memory array using magnetic tunnel junction devices in the memory cells |
DE19744095A1 (de) * | 1997-10-06 | 1999-04-15 | Siemens Ag | Speicherzellenanordnung |
DE10010457A1 (de) * | 2000-03-03 | 2001-09-20 | Infineon Technologies Ag | Integrierter Speicher mit Speicherzellen mit magnetoresistivem Speichereffekt |
JP3800925B2 (ja) * | 2000-05-15 | 2006-07-26 | 日本電気株式会社 | 磁気ランダムアクセスメモリ回路 |
DE10032274A1 (de) * | 2000-07-03 | 2002-01-24 | Infineon Technologies Ag | Integrierte Speicher mit Speicherzellen mit magnetoresistivem Speichereffekt |
US6767655B2 (en) * | 2000-08-21 | 2004-07-27 | Matsushita Electric Industrial Co., Ltd. | Magneto-resistive element |
-
1999
- 1999-03-30 DE DE19914489A patent/DE19914489C1/de not_active Expired - Fee Related
-
2000
- 2000-03-13 DE DE50000926T patent/DE50000926D1/de not_active Expired - Lifetime
- 2000-03-13 KR KR10-2001-7012534A patent/KR100457265B1/ko not_active IP Right Cessation
- 2000-03-13 EP EP00920382A patent/EP1166274B1/de not_active Expired - Lifetime
- 2000-03-13 JP JP2000610007A patent/JP3740368B2/ja not_active Expired - Fee Related
- 2000-03-13 CN CNB008057990A patent/CN1145169C/zh not_active Expired - Fee Related
- 2000-03-13 WO PCT/DE2000/000776 patent/WO2000060600A1/de active IP Right Grant
- 2000-03-23 TW TW089105346A patent/TW466484B/zh not_active IP Right Cessation
-
2001
- 2001-10-01 US US09/968,575 patent/US6490192B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
TW466484B (en) | 2001-12-01 |
US20020071306A1 (en) | 2002-06-13 |
KR100457265B1 (ko) | 2004-11-16 |
JP2002541607A (ja) | 2002-12-03 |
US6490192B2 (en) | 2002-12-03 |
DE50000926D1 (de) | 2003-01-23 |
EP1166274A1 (de) | 2002-01-02 |
KR20020012166A (ko) | 2002-02-15 |
EP1166274B1 (de) | 2002-12-11 |
CN1346492A (zh) | 2002-04-24 |
WO2000060600A1 (de) | 2000-10-12 |
DE19914489C1 (de) | 2000-06-08 |
CN1145169C (zh) | 2004-04-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3740368B2 (ja) | 磁気抵抗メモリにおけるセル抵抗の評価装置 | |
JP3740369B2 (ja) | 磁気抵抗メモリにおけるセル抵抗の評価装置 | |
US8320166B2 (en) | Magnetic random access memory and method of reading data from the same | |
US6795340B2 (en) | Non-volatile magnetic memory | |
JP3965373B2 (ja) | 可調整電流モード差動増幅器 | |
JP4407828B2 (ja) | データの読み出し方法が改善された磁気ランダムアクセスメモリ | |
JP4324642B2 (ja) | 中間値発生器基準を有するmram | |
US6456524B1 (en) | Hybrid resistive cross point memory cell arrays and methods of making the same | |
CN1455414B (zh) | 带交叉耦合闩锁读出放大器的电阻交叉点存储单元阵列 | |
US6982908B2 (en) | Magnetic random access memory device capable of providing a constant current to a reference cell | |
JP2002533863A (ja) | 参照メモリ・アレイを有する磁気ランダム・アクセス・メモリ | |
JP2001229665A (ja) | スタックされたmtjセル・メモリの検出方法および装置 | |
US6225933B1 (en) | Digital to analog converter using magnetoresistive memory technology | |
JP2003059281A5 (ja) | ||
US5923583A (en) | Ferromagnetic memory based on torroidal elements | |
US6252795B1 (en) | Programmable resistive circuit using magnetoresistive memory technology | |
US6476753B1 (en) | Analog to digital converter using magnetoresistive memory technology | |
JP2009205769A (ja) | 磁気記憶装置 | |
US7705762B2 (en) | Voltage random access memory (VRAM) | |
US20050047203A1 (en) | Semiconductor storage device | |
JPH09232927A (ja) | マトリクス回路とその駆動方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050224 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050302 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050601 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051007 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051107 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081111 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091111 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |