JP3740369B2 - 磁気抵抗メモリにおけるセル抵抗の評価装置 - Google Patents

Description

【０００１】
本発明は、参照抵抗を用いて磁気抵抗メモリセル（ＭＲＡＭ）の磁気的に変化する電気抵抗を評価する装置に関する。そのようなメモリセルは典型的に、軟磁性層と硬磁性層を有し、これらの層は電気的に導通しており、またトンネル酸化膜によって互いに分離している。ここでトンネル確率ひいては電気抵抗は両方の層の極性方向に依存している。
【０００２】
そのような装置は、ＵＳ5,173,873により、例えば図４により公知である。この装置では、それぞれの列ごとにただ１つの参照セルの抵抗を利用し、そしてこれによって評価は迅速に且つ僅かな損失電力で行われる。
【０００３】
製造許容差に基づき、セル抵抗はメモリセルフィールド全体にわたっては一定ではなく、そして同じ情報状態に対して評価回路により抵抗から電圧への変換を行った後には、種々異なる出力電圧が生じる。この出力電圧は頻繁に後置接続された判定回路ではもはや正確に分類することが出来なくなる。
【０００４】
本発明が基礎とする課題は、高いオフセット電圧、例えば僅かな電圧レベル及び僅かな損失電力をもつ新たな構成素子にとって重大なオフセット電圧が評価回路において除去される、磁気抵抗メモリにおけるセル抵抗の評価装置を提供することである。
【０００５】
この課題は本発明によれば、請求項１記載の特徴でもって解決される。本発明の有利な実施形態は請求項２に記載されている。
【０００６】
本発明の本質は、セルのそれぞれの情報状態に依存したセル電流が、平均セル電流だけ減少され、そしてこの電流の差異が相応の出力電圧に変換されるということであり、ここでは平均セル電流の形成に、異なる情報内容を有するセルからなるセル抵抗の組み合わせを使用する。
【０００７】
続けて本発明の有利な実施形態を図面の実施例に基づき以下詳細に説明する。
【０００８】
図面は、ビット線ｙ＋２．．．ｙ．．．ｙ−２及びワード線ｘ−２．．．ｘ．．．ｘ＋３のマトリクス状の配置を示し、この配置は磁気抵抗メモリセルフィールドの断面図を表す。
【０００９】
各ビット線と各ワード線との間には、磁気抵抗性の抵抗Ｒが設けられており、この抵抗は通常重なった、そしてトンネル酸化膜によって分離された軟磁性領域及び硬磁性領域から成る。選択された１つのワード線ｘと選択された１つのビット線ｙとの間には選択されたセル抵抗Ｒが存在する。
【００１０】
ワード線の選択ないしアドレッシングは、ここでは例えば切り替えスイッチＵＳ−２．．．ＵＳ＋３を用いて行われ、この切り替えスイッチは順番にそれぞれワード線ｘ−２．．．ｘ＋３のうちの１つに接続されており、それぞれ選択された１つのワード線を介して、ここではワード線ｘを介して、ワード線電圧Ｖ_ＷＬに接続され、そして他のワード線を介して基準電位ＧＮＤに接続されている。
【００１１】
ワード線ｘに接続された全てのセル抵抗ではなく、アドレッシングされたビット線ｙに接続されたセル抵抗Ｒだけが共通の線Ｌに導通接続されるように、スイッチＳを除いた全てのスイッチＳ−２．．．Ｓ＋２は開いたままである。
【００１２】
セルフィールドの複数のビット線及びワード線から成る領域に対して、またしかしながら全体のセルフィールドに対して、判定段Ｅの後置接続された評価回路が設けられており、この判定段Ｅは評価回路の出力電圧Ｖ_ＯＵＴから相応のデータレベルＤを形成する。
【００１３】
本来の評価回路は演算増幅器ＯＰ_１を有し、その出力側は出力電圧Ｖ_ＯＵＴを通しまた帰還抵抗Ｒ_Ｇを介して反転入力側に帰還されており、そして演算増幅器ＯＰ_１の非反転入力側は基準電位に接続されている。演算増幅器ＯＰ_１の反転入力側は集合線路Ｌに接続されており、このことによってこの実施例においては、ワード線電圧Ｖ_ＷＬは切り替えスイッチＵＳ、選択されたセル抵抗Ｒそして閉じられたスイッチＳを介して反転入力側に接続されており、線路Ｌから相応のセル電流Ｉが流れる。セル抵抗Ｒは記憶された情報に依存しており、また以下のように表すことができる。
Ｒ＝Ｒ⁻*（１±ｄ）
ここでＲ⁻は抵抗の平均値であり、ｄは情報に依存した相対的な抵抗の変化であり、この抵抗の変化は例えば数パーセントのオーダーである。本発明では、電流Ｉから平均電流Ｉ⁻が引かれ、そして抵抗Ｒ_Ｇを介した帰還演算増幅器ＯＰ_１の反転入力側に電流差異Ｉ−Ｉ⁻だけが到達する。平均電流Ｉ⁻は参照抵抗Ｒ_ＲＥＦ及び参照電圧Ｖ_ＲＥＦから形成されており、電圧Ｖ_ＲＥＦはワード線電圧Ｖ_ＷＬとは異なった符号を有する。参照抵抗Ｒ_ＲＥＦ及び参照電圧Ｖ_ＲＥＦは、セル抵抗Ｒ＝Ｒ⁻及びワード線電圧Ｖ_ＷＬであれば電流ＩがＩ⁻に等しくつまり出力電圧Ｖ_ＯＵＴが零になるように設計されなければならない。
【００１４】
ここで参照電圧Ｖ_ＲＥＦは、有利には通常の反転演算増幅器を用いてワード線電圧Ｖ_ＷＬに依存して形成することができるが、しかしながらまた反対にワード線電圧Ｖ_ＷＬはこのやり方で設定された参照電圧Ｖ_ＲＥＦから形成することもできる。
【００１５】
参照抵抗Ｒ_ＲＥＦは有利には、セル抵抗と同じ材料から形成されるべきであろう。セル抵抗と同じ参照抵抗Ｒ_ＲＥＦの幾何学的配置では、抵抗Ｒ＝Ｒ⁻*（１±ｄ）だけが使用可能であり、平均値Ｒ⁻は使用できない。このために簡単な事例においては、論理値１が記憶されている１つのセルのセル抵抗と論理値０が記憶されている１つのセルのセル抵抗が直列に接続されており、このことは、２*Ｒ⁻の値を有する参照抵抗を供給し、相応の参照電圧Ｖ_ＲＥＦが必要となる。そのような２つの直列接続の並列接続によって、参照抵抗Ｒ_ＲＥＦ＝Ｒ⁻を簡単なやり方で形成することができる。可能な限り多くのセルにとって最適である平均値を得るために、別のそのよう直列接続を並列に接続することができる。このことによって参照抵抗及び相応にこのために必要とされる参照電圧も低くなる。
【図面の簡単な説明】
【図１】 磁気抵抗メモリのセルフィールドの断面図である。

Claims (3)

1. セル抵抗を有する磁気抵抗メモリ及びセル抵抗の評価装置において、
   それぞれのセル抵抗（Ｒ）の第１の端子がスイッチ（ＵＳ）を介してワード線電圧（Ｖ_ＷＬ）に接続されており、またそれぞれのセル抵抗の第２の端子が別のスイッチ（Ｓ）を介して線路ノード（Ｌ）に接続されており、
   前記線路ノード（Ｌ）は参照抵抗（Ｒ_ＲＥＦ）を介して参照電圧源（Ｖ_ＲＥＦ）に接続されており、
   前記参照抵抗（Ｒ _ＲＥＦ ）は、異なる情報内容を有するセルからなるセル抵抗の相互接続から形成されており、平均電流（Ｉ￣）の形成に使用され、
   前記参照電圧源は線路ノードから流れるそれぞれのセル電流（Ｉ）を平均電流（Ｉ￣）だけ減少させ、
   増幅器（ＯＰ_１、ＲＧ）がそれぞれのセル電流と平均電流の差異を、評価信号としての電圧（Ｖ_ＯＵＴ）に変換することを特徴とする、セル抵抗を有する磁気抵抗メモリ及びセル抵抗の評価装置。
2. 前記参照抵抗は、異なる情報内容を有するセルの２つのセル抵抗の個々の直列接続か、またはそのような直列接続の並列接続を有する、請求項１記載のメモリ。
3. 前記参照電圧（Ｖ_ＲＥＦ）は前記ワード線電圧（Ｖ_ＷＬ）から形成されているか、または反対にワード線電圧は反転電圧増幅器回路を用いて参照電圧から形成されている、請求項１から２のいずれか１項記載のメモリ。

Images