KR100457264B1 - 자기저항 메모리 내 셀 저항을 평가하기 위한 장치 - Google Patents

Abstract

본 발명은 자기저항 메모리용 평가 회로에 관한 것이다. 특히 낮은 전압 레벨 및 낮은 손실 전도도를 갖는 새로운 부품에 있어 위험한 하이 오프셋 전압은 상기 평가 회로에 의해, 셀의 실제 정보 상태에 따라 좌우되는 셀 전류가 평균 셀 전류만큼 감소되고, 상기 전압차가 상응하는 출력 전위로 변환됨으로써 제거된다

Description

자기저항 메모리 내 셀 저항을 평가하기 위한 장치{DEVICE FOR WEIGHTING THE CELL RESISTANCES IN A MAGNETORESISTIVE MEMORY}

상기 장치는 미국특허 5,173,873, 특히 도 4에 공지되어 있으며, 열마다 각각 하나의 기준 셀의 저항이 사용되고, 그로 인해 평가가 적은 전력 손실로 신속하게 수행된다.

제조 허용오차로 인해, 전체 메모리 셀 필드에 걸쳐 셀 저항이 일정하지 않고, 평가 회로에 의한 저항-전압-변환의 실행 이후 동일한 정보 상태동안 상이한 출력 전압이 발생하며, 이러한 출력 전압은 더이상 후방접속된 결정자 회로에 의해 정확하게 할당될 수 없다.

본 발명은 기준 저항을 이용하여 자기저항 메모리 셀(MRAM)의 자기적으로 변동 가능한 전기 저항을 평가하기 위한 장치에 관한 것이다. 상기 메모리 셀은 일반적으로 연자성층 및 강자성층을 가지며, 상기 층들은 도전성을 나타내고 터널 산화막에 의해 서로 분리된다. 이 때 터널링 가능성 및 그에 따른 전기 저항은 상기 두 층의 분극 방향에 따라 좌우된다.

도면은 자기저항 메모리의 하나의 셀 필드의 단면도로서, 비트라인(y+2...y...y-2) 및 워드라인(x-2...x...x+3)의 매트릭스형 배열을 나타낸다.

본 발명의 목적은, 특히 낮은 전압 레벨 및 낮은 전력 손실을 갖는 새로운 부품을 위해 상기 평가 장치 내에서 높은 임계 오프셋-전압이 제거되는, 자기저항 메모리 내 셀 저항을 평가하기 위한 장치를 제공하는 것이다.

상기 목적은 청구항 제 1항의 특징부에 의해 달성된다. 본 발명의 바람직한 실시예는 종속항인 제 2항에 제시되어있다.

본 발명에 따르면, 셀의 각각의 정보 상태에 따라 좌우되는 셀 전류가 평균 셀 전류만큼 감소되고, 상기 전류차가 상응하는 출력 전압으로 변환되며, 이 때 상기 평균 셀 전류의 형성을 위해서는 상이한 정보 내용을 가진 셀들로부터 이루어지는 셀 저항의 조합이 사용된다.

하기에는 본 발명의 바람직한 실시예가 도면을 참고로 더 자세히 설명된다.

각각의 비트라인과 워드라인 사이에는 자기저항성 저항(R)이 존재하며, 상기 저항(R)은 통상 서로 적층 배치되어 터널 산화막에 의해 분리된 연자성 영역 및 강자성 영역으로 구성된다. 선택된 워드라인(x)과 선택된 비트라인(y) 사이에는 선택된 셀 저항(R)이 놓인다. 여기서는 워드라인의 선택 내지는 어드레싱이 예컨대 전환 스위치(US-2...US+3)에 의해 이루어지고, 상기 전환 스위치(US-2...US+3)는 차례로 각각 워드라인들(x-2...x+3) 중 하나에 연결되며, 상기 전환 스위치(US-2...US+3)를 통해 각각 하나의 선택된 워드라인, 여기서는 워드라인 (x)가 워드라인 전압(V_WL)에 연결되고, 다른 워드라인들은 기준 전위(GND)에 연결된다. 상기 워드라인(x)에 연결된 모든 셀 저항이 아니라, 어드레싱된 비트라인(y)에 연결된 셀 저항(R)만이 공통 라인(L)에 접속되기 위해, 스위치 (S)를 제외한 모든 스위치(S-2...S+2)가 개방된 채로 유지된다.

다수의 비트라인 및 워드라인으로 형성된 셀 필드 영역의 경우, 또는 전체 셀 필드의 경우 후방접속된 결정자 단(E)을 가진 평가 회로가 존재하며, 상기 결정자 단(E)은 상기 평가 회로의 출력 전압(V_OUT)으로부터 상응하는 데이터 레벨(D)을 발생시킨다.

고유 평가 회로는 연산 증폭기(OP₁)를 포함하고, 상기 연산 증폭기(OP₁)의 출력부는 출력 전압(V_OUT)을 유도하며, 피드백 저항(R_G)을 통해 반전 입력부로 피드백되고, 비반전 입력부는 기준 전위에 연결된다. 상기 연산 증폭기(OP₁)의 반전 입력부는 분기 라인(L)에 연결되고, 그로 인해 상기 실시예에서는 워드라인 전압(V_WL)이 변환 스위치(US), 선택된 셀 저항(R) 및 폐쇄된 스위치(S)를 통해 상기 변환 입력부에 연결되며, 상기 라인(L)으로부터 상응하는 셀 전류(I)가 흘러 나온다. 셀 저항(R)은 저장된 정보에 따라 좌우되고, 다음과 같이 표현될 수 있다.

,

여기서은 평균 저항을, d는 예컨대 소수 % 크기의, 정보에 따라 좌우되는 상대적 저항 변동을 의미한다. 본 발명에서는 전류(I)로부터 평균 전류()가 감산되고, 저항 (R_G)에 의해 피드백된 연산 증폭기(OP₁)의 반전 입력부에는 전류차()만 전달된다. 상기 평균 전류()는 기준 저항(R_REF) 및 기준 전압(V_REF)으로 형성되고, 이 때 상기 전압(V_REF)은 워드라인 전압(V_WL)과 다른 부호를 갖는다. 상기 기준 저항(R_REF) 및 기준 전압(V_REF)은 셀 저항() 및 워드라인 전압(V_WL)에서는 전류 I =이고, 따라서 출력 전압(V_OUT)은 0과 같다.

이 경우 기준 전압(V_REF)이 바람직하게는 일반적인 변환 연산 증폭기 회로를 이용하여 워드라인 전압(V_WL)에 따라 발생할 수 있다. 그러나 역으로, 워드라인 전압(V_WL)이 사전 설정된 기준 전압(V_REF)으로부터 상기 방식에 의해 발생될 수도 있다.

기준 저항(R_REF)은 바람직하게는 셀 저항과 동일한 재료로 형성되어야 한다. 기준 저항(R_REF)의 기하학적 특성이 셀 저항과 동일한 경우에는, 저항()만 사용될 수 있고, 평균값()은 사용될 수 없다. 이를 위해 가장 간단한 경우, 저장된 논리 "1"을 갖는 셀의 셀 저항 및 저장된 논리 "0"을 갖는 셀의 셀 저항이 직렬로 접속되고, 이는 값()을 갖는 기준 저항을 공급하며, 상응하는 기준 전압(V_REF)을 요구한다. 상기 2 개의 직렬 회로의 병렬 접속을 통해 기준 저항(R_REF=)이 간단하게 형성될 수 있다. 가능한 한 많은 셀에 대해 최적인 평균값을 달성하기 위해, 상기와 같은 추가 직렬 회로들이 병렬 접속될 수 있으며, 그로 인해 기준 저항이 감소되고, 이를 위해 필요한 기준 전압도 그에 상응하게 감소된다.

Claims (4)

1. 셀 저항 및 상기 셀 저항의 평가를 위한 장치를 갖춘 자기저항 메모리로서,

   개별 셀 저항(R)의 제 1 단자는 스위치(US)를 통해 워드라인 전압(V_WL)에 연결되고, 상기 개별 셀 저항(R)의 제 2 단자는 또 다른 스위치(S)를 통해 라인 노드(L)에 연결될 수 있으며,

   상기 라인 노드는 기준 저항(R_REF)을 통해 기준 전압원(V_REF)에 연결되고, 상기 기준 전압원(V_REF)은 각각 상기 라인 노드로부터 흘러나오는 셀 전류(I)를 평균 전류()만큼 감소시키며,

   증폭기(OP₁, RG)가 각각의 셀 전류와 평균 전류의 차를 평가 신호로서의 전압(V_OUT)으로 변환시키는 자기저항 메모리.
2. 제 1항에 있어서,

   상기 기준 저항(R_REF)은 상이한 정보 내용을 갖는 셀의 셀 저항들의 직렬 또는 병렬 접속으로 형성되는 것을 특징으로 하는 자기저항 메모리.
3. 제 2항에 있어서,

   상기 기준 저항은 상이한 정보 내용을 갖는 셀들의 2 개의 셀 저항으로 형성된 직렬 회로를 포함하거나, 또는 직렬 회로들의 병렬 접속을 포함하는 것을 특징으로 하는 자기저항 메모리.
4. 제 1항 내지 3항 중 어느 한 항에 있어서,

   상기 기준 전압(V_REF)은 워드라인 전압(V_WL)으로부터 형성되거나, 역으로 상기 워드라인 전압은 반전 전압 증폭기 회로를 이용하여 상기 기준 전압으로부터 형성되는 것을 특징으로 하는 자기저항 메모리.