JP3737597B2 - フリップチップ実装用配線基板 - Google Patents
フリップチップ実装用配線基板 Download PDFInfo
- Publication number
- JP3737597B2 JP3737597B2 JP02506297A JP2506297A JP3737597B2 JP 3737597 B2 JP3737597 B2 JP 3737597B2 JP 02506297 A JP02506297 A JP 02506297A JP 2506297 A JP2506297 A JP 2506297A JP 3737597 B2 JP3737597 B2 JP 3737597B2
- Authority
- JP
- Japan
- Prior art keywords
- opening
- covers
- metal plane
- wiring board
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、主表面上にフリップチップを半田付け等により接続するフリップチップ実装用配線基板に関し、特にセラミック積層パッケージ等の配線基板の構造に関する。
【０００２】
【従来の技術とその問題点】
表面上に集積回路(ＩＣ)やその他の電子部品のフリップチップを実装する配線基板は、平坦性のある表面を求められる。また、その本体の内部には、少なくとも１層以上の電源用や接地用の広い面積にわたり形成されたメタルプレーン層と、所望の回路を形成する任意層数の導体配線層とを内蔵することがある。
例えば、図６(Ａ)に示すように、上記フリップチップと接続するために、セラミック製の基板１００の表面１００Ａ上に設けられた複数の接続用端子１０２は、内部の導体配線層１０８とこれに垂直な円柱形状の導体であるビア配線１１０を介して接続され、互いに導通している。上記ビア配線１１０は、途中のメタルプレーン層１０４に設けた開口部１０６内を貫通すると共に、各ビア配線１１０の途中に介在するビアカバーメタライズ(以下、ビアカバーと称する)１１２が上記開口部１０６内に位置する。このビアカバー１１２は、上下のビア１１０ａ，１１０ｂの位置ズレを吸収して両者を接続するものである。また、ビア１１０ｂと同１１０ｃ、ビア１１０ｃと同１１０ｄの間にもそれぞれビアカバー１１２′が介在されている。
尚、基板１００の裏面には複数の外部端子１１４が設けられている。
【０００３】
ここで、上記ビアカバー１１２同士や、ビアカバー１１２と開口部１０６の縁１０６ａとの間には短絡を防ぐため、図６(Ｂ)に示すように、従来から約１００μｍ程度の間隔Ｓが設けられている。
ところで、セラミック製の基板１００は、例えばアルミナを主成分とする複数のグリーンシート上にＷやＭｏ等の高融点金属のペーストを用いてスクリーン印刷等により所要の回路やメタルプレーン層、或いはパッド(端子)を形成した後、これらのグリーンシートを積層し、圧着して焼成することにより製造される。
上記メタルプレーン層１０４内の開口部１０６もスクリーン印刷時に形成される。また、ビア配線１１０は各グリーンシートに細孔を明け、その中に高融点金属ペーストを強制的に吸引し充填して形成され、且つ細孔の一端にはビアカバー１１２がスクリーン印刷により形成される。
【０００４】
ところが、基板１００内の開口部１０６の上方にフリップチップの接続用端子１０２を設けたフリップチップエリアが位置すると、開口部１０６の縁１０６ａと複数のビアカバー１１２との間の間隔Ｓを形成する開口部１０６の周囲が、上記圧着及び焼成工程において垂直方向に押し潰され、図６(Ｃ)に示すように、基板１００の表面１００Ａに凹みＨが発生することがある。そして、この凹みＨに起因して基板１００の表面１００Ａの平坦性が損なわれ、実装すべきフリップチップと表面１００Ａ上の各接続端子１０２とが接続できなくなるという不具合を生じることがあった。
上記凹みＨは、開口部１０６内を貫通するビア配線１１０(同カバー１１２)が増える程、また、基板１００の表面１００Ａと導体配線層１０８の間に形成される前記メタルプレーン層１０４の層数が増加する程、或いは、前記開口部１０６の厚みが厚くなる程、顕著に発生する傾向がある。
【０００５】
この凹みＨを減らすため、これまでは、▲１▼メタルプレーン層の厚さを薄くして、前記開口部自体の厚みを薄くする方法や、▲２▼前記グリーンシートを積層し焼結した後で、基板の表面のフリップチップエリアを研磨加工して平坦にする方法が用いられていた。また、▲３▼前記開口部内に絶縁性ペーストを充填することも検討されている。
しかし、上記▲１▼の方法では、メタルプレーン層を薄くしても、メタルプレーン層の層数が増加するに連れて全ての開口部の厚みも増大するため、凹みの防止には不十分となる。また、上記▲２▼及び▲３▼の方法は、研磨加工や絶縁性ペーストを充填する工程が増えるため、生産性の観点から好ましくなかった。
【０００６】
【発明が解決すべき課題】
本発明は、以上の従来の技術が抱える問題点を解決し、メタルプレーン層の層数に拘わらず、平坦な主表面を有しフリップチップを確実に実装できると共に、工程を増やすことなく製造可能なフリップチップ実装用配線基板を提供することを目的とする。
【０００７】
【課題を解決するための手段】
本発明は、上記課題を解決するため、メタルプレーン層の開口部内において、この開口部を貫通する複数のビア配線のビアカバー同士や各ビアカバーと開口部の縁との間隔(面積)を減らすことで前記凹みの発生を抑制できることに着目して成されたものである。
即ち、本発明のフリップチップ実装用配線基板は、主表面にフリップチップを実装するための接続用端子を有し、且つ、内部に少なくとも１層以上形成され上記フリップチップを実装する領域の直下に開口部を有するメタルプレーン層と、このメタルプレーン層よりも上記主表面から離れた側に形成された導体配線層とを有すると共に、上記メタルプレーン層の開口部内に設けた複数のビアカバーを介して上記接続用端子と上記導体配線層との間をそれぞれ接続する複数のビア配線を有する配線基板であって、平面視したときの上記複数のビアカバーの総面積が、上記開口部の面積の３０％以上であることを特徴とする。
【０００８】
尚、上記接続用端子としては、接続用パッドを用いることが多いが、主表面に露出するビア配線の端部を接続用端子として用いても良い。
また、本発明のフリップチップ実装用配線基板は、前記複数のビア配線が平面視して略格子状に配置されている領域において、前記複数のビアカバーがそれぞれ略矩形状に形成されていることも特徴とする。
更に、前記複数のビアカバー全体がなす平面形状の輪郭が、前記開口部の縁の形状と略相似形となるように、各々のビアカバーの形状を形成したことも特徴とする。
これらの構成とすることにより、上記複数のビアカバーの総断面積を容易に前記開口部の面積の３０％以上とするこが可能になる。
【０００９】
更に、前記複数のビアカバー相互及び各ビアカバーと前記メタルプレーン層の開口部の縁との間隔を９０μｍ未満としたフリップチップ実装用配線基板も含まれる。
尚、上記の間隔とはカバー同士等の間における最短距離を指すものである。
また、上記の間隔は約７０ｍ程度が望ましい。
以上の構成によれば、ビアカバー同士の間隔及び開口部の縁と各ビアカバーとの間隔は、それらの間の絶縁を保ったまま可及的に小さくでき、セラミック基板製造時の圧着や焼成によっても基板の主表面に凹みを生じにくくなる。
【００１０】
また、平面視における開口部の面積に対するビアカバーの総面積の上限は、両者間の絶縁を保つため約５０％である。因みに、従来の技術における本面積比は、１０〜２０％であった。
更に、前記開口部内の前記複数のビアカバー又は各ビアカバーと開口部の縁とに囲まれた位置に、前記メタルプレーン層と略同じ厚さの導電性スペーサが周囲の各ビアカバー又は開口部の縁と９０μｍ未満の間隔を置いて配設されたフリップチップ実装用配線基板も含まれる。
この構成によれば、前記の面積比、及び／又は間隔を一層容易に実現できる。
【００１１】
【発明の実施の形態】
以下に本発明の実施に好適な形態を図面と共に説明する。
図１(Ａ)は、フリップチップ実装用配線基板１の部分縦断面図を示し、その主表面１Ａ上には、ＩＣ等のフリップチップ(図示せず)を実装するための接続用パッド(端子)２が複数個設けられている。また、基板１の内部には、例えば電源用のメタルプレーン層４と、その下方において所望の回路を形成する複数の導体配線層８が内蔵されている。そして、上記複数ある接続用パッド２の一部は、ビア(ビア配線)１１を介してメタルプレーン層４と導通される。また、他の接続用パッド２は、ビア１０ａ、ビアカバー１２及びビア１０ｂ、或いは、ビア１０ａ，１０ｂ，１０ｃ及びビアカバー１２，１２′からなるビア配線１０を介して下方の導体配線層８に導通される。
【００１２】
この場合、メタルプレーン層４とビアカバー１２との短絡を防ぐため、このプレーン層４内には、図１(Ｂ)に示すような開口部６が形成されている。上記ビアカバー１２は、上下のビア１０ａと１０ｂを接続するために介在されるもので、且つビア１０ａ・１０ｂ間のビアカバー１２は略上記開口部６内に位置する。
そして、開口部６は平面視で略1.07mm角の矩形状を呈し、且つ、開口部６の縁６ａと周囲のビアカバー１２との間隔Ｓ、及び各ビアカバー１２同士の間隔Ｓは、略７０μｍ程度である。因みに、ビアカバー１２の一辺が略１８０μｍの正方形を呈し、平面視における開口部６の面積に対する全ビアカバー１２の総面積の比は、約４５％である。
尚、図１(Ａ)において、各導体配線層８はビア１０ｄ、又はビア１０ｃ，１０ｄ及びビアカバー１２′を介して基板１の裏面に設けた外部端子用パッド１８に導通されている。
【００１３】
係る基板１は、次のように製造される。例えばアルミナを主成分とするグリーンシートを複数枚用意し、各シート上にＷやＭｏの高融点金属のペーストをスクリーン印刷によって塗布し、前記メタルプレーン層や所要の各種の回路を構成する導体配線層を形成する。この印刷時に、メタルプレーン層４内には上記開口部６が形成される。また、各グリーンシートには予め細孔が所定の位置に穿設され、その内部に前記金属ペーストと同様のインクメタライズが負圧等を利用して強制的に吸引・充填されてビア１０ａ等を形成し、且つその何れか一端の露出部には上記スクリーン印刷時にビアカバー１２が形成される。
これらの各グリーンシートを所定の順序で積層し、圧着した後、焼成することで、セラミックの配線基板１を得ることができる。
【００１４】
ここで、本発明と従来の技術を各々の具体例を挙げて比較する。メタルプレーン層内に同じ形状・寸法の開口部を設け、この開口部を貫通するビア配線の全ビアカバーの断面積と開口部の面積との面積比と、これら上方の基板の主表面における最大凹みをビアの配列形態別に測定した。それらの結果を表１に示す。
尚、表１に示す値は次の条件に従ったものである。
▲１▼開口部は、本発明例と従来の技術のものを共に正方形状とした。
▲２▼従来の技術のものでは、ビアカバーを直径１００μｍの円形とし、ビアカバー相互間の間隔を１５０μｍ、ビアカバーと開口部の縁との間隔を９０μｍとした。従って、開口部の一辺の寸法は、２×２列で５３０μｍ、３×３列で７８０μｍ、４×４列で１０３０μｍ、５×５列で１２８０μｍとなる。
▲３▼本発明例においては、ビアカバー相互間の間隔を７０μｍ、ビアカバーと開口部の縁との間隔を７０μｍとし、ビアカバーの形状を直径１８０μｍの円形、又は一辺が１８０μｍの正方形として幅を持たせた。従って、開口部の一辺の寸法は、２×２列で５７０μｍ、３×３列で８２０μｍ、４×４列で１０７０μｍ、５×５列で１３２０μｍとなる。
【００１５】
【表１】
【００１６】
表１において、従来の技術における前記面積比は、１１〜１２％であるのに対し、本発明によるものは３１〜４６．５％であった。また、それらの基板の表面における最大凹みは、従来の技術では１０〜３５μｍであるのに対し、本発明によるものは８〜２０μｍで、且つ同じ配列では何れも従来のものより低かった。更に、これらの基板表面の接続用パッドに、フリップチップを接続したが、従来技術のものは、凹み部分のパッドがチップ側の半田バンプと離間したのに対し、本発明によるものはチップ側の半田バンプと全て十分な接続ができた。これらの結果から、本発明の効果が容易に理解されると共に、前記の面積比を規定した意義も理解されよう。
【００１７】
図２は、本発明における他の形態に関し、同図(Ａ)は、メタルプレーン層２０に正方形の開口部２２を設け、その内部に格子状に配列されたビア２６に対応して円形のビアカバー２４を縦横３個ずつ配置し、且つ開口部２２と各カバー２４との間隔Ｓとカバー２４同士間の間隔Ｓを何れも７０μｍとしたものである。各カバー２４の上下にはビア２６がそれぞれ接続されている。
因みに、開口部２２を0.82mm角とし、各カバー２４の直径を１８０μｍ、上記間隔Ｓを７０μｍとすると、平面視における開口部２２の面積に対する全ビアカバー２４の総断面積の比は、３４％である。
尚、ビア２６が格子状に配列されている場合には、前記図１(Ｂ)で示したように、各ビアカバー２４を正方形又は矩形状にすると各間隔Ｓを保ったまま、各カバー２４同士も格子状に密に配置でき、上記の各隙間Ｓも可及的に小さくできるので、上記面積比を５０％付近まで容易に高められる。
【００１８】
図２(Ｂ)は、メタルプレーン層３０に四辺が複数の湾曲縁３３からなる開口部３２を設け、その内部で且つ各湾曲縁３３と同心状となる位置に丸形のビアカバー３４を縦横３個ずつ配置したものである。尚、開口部３２の湾曲縁３３と各カバー３４との間隔Ｓ及びカバー３４同士間の間隔Ｓを何れも９０μｍ未満とし、各カバー３４の上下にはビア３６がそれぞれ接続されている。
係る形態によると、複数のビアカバー３４全体がなす平面形状の輪郭が開口部３２と略相似形となるので、開口部３２に対する全ビアカバー３４の総断面積の比を３０％以上に確実に高められ、且つ上記の各間隔Ｓを９０μｍ未満に小さくすることも容易にできるので、本発明を実施する上で好ましい形態である。
【００１９】
図３は、本発明の更に異なる形態に関し、同図(Ａ)は、メタルプレーン層４０に四辺が複数の湾曲縁４３からなる開口部４２を設け、その内部で且つ各湾曲縁４３と同心状となる位置に丸形のビアカバー４４を縦横３個ずつ配置すると共に、互いに隣接し合う四個のカバー４４に囲まれた位置に菱形状の導電性スペーサ４８を配設したものである。この導電性スペーサ４８は、メタルプレーン層４０と同じ材質と厚さを有し、且つ各カバー４４に対向する辺には当該カバー４４と同心状となるカーブが付され、且つ９０μｍ未満の間隔Ｓを置いて形成されている。即ち、スペーサ４８はメタルプレーン層４０と同時にスクリーン印刷できるので、製造工程を増やすことなく形成できる。尚、図中の符号４６はカバー４４の上下に接続されたビアである。
従って、開口部４２の湾曲縁４３とカバー４４との間隔Ｓと共に、カバー４４と導電性スペーサ４８との間隔Ｓも可及的に小さくでき、且つ開口部４２内の複数のカバー４４に囲まれた位置においても、メタルプレーン層４０の厚さによる段差を解消できるので、基板の主表面に凹みが生じるのを更に確実に抑制することができる。このため、１つの開口部に多数のビア(ビアカバー)が貫通する構造を有するフリップチップ実装用の基板に効果的である。
尚、上記スペーサ４８を各カバー４４と開口部４２の各湾曲縁４３とに囲まれた位置に、上記間隔Ｓを保って配設することもできる。
【００２０】
図３(Ｂ)は、メタルプレーン層５０に周辺が複数の湾曲縁５３からなる六角状の開口部５２を設け、その内部で且つ各湾曲縁５３と同心状となる位置に丸形のビアカバー５４を千鳥状にして７個配置したものである。この場合、各ビアカバー５４は、千鳥状に配置されているので、それらの間の間隔は前記の各格子状に配置したものに比べ、比較的小さくできる。そのため、開口部５２に対する全ビアカバー５４の総断面積を３０％以上にすることが容易となり、本発明の実施に効果的な形態の一つである。尚、図中の符号５６は、ビアカバー５４の上下に接続されたビアである。
【００２１】
図４は、本発明の別の形態に関し、メタルプレーン層６０にコーナーを丸くした正方形状の開口部６２を形成し、この開口部６２内の各縁に沿って１２本のビア６５と、中央に４本のビア６７を集中して貫通させるため、周囲に配置される上下のビア６５同士間には平面視で細長の異形状としたビアカバー６４を介在させると共に、中央に配置される上下のビア６７同士間には平面視で略八角形のビアカバー６６を介在させたものである。
上記の各ビアカバー６４は、開口部６２内の間隔Ｓを狭めると共に、それら全体がなす平面形状の輪郭が開口部６２と略相似形となるので、開口部６２に対する全ビアカバー６４，６６の総断面積の比を、容易に３０％以上とすることができる。また、係る異形状のビアカバー６４を活用することで、開口部６２内のランダムな位置を上下に貫通する複数のビア配線がある場合に、それらのビアカバーの総断面積を確実に増やすことができる。
【００２２】
図５は、本発明のその他の形態に関し、同図(Ａ)はメタルプレーン層７０に長円形状の開口部７２を形成し、この開口部７２内に一対のビアカバー７３を配置し、それらの上下にビア７４を接続したものである。係るビア７４が２本のみの場合にも、これらの真上の主表面上にフリップチップエリアが存在する場合には、前記凹みの発生を防止することができる。
図５(Ｂ)は、メタルプレーン層７５に達磨形の開口部７６を形成し、この開口部７６内に大・小径二つのビアカバー７７ａ，７７ｂを略同じ間隔Ｓを置いて配置し、それらの上下に大・小径のビア７８ａ，７８ｂをそれぞれ接続したものである。
このように、複数のビア７８ａ，７８ｂの直径が異なる場合、それらの間に介在されるビアカバー７７ａ，７７ｂ全体がなす平面視の輪郭形状と略相似形となる開口部７６を採用することで、本発明を容易に実施することができる。
【００２３】
また、図５(Ｃ)は、メタルプレーン層８０に平面視で略Ｌ形状の開口部８２を形成し、その内部に大中小径の三種類のビアカバー８４,８６,８８を配置し、それらの上下に大中小径のビア８５,８７,８９をそれぞれ接続したものである。このように、ビアの寸法が複数種あり、且つそれらの配置がランダム状になっても、ビアカバー８４,８６,８８全体がなす平面視の輪郭形状を開口部８２の形状と略相似形としたので、開口部８２に対する全ビアカバー８４,８６,８８の総断面積を３０％以上にしたり、或いは、開口部８２と各ビアカバー８４,８６,８８との間隔やビアカバー８４,８６,８８同士間の間隔を容易に９０ｍμ未満に設定することができる。
更に、図５(Ｄ)は、メタルプレーン層９０に平面視で略菱形状の開口部９２を形成し、この開口部９２内に所定の間隔を介して図示中央の上下に変形五角形のビアカバー９４を対称に配置し、且つ左右に三角形のビアカバー９６を対称に配置すると共に、中央のビアカバー９４の上下には太径のビア９５を、左右のビアカバー９６の上下には細径のビア９７をそれぞれ接続したものである。
上記の各ビアカバー９４，９６全体がなす平面視の輪郭形状も、開口部９２と略相似形となるので、本発明の実施に適した形態の一つである。
【００２４】
本発明は、以上において説明した各形態に限定されるものではない。
例えば、配線基板内においてメタルプレーン層の上下に導体配線層が設けられ、複数のビア配線がこのメタルプレーン層に設けた開口部内を貫通する構造の基板や、複数のメタルプレーン層と複数の導体配線層が交互に設けられ、複数のビア配線が各メタルプレーン層に設けた開口部内を貫通する構造の基板にも適用できる。
また、前記メタルプレーン層の開口部内に配置した導電性スペーサを、複数のビアカバー同士の間を区画する線状、又は網の目状に配置することもできる。
更に、ビア自体の断面形状もその間に介在させる異形状のビアカバーと相似形として、その導電性をも高めることもできる。
尚、フリップチップに接続するための端子としては、前記のメタライズ印刷で形成した接続用パッドを用いる他に、最上部のビアの主表面に露出する端部をそのまま接続用端子として用いることもできる。
【００２５】
【発明の効果】
以上において説明した本発明の配線基板によれば、メタルプレーン層の開口部内を複数のビア配線がビアカバーを介して貫通しても、それら上方の基板の主表面には凹みが生じないか生じにくくなるので、主表面上の接続用パッド等にフリップチップを正確且つ確実に実装することができる。しかも、この基板を製造するに当たり、工程を増やすことなく容易に得ることもできる。
また、請求項２乃至５に記載の発明によれば、上記凹みの発生を一層確実に防止することができる。
【図面の簡単な説明】
【図１】 (Ａ)は本発明の配線基板の一形態を示す部分縦断面図、(Ｂ)は(Ａ)中のＢ−Ｂ端面図である。
【図２】 (Ａ),(Ｂ)は共に本発明の他の形態を示す図１(Ｂ)と同様の端面図である。
【図３】 (Ａ),(Ｂ)は共に本発明の異なる形態を示す図１(Ｂ)と同様の端面図である。
【図４】本発明の別の形態を示す図１(Ｂ)と同様の端面図である。
【図５】 (Ａ)〜(Ｄ)共に本発明のその他の形態を示す図１(Ｂ)と同様の端面図である。
【図６】 (Ａ)は従来の配線基板を示す部分縦断面図、(Ｂ)は(Ａ)中のＢ−Ｂ端面図で、（Ｃ)は(Ａ)中の部分拡大断面図である。
【符号の説明】
１………………………………………………………………配線基板
２，１８………………………………………………………接続用パッド(端子)
４,20,30,40,50,60,70,75,80,90……………………………メタルプレーン層
６,22,32,42,52,62,72,76,82,92……………………………開口部
６ａ,33,43,53…………………………………………………縁／湾曲縁
８………………………………………………………………導体配線層
１０,26,36,46,56,65,67,74,78,85,87,89,95,97…………ビア配線／ビア
１２,12′,24,34,44,54,64,66,73,77,84,86,88,94,96……ビアカバー
４８……………………………………………………………導電性スペーサ
Ｓ………………………………………………………………間隔
【表１】
【発明の属する技術分野】
本発明は、主表面上にフリップチップを半田付け等により接続するフリップチップ実装用配線基板に関し、特にセラミック積層パッケージ等の配線基板の構造に関する。
【０００２】
【従来の技術とその問題点】
表面上に集積回路(ＩＣ)やその他の電子部品のフリップチップを実装する配線基板は、平坦性のある表面を求められる。また、その本体の内部には、少なくとも１層以上の電源用や接地用の広い面積にわたり形成されたメタルプレーン層と、所望の回路を形成する任意層数の導体配線層とを内蔵することがある。
例えば、図６(Ａ)に示すように、上記フリップチップと接続するために、セラミック製の基板１００の表面１００Ａ上に設けられた複数の接続用端子１０２は、内部の導体配線層１０８とこれに垂直な円柱形状の導体であるビア配線１１０を介して接続され、互いに導通している。上記ビア配線１１０は、途中のメタルプレーン層１０４に設けた開口部１０６内を貫通すると共に、各ビア配線１１０の途中に介在するビアカバーメタライズ(以下、ビアカバーと称する)１１２が上記開口部１０６内に位置する。このビアカバー１１２は、上下のビア１１０ａ，１１０ｂの位置ズレを吸収して両者を接続するものである。また、ビア１１０ｂと同１１０ｃ、ビア１１０ｃと同１１０ｄの間にもそれぞれビアカバー１１２′が介在されている。
尚、基板１００の裏面には複数の外部端子１１４が設けられている。
【０００３】
ここで、上記ビアカバー１１２同士や、ビアカバー１１２と開口部１０６の縁１０６ａとの間には短絡を防ぐため、図６(Ｂ)に示すように、従来から約１００μｍ程度の間隔Ｓが設けられている。
ところで、セラミック製の基板１００は、例えばアルミナを主成分とする複数のグリーンシート上にＷやＭｏ等の高融点金属のペーストを用いてスクリーン印刷等により所要の回路やメタルプレーン層、或いはパッド(端子)を形成した後、これらのグリーンシートを積層し、圧着して焼成することにより製造される。
上記メタルプレーン層１０４内の開口部１０６もスクリーン印刷時に形成される。また、ビア配線１１０は各グリーンシートに細孔を明け、その中に高融点金属ペーストを強制的に吸引し充填して形成され、且つ細孔の一端にはビアカバー１１２がスクリーン印刷により形成される。
【０００４】
ところが、基板１００内の開口部１０６の上方にフリップチップの接続用端子１０２を設けたフリップチップエリアが位置すると、開口部１０６の縁１０６ａと複数のビアカバー１１２との間の間隔Ｓを形成する開口部１０６の周囲が、上記圧着及び焼成工程において垂直方向に押し潰され、図６(Ｃ)に示すように、基板１００の表面１００Ａに凹みＨが発生することがある。そして、この凹みＨに起因して基板１００の表面１００Ａの平坦性が損なわれ、実装すべきフリップチップと表面１００Ａ上の各接続端子１０２とが接続できなくなるという不具合を生じることがあった。
上記凹みＨは、開口部１０６内を貫通するビア配線１１０(同カバー１１２)が増える程、また、基板１００の表面１００Ａと導体配線層１０８の間に形成される前記メタルプレーン層１０４の層数が増加する程、或いは、前記開口部１０６の厚みが厚くなる程、顕著に発生する傾向がある。
【０００５】
この凹みＨを減らすため、これまでは、▲１▼メタルプレーン層の厚さを薄くして、前記開口部自体の厚みを薄くする方法や、▲２▼前記グリーンシートを積層し焼結した後で、基板の表面のフリップチップエリアを研磨加工して平坦にする方法が用いられていた。また、▲３▼前記開口部内に絶縁性ペーストを充填することも検討されている。
しかし、上記▲１▼の方法では、メタルプレーン層を薄くしても、メタルプレーン層の層数が増加するに連れて全ての開口部の厚みも増大するため、凹みの防止には不十分となる。また、上記▲２▼及び▲３▼の方法は、研磨加工や絶縁性ペーストを充填する工程が増えるため、生産性の観点から好ましくなかった。
【０００６】
【発明が解決すべき課題】
本発明は、以上の従来の技術が抱える問題点を解決し、メタルプレーン層の層数に拘わらず、平坦な主表面を有しフリップチップを確実に実装できると共に、工程を増やすことなく製造可能なフリップチップ実装用配線基板を提供することを目的とする。
【０００７】
【課題を解決するための手段】
本発明は、上記課題を解決するため、メタルプレーン層の開口部内において、この開口部を貫通する複数のビア配線のビアカバー同士や各ビアカバーと開口部の縁との間隔(面積)を減らすことで前記凹みの発生を抑制できることに着目して成されたものである。
即ち、本発明のフリップチップ実装用配線基板は、主表面にフリップチップを実装するための接続用端子を有し、且つ、内部に少なくとも１層以上形成され上記フリップチップを実装する領域の直下に開口部を有するメタルプレーン層と、このメタルプレーン層よりも上記主表面から離れた側に形成された導体配線層とを有すると共に、上記メタルプレーン層の開口部内に設けた複数のビアカバーを介して上記接続用端子と上記導体配線層との間をそれぞれ接続する複数のビア配線を有する配線基板であって、平面視したときの上記複数のビアカバーの総面積が、上記開口部の面積の３０％以上であることを特徴とする。
【０００８】
尚、上記接続用端子としては、接続用パッドを用いることが多いが、主表面に露出するビア配線の端部を接続用端子として用いても良い。
また、本発明のフリップチップ実装用配線基板は、前記複数のビア配線が平面視して略格子状に配置されている領域において、前記複数のビアカバーがそれぞれ略矩形状に形成されていることも特徴とする。
更に、前記複数のビアカバー全体がなす平面形状の輪郭が、前記開口部の縁の形状と略相似形となるように、各々のビアカバーの形状を形成したことも特徴とする。
これらの構成とすることにより、上記複数のビアカバーの総断面積を容易に前記開口部の面積の３０％以上とするこが可能になる。
【０００９】
更に、前記複数のビアカバー相互及び各ビアカバーと前記メタルプレーン層の開口部の縁との間隔を９０μｍ未満としたフリップチップ実装用配線基板も含まれる。
尚、上記の間隔とはカバー同士等の間における最短距離を指すものである。
また、上記の間隔は約７０ｍ程度が望ましい。
以上の構成によれば、ビアカバー同士の間隔及び開口部の縁と各ビアカバーとの間隔は、それらの間の絶縁を保ったまま可及的に小さくでき、セラミック基板製造時の圧着や焼成によっても基板の主表面に凹みを生じにくくなる。
【００１０】
また、平面視における開口部の面積に対するビアカバーの総面積の上限は、両者間の絶縁を保つため約５０％である。因みに、従来の技術における本面積比は、１０〜２０％であった。
更に、前記開口部内の前記複数のビアカバー又は各ビアカバーと開口部の縁とに囲まれた位置に、前記メタルプレーン層と略同じ厚さの導電性スペーサが周囲の各ビアカバー又は開口部の縁と９０μｍ未満の間隔を置いて配設されたフリップチップ実装用配線基板も含まれる。
この構成によれば、前記の面積比、及び／又は間隔を一層容易に実現できる。
【００１１】
【発明の実施の形態】
以下に本発明の実施に好適な形態を図面と共に説明する。
図１(Ａ)は、フリップチップ実装用配線基板１の部分縦断面図を示し、その主表面１Ａ上には、ＩＣ等のフリップチップ(図示せず)を実装するための接続用パッド(端子)２が複数個設けられている。また、基板１の内部には、例えば電源用のメタルプレーン層４と、その下方において所望の回路を形成する複数の導体配線層８が内蔵されている。そして、上記複数ある接続用パッド２の一部は、ビア(ビア配線)１１を介してメタルプレーン層４と導通される。また、他の接続用パッド２は、ビア１０ａ、ビアカバー１２及びビア１０ｂ、或いは、ビア１０ａ，１０ｂ，１０ｃ及びビアカバー１２，１２′からなるビア配線１０を介して下方の導体配線層８に導通される。
【００１２】
この場合、メタルプレーン層４とビアカバー１２との短絡を防ぐため、このプレーン層４内には、図１(Ｂ)に示すような開口部６が形成されている。上記ビアカバー１２は、上下のビア１０ａと１０ｂを接続するために介在されるもので、且つビア１０ａ・１０ｂ間のビアカバー１２は略上記開口部６内に位置する。
そして、開口部６は平面視で略1.07mm角の矩形状を呈し、且つ、開口部６の縁６ａと周囲のビアカバー１２との間隔Ｓ、及び各ビアカバー１２同士の間隔Ｓは、略７０μｍ程度である。因みに、ビアカバー１２の一辺が略１８０μｍの正方形を呈し、平面視における開口部６の面積に対する全ビアカバー１２の総面積の比は、約４５％である。
尚、図１(Ａ)において、各導体配線層８はビア１０ｄ、又はビア１０ｃ，１０ｄ及びビアカバー１２′を介して基板１の裏面に設けた外部端子用パッド１８に導通されている。
【００１３】
係る基板１は、次のように製造される。例えばアルミナを主成分とするグリーンシートを複数枚用意し、各シート上にＷやＭｏの高融点金属のペーストをスクリーン印刷によって塗布し、前記メタルプレーン層や所要の各種の回路を構成する導体配線層を形成する。この印刷時に、メタルプレーン層４内には上記開口部６が形成される。また、各グリーンシートには予め細孔が所定の位置に穿設され、その内部に前記金属ペーストと同様のインクメタライズが負圧等を利用して強制的に吸引・充填されてビア１０ａ等を形成し、且つその何れか一端の露出部には上記スクリーン印刷時にビアカバー１２が形成される。
これらの各グリーンシートを所定の順序で積層し、圧着した後、焼成することで、セラミックの配線基板１を得ることができる。
【００１４】
ここで、本発明と従来の技術を各々の具体例を挙げて比較する。メタルプレーン層内に同じ形状・寸法の開口部を設け、この開口部を貫通するビア配線の全ビアカバーの断面積と開口部の面積との面積比と、これら上方の基板の主表面における最大凹みをビアの配列形態別に測定した。それらの結果を表１に示す。
尚、表１に示す値は次の条件に従ったものである。
▲１▼開口部は、本発明例と従来の技術のものを共に正方形状とした。
▲２▼従来の技術のものでは、ビアカバーを直径１００μｍの円形とし、ビアカバー相互間の間隔を１５０μｍ、ビアカバーと開口部の縁との間隔を９０μｍとした。従って、開口部の一辺の寸法は、２×２列で５３０μｍ、３×３列で７８０μｍ、４×４列で１０３０μｍ、５×５列で１２８０μｍとなる。
▲３▼本発明例においては、ビアカバー相互間の間隔を７０μｍ、ビアカバーと開口部の縁との間隔を７０μｍとし、ビアカバーの形状を直径１８０μｍの円形、又は一辺が１８０μｍの正方形として幅を持たせた。従って、開口部の一辺の寸法は、２×２列で５７０μｍ、３×３列で８２０μｍ、４×４列で１０７０μｍ、５×５列で１３２０μｍとなる。
【００１５】
【表１】
【００１６】
表１において、従来の技術における前記面積比は、１１〜１２％であるのに対し、本発明によるものは３１〜４６．５％であった。また、それらの基板の表面における最大凹みは、従来の技術では１０〜３５μｍであるのに対し、本発明によるものは８〜２０μｍで、且つ同じ配列では何れも従来のものより低かった。更に、これらの基板表面の接続用パッドに、フリップチップを接続したが、従来技術のものは、凹み部分のパッドがチップ側の半田バンプと離間したのに対し、本発明によるものはチップ側の半田バンプと全て十分な接続ができた。これらの結果から、本発明の効果が容易に理解されると共に、前記の面積比を規定した意義も理解されよう。
【００１７】
図２は、本発明における他の形態に関し、同図(Ａ)は、メタルプレーン層２０に正方形の開口部２２を設け、その内部に格子状に配列されたビア２６に対応して円形のビアカバー２４を縦横３個ずつ配置し、且つ開口部２２と各カバー２４との間隔Ｓとカバー２４同士間の間隔Ｓを何れも７０μｍとしたものである。各カバー２４の上下にはビア２６がそれぞれ接続されている。
因みに、開口部２２を0.82mm角とし、各カバー２４の直径を１８０μｍ、上記間隔Ｓを７０μｍとすると、平面視における開口部２２の面積に対する全ビアカバー２４の総断面積の比は、３４％である。
尚、ビア２６が格子状に配列されている場合には、前記図１(Ｂ)で示したように、各ビアカバー２４を正方形又は矩形状にすると各間隔Ｓを保ったまま、各カバー２４同士も格子状に密に配置でき、上記の各隙間Ｓも可及的に小さくできるので、上記面積比を５０％付近まで容易に高められる。
【００１８】
図２(Ｂ)は、メタルプレーン層３０に四辺が複数の湾曲縁３３からなる開口部３２を設け、その内部で且つ各湾曲縁３３と同心状となる位置に丸形のビアカバー３４を縦横３個ずつ配置したものである。尚、開口部３２の湾曲縁３３と各カバー３４との間隔Ｓ及びカバー３４同士間の間隔Ｓを何れも９０μｍ未満とし、各カバー３４の上下にはビア３６がそれぞれ接続されている。
係る形態によると、複数のビアカバー３４全体がなす平面形状の輪郭が開口部３２と略相似形となるので、開口部３２に対する全ビアカバー３４の総断面積の比を３０％以上に確実に高められ、且つ上記の各間隔Ｓを９０μｍ未満に小さくすることも容易にできるので、本発明を実施する上で好ましい形態である。
【００１９】
図３は、本発明の更に異なる形態に関し、同図(Ａ)は、メタルプレーン層４０に四辺が複数の湾曲縁４３からなる開口部４２を設け、その内部で且つ各湾曲縁４３と同心状となる位置に丸形のビアカバー４４を縦横３個ずつ配置すると共に、互いに隣接し合う四個のカバー４４に囲まれた位置に菱形状の導電性スペーサ４８を配設したものである。この導電性スペーサ４８は、メタルプレーン層４０と同じ材質と厚さを有し、且つ各カバー４４に対向する辺には当該カバー４４と同心状となるカーブが付され、且つ９０μｍ未満の間隔Ｓを置いて形成されている。即ち、スペーサ４８はメタルプレーン層４０と同時にスクリーン印刷できるので、製造工程を増やすことなく形成できる。尚、図中の符号４６はカバー４４の上下に接続されたビアである。
従って、開口部４２の湾曲縁４３とカバー４４との間隔Ｓと共に、カバー４４と導電性スペーサ４８との間隔Ｓも可及的に小さくでき、且つ開口部４２内の複数のカバー４４に囲まれた位置においても、メタルプレーン層４０の厚さによる段差を解消できるので、基板の主表面に凹みが生じるのを更に確実に抑制することができる。このため、１つの開口部に多数のビア(ビアカバー)が貫通する構造を有するフリップチップ実装用の基板に効果的である。
尚、上記スペーサ４８を各カバー４４と開口部４２の各湾曲縁４３とに囲まれた位置に、上記間隔Ｓを保って配設することもできる。
【００２０】
図３(Ｂ)は、メタルプレーン層５０に周辺が複数の湾曲縁５３からなる六角状の開口部５２を設け、その内部で且つ各湾曲縁５３と同心状となる位置に丸形のビアカバー５４を千鳥状にして７個配置したものである。この場合、各ビアカバー５４は、千鳥状に配置されているので、それらの間の間隔は前記の各格子状に配置したものに比べ、比較的小さくできる。そのため、開口部５２に対する全ビアカバー５４の総断面積を３０％以上にすることが容易となり、本発明の実施に効果的な形態の一つである。尚、図中の符号５６は、ビアカバー５４の上下に接続されたビアである。
【００２１】
図４は、本発明の別の形態に関し、メタルプレーン層６０にコーナーを丸くした正方形状の開口部６２を形成し、この開口部６２内の各縁に沿って１２本のビア６５と、中央に４本のビア６７を集中して貫通させるため、周囲に配置される上下のビア６５同士間には平面視で細長の異形状としたビアカバー６４を介在させると共に、中央に配置される上下のビア６７同士間には平面視で略八角形のビアカバー６６を介在させたものである。
上記の各ビアカバー６４は、開口部６２内の間隔Ｓを狭めると共に、それら全体がなす平面形状の輪郭が開口部６２と略相似形となるので、開口部６２に対する全ビアカバー６４，６６の総断面積の比を、容易に３０％以上とすることができる。また、係る異形状のビアカバー６４を活用することで、開口部６２内のランダムな位置を上下に貫通する複数のビア配線がある場合に、それらのビアカバーの総断面積を確実に増やすことができる。
【００２２】
図５は、本発明のその他の形態に関し、同図(Ａ)はメタルプレーン層７０に長円形状の開口部７２を形成し、この開口部７２内に一対のビアカバー７３を配置し、それらの上下にビア７４を接続したものである。係るビア７４が２本のみの場合にも、これらの真上の主表面上にフリップチップエリアが存在する場合には、前記凹みの発生を防止することができる。
図５(Ｂ)は、メタルプレーン層７５に達磨形の開口部７６を形成し、この開口部７６内に大・小径二つのビアカバー７７ａ，７７ｂを略同じ間隔Ｓを置いて配置し、それらの上下に大・小径のビア７８ａ，７８ｂをそれぞれ接続したものである。
このように、複数のビア７８ａ，７８ｂの直径が異なる場合、それらの間に介在されるビアカバー７７ａ，７７ｂ全体がなす平面視の輪郭形状と略相似形となる開口部７６を採用することで、本発明を容易に実施することができる。
【００２３】
また、図５(Ｃ)は、メタルプレーン層８０に平面視で略Ｌ形状の開口部８２を形成し、その内部に大中小径の三種類のビアカバー８４,８６,８８を配置し、それらの上下に大中小径のビア８５,８７,８９をそれぞれ接続したものである。このように、ビアの寸法が複数種あり、且つそれらの配置がランダム状になっても、ビアカバー８４,８６,８８全体がなす平面視の輪郭形状を開口部８２の形状と略相似形としたので、開口部８２に対する全ビアカバー８４,８６,８８の総断面積を３０％以上にしたり、或いは、開口部８２と各ビアカバー８４,８６,８８との間隔やビアカバー８４,８６,８８同士間の間隔を容易に９０ｍμ未満に設定することができる。
更に、図５(Ｄ)は、メタルプレーン層９０に平面視で略菱形状の開口部９２を形成し、この開口部９２内に所定の間隔を介して図示中央の上下に変形五角形のビアカバー９４を対称に配置し、且つ左右に三角形のビアカバー９６を対称に配置すると共に、中央のビアカバー９４の上下には太径のビア９５を、左右のビアカバー９６の上下には細径のビア９７をそれぞれ接続したものである。
上記の各ビアカバー９４，９６全体がなす平面視の輪郭形状も、開口部９２と略相似形となるので、本発明の実施に適した形態の一つである。
【００２４】
本発明は、以上において説明した各形態に限定されるものではない。
例えば、配線基板内においてメタルプレーン層の上下に導体配線層が設けられ、複数のビア配線がこのメタルプレーン層に設けた開口部内を貫通する構造の基板や、複数のメタルプレーン層と複数の導体配線層が交互に設けられ、複数のビア配線が各メタルプレーン層に設けた開口部内を貫通する構造の基板にも適用できる。
また、前記メタルプレーン層の開口部内に配置した導電性スペーサを、複数のビアカバー同士の間を区画する線状、又は網の目状に配置することもできる。
更に、ビア自体の断面形状もその間に介在させる異形状のビアカバーと相似形として、その導電性をも高めることもできる。
尚、フリップチップに接続するための端子としては、前記のメタライズ印刷で形成した接続用パッドを用いる他に、最上部のビアの主表面に露出する端部をそのまま接続用端子として用いることもできる。
【００２５】
【発明の効果】
以上において説明した本発明の配線基板によれば、メタルプレーン層の開口部内を複数のビア配線がビアカバーを介して貫通しても、それら上方の基板の主表面には凹みが生じないか生じにくくなるので、主表面上の接続用パッド等にフリップチップを正確且つ確実に実装することができる。しかも、この基板を製造するに当たり、工程を増やすことなく容易に得ることもできる。
また、請求項２乃至５に記載の発明によれば、上記凹みの発生を一層確実に防止することができる。
【図面の簡単な説明】
【図１】 (Ａ)は本発明の配線基板の一形態を示す部分縦断面図、(Ｂ)は(Ａ)中のＢ−Ｂ端面図である。
【図２】 (Ａ),(Ｂ)は共に本発明の他の形態を示す図１(Ｂ)と同様の端面図である。
【図３】 (Ａ),(Ｂ)は共に本発明の異なる形態を示す図１(Ｂ)と同様の端面図である。
【図４】本発明の別の形態を示す図１(Ｂ)と同様の端面図である。
【図５】 (Ａ)〜(Ｄ)共に本発明のその他の形態を示す図１(Ｂ)と同様の端面図である。
【図６】 (Ａ)は従来の配線基板を示す部分縦断面図、(Ｂ)は(Ａ)中のＢ−Ｂ端面図で、（Ｃ)は(Ａ)中の部分拡大断面図である。
【符号の説明】
１………………………………………………………………配線基板
２，１８………………………………………………………接続用パッド(端子)
４,20,30,40,50,60,70,75,80,90……………………………メタルプレーン層
６,22,32,42,52,62,72,76,82,92……………………………開口部
６ａ,33,43,53…………………………………………………縁／湾曲縁
８………………………………………………………………導体配線層
１０,26,36,46,56,65,67,74,78,85,87,89,95,97…………ビア配線／ビア
１２,12′,24,34,44,54,64,66,73,77,84,86,88,94,96……ビアカバー
４８……………………………………………………………導電性スペーサ
Ｓ………………………………………………………………間隔
【表１】
Claims (5)
- 主表面にフリップチップを実装するための接続用端子を有し、
且つ、内部に少なくとも１層以上形成され上記フリップチップを実装する領域の直下に開口部を有するメタルプレーン層と、このメタルプレーン層よりも上記主表面から離れた側に形成された導体配線層とを有すると共に、
上記メタルプレーン層の開口部内に設けた複数のビアカバーを介して上記接続用端子と上記導体配線層との間をそれぞれ接続する複数のビア配線を有する配線基板であって、
平面視したときの上記複数のビアカバーの総面積が、上記開口部の面積の３０％以上であること
を特徴とするフリップチップ実装用配線基板。 - 前記複数のビア配線が平面視して略格子状に配置されている領域において、
前記複数のビアカバーがそれぞれ略矩形状に形成されていること
を特徴とする請求項１に記載のフリップチップ実装用配線基板。 - 前記複数のビアカバー全体がなす平面形状の輪郭が、前記開口部の縁の形状と略相似形となるように、各々のビアカバーの形状を形成したこと
を特徴とする請求項１又は２に記載のフリップチップ実装用配線基板。 - 前記複数のビアカバー相互及び各ビアカバーと前記メタルプレーン層の開口部の縁との間隔を９０μｍ未満としたこと
を特徴とする請求項１〜３の何れかに記載のフリップチップ実装用配線基板。 - 前記開口部内の前記複数のビアカバー又は各ビアカバーと開口部の縁とに囲まれた位置に、前記メタルプレーン層と略同じ厚さの導電性スペーサが周囲の各ビアカバー又は開口部の縁と９０μｍ未満の間隔を置いて配設されていること
を特徴とする請求項１〜４の何れかに記載のフリップチップ実装用配線基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02506297A JP3737597B2 (ja) | 1997-02-07 | 1997-02-07 | フリップチップ実装用配線基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02506297A JP3737597B2 (ja) | 1997-02-07 | 1997-02-07 | フリップチップ実装用配線基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10224038A JPH10224038A (ja) | 1998-08-21 |
| JP3737597B2 true JP3737597B2 (ja) | 2006-01-18 |
Family
ID=12155443
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02506297A Expired - Fee Related JP3737597B2 (ja) | 1997-02-07 | 1997-02-07 | フリップチップ実装用配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3737597B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4630027B2 (ja) * | 2004-09-08 | 2011-02-09 | 日本シイエムケイ株式会社 | プリント配線板とその製造方法 |
| US7388158B2 (en) * | 2004-09-17 | 2008-06-17 | Terdyne, Inc. | Concentric spacer for reducing capacitive coupling in multilayer substrate assemblies |
| JP5294828B2 (ja) * | 2008-01-28 | 2013-09-18 | 京セラ株式会社 | 積層基板 |
-
1997
- 1997-02-07 JP JP02506297A patent/JP3737597B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10224038A (ja) | 1998-08-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3283007B2 (ja) | 多層セラミック・キャパシタおよびこの多層セラミック・キャパシタの金属バイアを製造する方法 | |
| EP0478188A2 (en) | Integrated circuit package and compact assemblies thereof | |
| US9185805B2 (en) | Method of manufacturing a circuit substrate | |
| JPS5816552A (ja) | 半導体素子用パッケ−ジ | |
| US7302757B2 (en) | Micro-bumps to enhance LGA interconnections | |
| US20040238951A1 (en) | Semiconductor component | |
| JP3737597B2 (ja) | フリップチップ実装用配線基板 | |
| JP4041253B2 (ja) | 集積回路素子搭載用基板および集積回路装置 | |
| JP2012114278A (ja) | 配線基板および多数個取り配線基板 | |
| JP6921708B2 (ja) | セラミック基板 | |
| EP0100727B1 (en) | Semiconductor device comprising a ceramic base | |
| JP6666200B2 (ja) | 配線基板および電子装置 | |
| JP2004363224A (ja) | 半導体チップの接続構造 | |
| JP3091378B2 (ja) | セラミック多層基板 | |
| JPH0787236B2 (ja) | 半導体実装装置 | |
| JPH05347227A (ja) | 積層薄膜コンデンサ | |
| JP3305956B2 (ja) | セラミック積層構造の電子部品用パッケージ本体 | |
| JP3466398B2 (ja) | 配線基板とその製造方法 | |
| JP3688444B2 (ja) | セラミック多層配線基板 | |
| JPS6024093A (ja) | セラミツク配線基板の製造法 | |
| JPH03133136A (ja) | 集積回路用パッケージの製造方法 | |
| JPS5980957A (ja) | 半導体装置 | |
| JPH08181251A (ja) | セラミック多層基板 | |
| JP4206184B2 (ja) | 電子部品搭載用基板およびその多数個取り配列基板 | |
| JP3894810B2 (ja) | 多数個取り配線基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050217 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050426 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051011 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051027 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081104 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091104 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091104 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091104 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101104 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101104 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111104 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111104 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121104 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121104 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131104 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |