JP3734455B2 - 非可逆回路素子 - Google Patents
非可逆回路素子 Download PDFInfo
- Publication number
- JP3734455B2 JP3734455B2 JP2002146602A JP2002146602A JP3734455B2 JP 3734455 B2 JP3734455 B2 JP 3734455B2 JP 2002146602 A JP2002146602 A JP 2002146602A JP 2002146602 A JP2002146602 A JP 2002146602A JP 3734455 B2 JP3734455 B2 JP 3734455B2
- Authority
- JP
- Japan
- Prior art keywords
- yoke
- magnetic substrate
- substrate
- magnetic
- side wall
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P1/00—Auxiliary devices
- H01P1/32—Non-reciprocal transmission devices
- H01P1/38—Circulators
- H01P1/383—Junction circulators, e.g. Y-circulators
- H01P1/387—Strip line circulators
Landscapes
- Non-Reversible Transmitting Devices (AREA)
Description
【発明の属する技術分野】
本発明は、マイクロ波帯などの高周波帯域で使用されるアイソレータ、サーキュレータ等の非可逆回路素子に関する。
【0002】
【従来の技術】
図13は従来の一般的なアイソレータ(非可逆回路素子)の分解斜視図である。この図に示すアイソレータ60は、下ヨーク61と上ヨーク62との間に磁石部材63とスペーサ部材64と磁性組立体65とコンデンサ基板66、67、68と終端抵抗69と基板70とを介在させて構成されている。
この例の磁性組立体65は、フェライト板等からなる磁性体基板72とそれの表面側を囲んで配置された中心導体73、74、75と、磁性体基板72の裏面側でこれらの導体を接続した共通電極とから構成され、各中心導体73、74、75がスリットにより個々に2分割されている。
【0003】
また、前記基板70の上には、薄板状のコンデンサ基板66、67、68が配置され、これらコンデンサ基板66、67、68の内側に磁性組立体65が配置され、磁性組立体65の中心導体73、74、75の各先端部73a、74a、75aがそれらの下に位置するコンデンサ基板66、67、68に半田付けされて接合されている。また、これらの上側には、凸部64a、64aを有する板状のスペーサ部材64が配置され、そのスペーサ部材64の上に板状の磁石部材63が配置されて構成されている。
【0004】
図13に示す従来例のアイソレータ60において磁石部材63は磁性体基板72に対してバイアス磁界を印加するために設けられている。また、下ヨーク61と上ヨーク62は、先の磁石部材63からのバイアス磁界の磁路を形成するために、それらの側端部を垂直に折り曲げて折曲部を構成し、下ヨーク61と上ヨーク62を合わせた場合に全体として箱形になるように形成されていた。
【0005】
【発明が解決しようとする課題】
しかしながら、アイソレータ全体の素子サイズはmm単位で年々小型化されてきているので、ヨークの側面部と磁性体基板72とが近接配置される結果、あるいは、ヨーク側面部と磁石部材63とが近接配置される結果、ヨーク側面部の位置的な影響で磁性体基板72に印加されるバイアス磁界の均一性が悪化し、アイソレータとしての挿入損失が増加するなど、性能低下を引き起こすという問題があった。
【0006】
また、図13に示すアイソレータ60において、磁性体基板72に対して均一なバイアス磁界を作用させるためには、従来、磁性体基板72の大きさを磁石部材63に対して小さく形成し、磁性体基板72の全体に均一なバイアス磁界が作用するようにしていた。従って従来の磁性体基板72はアイソレータ60の全幅の50%程度の大きさに設定されているが、アイソレータ60としての性能を更に向上させるためには、できる限り磁性体基板72を大きくしたいという課題があった。
【0007】
本発明は以上の背景に基づいてなされたもので、強磁性体からなるヨークの側壁部分にギャップ部を形成するようにして磁性体基板周辺部に作用するバイアス磁界の乱れを抑制し、非可逆回路素子としての挿入損失の低下を防止し、挿入損失の低下を引き起こすことなく素子全体の小型化をなすことができる非可逆回路素子を提供することを目的の1つとする。
本発明は以上の背景に基づいてなされたもので、強磁性体からなるヨークの側壁部分にギャップ部を形成するようにして磁性体基板周辺部に作用するバイアス磁界の乱れを抑制し、非可逆回路素子としての挿入損失の低下を抑制し、挿入損失の低下を引き起こすことなく全体の小型化をなすことができるとともに、磁性体基板の大きさをできる限り大きくできるようにして性能を向上させた非可逆回路素子を提供することを目的の1つとする。
【0008】
【課題を解決するための手段】
本発明は前記課題を解決するために、上ヨークと下ヨークにより形成され側壁部を有するヨーク本体の内部に、磁性体基板と、該磁性体基板の主面上に個々に絶縁されて配置される複数本の線路導体と、前記磁性体基板の周囲に配置される複数のコンデンサ基板と、前記磁性体基板の主面に対して略垂直な方向に直流バイアス磁界を印加するための磁石部材とが具備され、前記複数の線路導体が前記磁性体基板の主面側において相互に重ねられ、前記磁性体基板の他面側において相互に接続され、前記磁性体基板の主面側において重ねられた前記線路導体の各端部が前記コンデンサ基板に接続されるとともに、前記上ヨークと下ヨークが強磁性体の板材からなり、前記上ヨークと下ヨークの少なくとも一方の端部に前記上ヨークあるいは下ヨークを構成する強磁性体の板材の折曲部からなる側壁部の一部が形成され、前記上ヨークと下ヨークを一体化して前記折曲部により側壁部の一部を構成することで矩形箱状のヨーク本体が構成され、前記上ヨークの折曲部と前記下ヨークの折曲部の少なくとも一方と対向する他のヨークとの間に前記上ヨークと下ヨークを磁気的に絶縁するギャップ部が形成される一方、前記ヨーク本体の内部に収容された磁性体基板が略長方形状とされ、その長辺側の両端部がヨーク本体側壁部に近接され、その短辺側端部の外側に個々にコンデンサ基板が配置されるとともに、前記ギャップ部が前記ヨーク本体の側壁部のうち、前記磁性体基板の長辺側の両端部が近接される側にのみ形成されたことを特徴とする。
【0009】
上ヨークと下ヨークの間にこれらの上下ヨークを磁気的に絶縁するギャップ部を設けた場合、非可逆回路素子を小型化しても磁石部材と上下ヨークの側壁部との磁気的な干渉、並びに、磁性体基板と上下ヨークの側壁部との磁気的な干渉が生じ難くなり、磁石部材から磁性体基板に作用させるバイアス磁界の乱れを少なくすることができ、結果的に挿入損失を抑制できる。また、バイアス磁界の乱れを抑制できるのでヨーク本体の側壁部分と磁石部材あるいは磁性体基板との距離を従来構造よりも更に接近させることができ、非可逆回路素子としての小型化に寄与する。
また、上ヨークあるいは下ヨークに設けた上ヨークと下ヨークを構成する強磁性体の板材の折曲部によりヨーク本体の側壁部の一部を構成し、上ヨークの折曲部と下ヨークの折曲部の少なくとも一方と対向する他のヨークとの間に上ヨークと下ヨークを磁気的に絶縁するギャップ部を形成することで、折曲部の存在によりギャップ部の距離を調整できるので、薄い磁石部材であっても磁性体基板に印加できるバイアス強度を保ちつつ、バイアス磁界を均一にできる。
【0012】
本発明は前記ギャップ部を前記ヨーク本体の側壁部のうち、前記磁性体基板の長辺側の両端部が近接される側にのみ形成したので、磁性体基板の隣接領域にギャップ部を設けることで磁性体基板とヨークの側壁部分とを接近させて小型構造とした場合であってもバイアス磁界の乱れを生じ難くすることが可能となる。
ギャップ部を設けた部分については、強磁性体の板材からなるヨークの側壁部分が存在しないので、ヨーク全体としての形状を保持するために磁気的に影響を持たない樹脂成形部を配置することが好ましい。これにより、バイアス磁界に影響を及ぼすことなくヨークとしての形状を保持することが可能となる。
本発明は前記課題を解決するために、前記ヨーク本体において前記折曲部の長さが前記ヨークの内部に収納された磁石部材の厚さ以下にされてなることを特徴とする。
ギャップ部の厚さは大きい方が好ましいが、中でも、前記折曲部の長さが磁石部材の厚さよりも小さければ良好な特性が得られ易い。
【0013】
【発明の実施の形態】
以下に本発明を更に詳細に説明する。
図1〜図3は非可逆回路素子の一例であるアイソレータの第1の形態を示すもので、この形態のアイソレータ1は、上ヨーク2と下ヨーク3とからケース状に構成されたヨーク本体9内に、永久磁石などからなる磁石部材4と強磁性体からなる磁性体基板5と線路導体6、7、8とこれら線路導体6、7、8を接続した共通電極10と磁性体基板5の周囲に配置されたコンデンサ基板11、12と終端抵抗(抵抗素子)13とを備えて構成されている。
【0014】
前記上ヨーク2と下ヨーク3からなるヨーク本体9は例えば4mm×4mm程度の箱形に形成されている。また、側面視略コ字型の上ヨーク2は側面視略コ字型の下ヨーク3に嵌め込み自在の大きさとされており、上ヨーク2と下ヨーク3の互いの開口部分を嵌め合わせることで両者を一体として箱状のヨーク本体9を構成することができるように構成されている。
即ち、下ヨーク3は図1に示すように平面視矩形状の強磁性体からなる底板3aとこの底板3aの相対向する2辺側に立設された樹脂成形部からなる側壁部(外壁部)3bとから構成される側面コ字型に形成されるとともに、上ヨーク2は図1と図4に示すように平面矩形状の強磁性体からなる天板2aとこの天板2aの相対向する2辺側に立設された樹脂成形部からなる側壁部(外壁部)2bとから構成される側面コ字型に形成されていて、上ヨーク2の側壁部2b、2bと下ヨーク3の側壁部3b、3bとを互い違いに配置してヨーク2、3が嵌め合わされている。また、上ヨーク2の側壁部2b、2bと下ヨーク3の側壁部3b、3bがいずれも樹脂製であるために、上ヨーク2と下ヨーク3との間の部分が全てギャップ部3Gとされている。
【0015】
なお、これらのヨーク2、3の形状はこの形態の形状に限定されるものではなく、複数のヨークでケース本体9を構成するものであれば、任意の形状で差し支えない。例えば、ヨーク2、3のどちらか一方の4周縁部のみに側壁部を形成してヨーク2、3の残りの一方を単板形状としても良く、ヨーク2、3のどちらか一方のヨークの3周縁部に側壁部を形成し他方のヨークの1周縁部に側壁部を形成しても良い。更に本発明の実施形態としては、ヨーク2、3の側壁部のうち、ヨーク2、3に近い側の部分を一部分のみ折曲部としてこれを延長するように樹脂成形部の側壁部を構成し、この樹脂成形部の側壁部を介して両ヨークを一体化した構成とする必要がある。
【0016】
前記の如く嵌め合わされた下ヨーク2と上ヨーク3が囲む空間には、先の磁性体基板5と3本の線路導体6、7、8とこれら線路導体6、7、8を接続した共通電極10とからなる磁性組立体15が収納されている。
前記磁性体基板5は、フェライト等の強磁性体からなり、図2に示すように平面視横長の略長方形板状とされている。より詳細には磁性体基板5は、相対向する横長の2つの長辺5a、5aと、これらの長辺5a、5aに直角向きの短辺5b、5bと、これらを接続する傾斜辺5dとから構成されている。
【0017】
先の3本の線路導体6、7、8と共通電極10は図3の展開図に示すように一体化されてなり、3本の線路導体6、7、8と共通電極10とを主体として電極部16が構成されている。先の共通電極10は、平面視先の磁性体基板5とほぼ相似形状の金属板からなる本体部10Aから構成されている。この本体部10Aは2つの長辺部10a、10aと、短辺部10b、10bと、これらを結ぶ4つの傾斜部10cとから構成される平面視略長方形(矩形状)とされている。
【0018】
先の共通電極10の4つのコーナ部の傾斜部10cのうち、一方の長辺部側の2つの傾斜部10cから第1の線路導体6と第2の線路導体7が延出形成されている。まず、先の2つの傾斜部10cの一方から、第1の基部導体6aと第1の中心導体6bと第1の先端部導体6cからなる第1の線路導体6が延出形成される一方、先の傾斜部10cの他方から、第2の基部導体7aと第2の中心導体7bと第2の先端部導体7cとからなる第2の線路導体7が延出形成されている。前記基部導体6a、7aはいずれも傾斜部10cを延長するように傾斜部10cと同じ幅に形成されている。次に、前記中心導体6b、7bはいずれも共通電極10の短辺部10bに対して平行に形成されている。
前記第1の線路導体6の幅方向中央部にはスリット部18を形成することで中央部導体6bが2本の分割導体6b1、6b2に分割され、基部導体6aも2本の分割導体6a1、6a2に分割され、前記第2の線路導体7の幅方向中央部にも同様のスリット部19が形成されて分割導体7b1、7b2に分割され、基部導体7aも分割導体7a1、7a2に分割されている。
【0019】
前記共通電極10の他方の長辺部10a側の中央部に第3の線路導体8が延設されている。この第3の線路導体8は共通電極10から突出形成された第3の基部導体8aと第3の中心導体8bと第3の先端部導体8cから構成されている。
前記第3の基部導体8aは2本の短冊状の分割導体8a1、8a2からなり、2本の分割導体8a1、8a2の間にはスリット20が形成されている。前記第3の中心導体8bは、平面視L字状の分割導体8b1と分割導体8b2とからなり、分割導体8b1と8b2とから菱形の中心導体8bが構成されている。
更に、これらの分割導体8b1、8b2の先端側はL字型の第3の先端部導体8cに一体化されている。この第3の先端部導体8cは接続部8c1と接続部8c2とから構成されている。
前記の如く構成された共通電極10は、その本体部10Aを磁性体基板5の裏面側(一面側)に添わせ、第1の線路導体6と第2の線路導体7と第3の線路導体8とを磁性体基板5の表面側(他面側)に折り曲げて磁性体基板5に装着され、磁性体基板5とともに磁性組立体15が構成されている。
【0020】
以上のように第1〜第3の線路導体6、7、8を磁性体基板5の主面(表面)側に装着することで、図1Aに示すように第1の線路導体6と第2の線路導体7は個々に磁性体基板5の対角線に沿って重ねて配置されている。
なお、図1Aでは略したが、磁性体基板5と第1の線路導体6と第2の線路導体7と第3の線路導体8との間には各々図1Bに簡略的に示すように絶縁シートZが介在されて各線路導体6、7、8は個々に電気的に絶縁されている。
【0021】
前記磁性組立体15は下ヨーク3の底部中央側に配置され、下ヨーク3の底部側の磁性組立体15の両側部分には平面視細長で先の磁性体基板5の半分程度の厚さの板状のコンデンサ基板11、12が収納され、コンデンサ基板12の一側部側には終端抵抗13が収納されている。
【0022】
先の第1の線路導体6の先端部導体6cを先のコンデンサ基板11の一側端部に形成されている電極部11aに電気的に接続し、先の第2の線路導体7の先端部導体7cを先のコンデンサ基板11の他側端部に形成されている電極部11bに電気的に接続し、先の第3の中心導体8の先端部導体8cをコンデンサ基板12と終端抵抗13に電気的に接続して磁性組立体15にコンデンサ11、12と終端抵抗13とが接続されている。なお、この終端抵抗13を接続しなければ、本実施形態の構成はサーキュレータとして機能する。
【0023】
前記先端部導体7cの部分が接続されたコンデンサ基板11の端部側にアイソレータ1としての第1ポートP1が形成され、先端部導体6cの部分が接続されたコンデンサ基板11の端部側にアイソレータ1としての第2ポートP2が形成され、先端部導体8cの部分が接続された終端抵抗13の端部側がアイソレータ1としての第3ポートP3とされている。
【0024】
また、下ヨーク3と上ヨーク2との間の空間部において磁性組立体15はその空間部の厚さの半分程を占有する厚さに形成されているので、磁性組立体15よりも上ヨーク2側の空間部分には、図6にも示すスペーサ部材30が収納され、該スペーサ部材30に磁石部材4が設置されている。
先のスペーサ部材30は、上ヨーク2の内部に収納可能な大きさの基板部31と、この基板部31の底部側の4隅の各コーナ部分に形成された脚部31aとからなり、基板部31において脚部(凸部)31a…が形成されていない側の面(上面)に収納凹部31bが形成され、該収納凹部31bの底面側には基板部31を貫通する矩形型の透孔31cが形成されている。
【0025】
次に、図1に示す磁性体基板5の横幅(平面視矩形状の磁性体基板5の長さ方向に沿う幅)は、ヨーク2、3からなるヨーク本体9の横幅の65%以上、100%以下であることが好ましく、75%以上、100%以下であることがより好ましい。ヨーク2、3が4mm角の大きさとするならば、65%以上、100%以下とは2.6mm以上、4mm以下、75%以上、100%以下とは、3mm以上、4mm以下を意味する。
この点において従来構造では磁性体基板に均一なバイアス磁界を印加するために、50%程度、即ち4mm角のアイソレータでは2mm程度とされていたが、本願発明構造を採用して磁性体基板周辺部のバイアス磁界の乱れを無くするならば、上述の範囲の磁性体基板とすることが可能となり、アイソレータ1としての性能向上に寄与する。
【0026】
これにより、例えば0.8GHz帯域用のアイソレータにおいて、磁性体基板の主面上に配置するべき中央導体の導体長として3mm以上が望ましいと考えられるが、磁性体基板5の横幅を2.67mmとするならば磁性体基板5の対角線を想定して導体長3mmを確保し易いので、この場合に4mm角のアイソレータを実現することができる。これに対して4mm角のアイソレータにおいて50%程度で2mm幅の磁性体基板を用いた場合は、中央導体を対角線に配置しても2.83mm(81/2)程度の線路長を確保するのが限界となる。
【0027】
図1〜図6に示す形態のアイソレータ1は、線路導体6、7、8における中心導体6b、7b、8bの折り曲げ部分が磁性体基板5の表面側において正確な角度に折り畳まれている。従って、入力側の線路導体から磁性体基板5に入力された信号を出力側に効果的に伝搬させることができ、低損失でしかも広帯域な通過特性を発揮できる。従って磁性組立体15の磁気特性として好適なものが確実に得られるようになる。
また、下ヨーク3の側壁を樹脂製の側壁部3bとし、上ヨーク2の側壁を樹脂製の側壁部2bとして上下のヨーク2,3の周縁部間をギャップ部3Gとしているので、アイソレータ1を小型化してヨーク2,3の側壁部と磁石部材4の周縁部が更に接近しても、あるいは、ヨーク2,3の側壁部と磁性体基板5の両端部が更に接近しても、磁性体基板5の主面(上面)の全域にほぼ垂直な向きのバイアス磁界を印加することが可能となる。
これに対してヨーク2,3の側壁部が仮に強磁性体からなるものである場合、強磁性体のヨーク側壁部によって磁性体基板5の両端部側のバイアス磁界が乱される結果、磁性体基板5の主面周辺部に対して垂直方向の良好なバイアス磁界印加ができなくなる構成に比較し、先の構成であるならば、磁性体基板5の主面に対して垂直な方向のバイアス磁界を印加し易くなる。
【0028】
図6は、先のアイソレータ1が適用される携帯電話装置の回路構成の一例を示すもので、この例の回路構成においては、アンテナ40にデュプレクサ(アンテナ共用器)41が接続され、このデュプレクサ41の出力側にローノイズアンプ(増幅器)42と段間フィルタ48と混合回路43を介してIF回路44が接続され、デュプレクサ41の入力側にアイソレータ1とパワーアンプ(増幅器)45と混合回路46を介してIF回路47が接続され、混合回路43、46に分配トランス49を介して局部発振器50が接続されて構成されている。
先の構成のアイソレータ1は図6Aに示すような携帯電話装置の回路に組み込まれて使用され、アイソレータ1からアンテナ共振器41側への信号は低損失で通過させるが、その逆方向の信号は損失を大きくして遮断するように作用する。これにより、増幅器45側のノイズ等の不要な信号を増幅器42側に逆入力させないという作用を奏する。
【0029】
図6Bは先に示した構成のアイソレータ1の動作原理を示すものである。図6Bに示す回路に組み込まれているアイソレータ1は、符号1'で示す第1ポートP1側から符号2'で示す第2ポートP2方向への信号は伝えるが、符号2'の第2ポートP2側から符号3'の第3ポートP3側への信号は終端抵抗13により減衰させて吸収し、終端抵抗13側の符号3'で示す第3ポートP3側から符号1'で示す第1ポートP1側への信号は遮断する。
従って図6Aに示す回路に組み込んだ場合に先に説明した効果を奏することができる。
【0030】
ところで以上説明した形態においては、磁性組立体15として図2に示す略矩形状の磁性体基板5と図3に示す電極部16とを組み合わせたものを適用したが、本発明で用いる磁性組立体として、図13に示す円盤型の磁性体基板72とそれを囲んで配置された中心導体73、74、75とその裏面側に配置される共通電極とから構成されたものを用いても良いのは勿論である。本発明で用いる磁性組立体においては、適用される磁性体基板の形状が特に制限されるものではなく、中心導体の形状も特に制限されるものではない。
【0031】
次に、先の形態ではヨーク2、3の側壁部分を樹脂製として強磁性体からなる部分を板状に形成してヨーク2、3を全体として個々にコ字型に形成したが、本発明の実施の形態では板状の強磁性体の両端部を部分的に折り曲げて強磁性体のみで側壁部分を有するコ字型に形成し、強磁性体の折曲部からなる側壁部分を延長するように樹脂成形部の側壁部を形成してヨークとする。この場合は、ヨーク本体9に関して側壁部分の一部分が強磁性体からなり残りの一部分が成形樹脂からなる構成とすることができる。そして、この構成を採用した場合、樹脂製の側壁部分がギャップ部となるので、ギャップ部の厚さはヨーク本体の側壁部の高さよりも薄いものとなる。
【0032】
前記の如くヨークの折り曲げ部分により側壁部の一部を構成する場合、磁石部材4を0.65mmの厚さとすると、ヨーク2,3の折り曲げ部の長さの例として、上ヨーク2の折り曲げ部の長さを0.65mm以下として下ヨーク3の折り曲げ部の長さを1.0mm以下とすることができ、下ヨーク3の折り曲げ部の長さを0.65mm以下として上ヨークの折り曲げ部の長さを1.0mm以下とすることができる。
先の折り曲げ部の長さにおいて、磁石部材4の厚さ程度以下が好ましく、磁石部材4の厚さの半分程度以下がより好ましい。例えば磁石部材4の厚さが0.65mmの場合、折り曲げ部の長さは0.65mm以下、好ましくは0.3mm以下である。
これらの値の関係において、強磁性体の折り曲げ部からヨークの側壁部を構成した場合に、この側壁部の長さを長くした方がより薄い磁石部材4で所定のバイアス磁界強度が得られ易いが、強磁性体からなるヨークの側壁部が短い方があるいは無い方が磁性体基板5に印加されるバイアス磁界の分布を均一にすることができる。
【0033】
【実施例】
図1に示すアイソレータの構成において、磁性体基板として図2に示す略矩形状ではなく、図13に示す円盤状の磁性体基板を用いてアイソレータを組み立てて試験に供した。
第1の中心導体の先端部のポートP1と第2の中心導体の先端部のポートP2に接続するべきコンデンサ基板の容量を5.0pF、ポートP3に接続するべきコンデンサの容量を5.0pFに設定し、フェライトからなる磁性体基板を直径2.0mm、厚さ0.35mmの円盤状のものとして全体4mm角のアイソレータを作製した。
アイソレータを構成する上ヨークと下ヨークはFeもしくはNi-Fe合金からなる4mm角のものを用い、上ヨークと下ヨークとのギャップ(換言すると成形樹脂製の周壁部の高さ)を1.5mm、磁石部材の厚さを0.65mmとした。ヨーク本体側壁部と磁性体基板との距離を種々の値に変更した際のアイソレータとしての挿入損失特性を測定した結果を以下の表1に示す。
【0034】
「表1」
磁性体基板とヨーク外周壁との距離 1.5mm 0.9mm
外周壁の高さ1.5mmの試料の挿入損失 0.49dB 0.61dB
外周壁の高さ0.0mmの試料の挿入損失 0.46dB 0.51dB
【0035】
表1において、外周壁の高さ1.5mmの試料とは、平面視正方形状かつ側面視コ字型の上下の各ヨークの外周壁の各高さを1.5mmに設定した従来構成のアイソレータ(1枚の板状体をコ字型に折り曲げてその折り曲げ部分を外周壁とした構成)を示し、ヨーク外周壁の高さ0mmの試料とはヨークを平面視正方形板状としてその外周壁を成形樹脂製とした構成を示し、磁性体基板とヨーク外周壁との距離とは円盤状の磁性体基板の外周部と平面視正方形状のヨークの縁部までの距離を示す。
表1に示す結果から、ヨーク外周壁の高さが0.0mmの試料の方が磁性体基板とヨーク外周壁との距離が1.5mmの場合と0.9mmの場合のいずれの場合も挿入損失が小さくなっている。従って先の構成の場合、従来構造よりも挿入損失が小さく、磁性体基板とヨークとの距離を短くしても挿入損失の小さいアイソレータを提供できることが明らかである。また、磁性体基板とヨークとの距離を短くしても挿入損失の増加割合を小さくできるということは、小型化しても特性の劣化を生じ難いアイソレータを提供できることを意味する。
【0036】
図7は先のアイソレータにおいて、Sパラメータと称される値のうちS12の値を測定した結果を示し、図8はS21の値を測定した結果を示し、図9はS11の値を測定した結果を示し、図10はS22の値を測定した結果を示す。
Sパラメータとは、アイソレータ等の電子部品の評価に使用されるパラメータであり、例えば|S21|の値は挿入損失と称されている。電子部品において2つのポート(出入口)Pを有する部品を想定し、この部品のポートP1から入射した波が自身のポートに反射してくる度合いがS11(リターンロス)、ポートP2へ透過していく度合いがS21、反対にポートP2から入射した波が自身のポートP2に反射してくる度合いがS22(リターンロス)、ポートP2へ透過していく度合いがS12(アイソレーション)である。
【0037】
図7に示すS12の測定結果では、0.00mmの場合の値は27.43dB、0.30mmの場合の値は25.12dB、0.65mmの場合の値は5.44dB、0.9mmの場合の値は23.09dBであった。
図8に示すS21の測定結果では、0.00mmの場合の値は0.46dB、0.30mmの場合の値は0.48dB、0.65mmの場合の値は0.50dB、0.9mmの場合の値は0.52dBであった。
図9に示すS11の測定結果では、0.00mmの場合の値は24.88dB、0.30mmの場合の値は23.48dB、0.65mmの場合の値は22.31dB、0.9mmの場合の値は21.76dBであった。
図10に示すS22の測定結果では、0.00mmの場合の値は25.94dB、0.30mmの場合の値は23.71dB、0.65mmの場合の値は22.70dB、0.9mmの場合の値は22.08dBであった。
【0038】
図7に示す測定結果から、ヨーク側壁部の高さが0.3mm〜0.65mmの範囲ではS12の値に変化なし、0.65mm以上において悪化する傾向にある。図8と図9と図10に示す測定結果から、S21の値、S11の値、S22の値ともにヨーク外周壁高さが低くなるとと単調に特性が向上する傾向があり、ヨーク外周壁の高さが0.3mm以下の範囲ではこれらのSパラメータの値に全く問題なしとして使用可能なレベルになる。
【0039】
図11と図12は先に示す構造のアイソレータにおける磁界分布を測定した結果を示すものである。図11はヨーク2、3の側壁部を樹脂製としてヨーク2、3を単板状に形成し、ヨーク2、3の間隙を全部ギャップ部としたアイソレータの一例構造の磁界分布測定結果を示し、図12はヨーク2'の側壁部を2/3程度磁性体の折曲部として側壁部を構成し、側壁部の高さの1/3程度をギャップ部としたアイソレータの一構造例の磁界分布測定結果を示す。
図11と図12に示す結果から明らかなように、磁石部材4と磁性体基板5をヨークの側壁部に接近させた場合、磁性体基板5の周辺側において磁界の乱れが生じ易いが、上下のヨークの間を全てギャップ部とした構造の方が磁性体基板周辺部近傍における磁界の乱れが少ないことが明らかである。
【0040】
【発明の効果】
以上説明したように本発明は、ヨーク本体の側壁部のうち、磁性体基板の長辺側の両端部が近接される側にのみギャップ部を形成したので、非可逆回路素子を小型化しても磁石部材と上下ヨークの側壁部との磁気的な干渉、並びに、磁性体基板と上下ヨークの側壁部との磁気的な干渉が生じ難くなり、磁石部材から磁性体基板に作用させるバイアス磁界の乱れを少なくすることができ、結果的に挿入損失を抑制できる。また、バイアス磁界の乱れを抑制できるのでヨーク本体の側壁部分と磁石部材あるいは磁性体基板との距離を従来構造よりも更に接近させることができ、小型化しても特性の劣化の生じ難い非可逆回路素子を提供できる。
更に、非可逆回路素子としての小型化をなし得る上に、バイアス磁界の乱れを少なくできるので、磁性体基板のサイズをこれまで以上に大きくすることが可能となり、非可逆回路素子としての性能向上に寄与する。
また、上ヨークあるいは下ヨークに設けた上ヨークと下ヨークを構成する強磁性体の板材の折曲部によりヨーク本体の側壁部を構成し、上ヨークの折曲部と下ヨークの折曲部の少なくとも一方と対向する他のヨークとの間に上ヨークと下ヨークを磁気的に絶縁するギャップ部を形成することにより、折曲部の存在によりギャップ部の距離を調整できるので、薄い磁石部材であっても磁性体基板に印加できるバイアス強度を保ちつつ、バイアス磁界を均一にできる。
【0041】
また、ヨーク本体を矩形箱状に形成し、その内部に収容された磁性体基板を略長方形状とし、その長辺側の両端部をヨーク本体側壁部に近接させ、その短辺側端部の外側に個々にコンデンサ基板を配置するとともに、前記ギャップ部を前記ヨーク本体の側壁部のうち、前記磁性体基板の長辺側の両端部が近接される側にのみ形成することにより、非可逆回路素子としての小型化をなし得る上に、バイアス磁界の乱れを少なくできるので、磁性体基板のサイズをこれまで以上に大きくすることが可能となり、非可逆回路素子としての性能向上に寄与する。
【0042】
ヨークのギャップ部を設けた部分については、ヨークの側壁部分が存在しないので、ヨーク全体としての形状を保持するために磁気的に影響を持たない樹脂成形部を配置することができる。これにより、バイアス磁界に影響を及ぼすことなくヨークとしての形状を保持することが可能となる。
【0043】
本発明において、ギャップ部の厚さを除く部分のヨーク本体の側面高さを前記ヨークの内部に収納された磁石部材の厚さ以下にすることで、良好な特性が得られ易い。
【図面の簡単な説明】
【図1】 図1Aは第1の形態に係るアイソレータの内部構造を示す平面図、図1Bは同アイソレータの部分断面図である。
【図2】 図2は本発明に係るアイソレータに用いられる磁性体基板の一例を示す平面図。
【図3】 図3は本発明に係るアイソレータに用いられる電極部の展開図である。
【図4】 図4は第1の形態のアイソレータに備えられる上ヨークを示す側面図である。
【図5】 図5は同アイソレータに備えられるスペーサ部材の一例を示す斜視図である
【図6】 図6Aはこの種のアイソレータが備えられる携帯電話の電気回路の一例を示す図、図6Bはアイソレータの動作原理を示す図である。
【図7】 図7は実施例のアイソレータにおいて、Sパラメータと称される値のうちS12の値を測定した結果を示す図である。
【図8】 図8は実施例のアイソレータにおいて、Sパラメータと称される値のうちS21の値を測定した結果を示す図である。
【図9】 図9は実施例のアイソレータにおいて、Sパラメータと称される値のうちS11の値を測定した結果を示す図である。
【図10】 図10は実施例のイソレータにおいて、Sパラメータと称される値のうちS22の値を測定した結果を示す図である。
【図11】 図11は第1の形態の構造の一例のアイソレータにおける磁界分布を測定した結果を示す図である。
【図12】 図12は他の例のアイソレータにおける磁界分布を測定した結果を示す図である。
【図13】 図13は従来のアイソレータの一例を示す分解斜視図である。
【符号の説明】
1…アイソレータ、2…上ヨーク、2b…側壁部(外壁部)、3…下ヨーク、3b…側壁部(外壁部)、3G…ギャップ部、4…磁石部材、5…磁性体基板、6、7、8…線路導体、9…ヨーク本体、11、12…コンデンサ基板、
13…終端抵抗。
Claims (3)
- 上ヨークと下ヨークにより形成され側壁部を有するヨーク本体の内部に、磁性体基板と、該磁性体基板の主面上に個々に絶縁されて配置される複数本の線路導体と、前記磁性体基板の周囲に配置される複数のコンデンサ基板と、前記磁性体基板の主面に対して略垂直な方向に直流バイアス磁界を印加するための磁石部材とが具備され、
前記複数の線路導体が前記磁性体基板の主面側において相互に重ねられ、前記磁性体基板の他面側において相互に接続され、前記磁性体基板の主面側において重ねられた前記線路導体の各端部が前記コンデンサ基板に接続されるとともに、
前記上ヨークと下ヨークが強磁性体の板材からなり、前記上ヨークと下ヨークの少なくとも一方の端部に前記上ヨークあるいは下ヨークを構成する強磁性体の板材の折曲部からなる側壁部の一部が形成され、前記上ヨークと下ヨークを一体化して前記折曲部により側壁部の一部を構成することで矩形箱状のヨーク本体が構成され、前記上ヨークの折曲部と前記下ヨークの折曲部の少なくとも一方と対向する他のヨークとの間に前記上ヨークと下ヨークを磁気的に絶縁するギャップ部が形成される一方、
前記ヨーク本体の内部に収容された磁性体基板が略長方形状とされ、その長辺側の両端部がヨーク本体側壁部に近接され、その短辺側端部の外側に個々にコンデンサ基板が配置されるとともに、前記ギャップ部が前記ヨーク本体の側壁部のうち、前記磁性体基板の長辺側の両端部が近接される側にのみ形成されたことを特徴とする非可逆回路素子。 - 前記ヨーク本体において前記上ヨークと下ヨークの折曲部の長さが前記ヨーク本体の内部に収納された磁石部材の厚さ以下にされてなることを特徴とする請求項1に記載の非可逆回路素子。
- 前記ヨーク本体において前記上ヨークの折曲部あるいは前記下ヨークの折曲部を延長するように樹脂成形部の側壁部を形成し、該樹脂成形部の側壁部を介して前記上ヨークと下ヨークを一体化したことを特徴とする請求項1または2に記載の非可逆回路素子。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002146602A JP3734455B2 (ja) | 2002-05-21 | 2002-05-21 | 非可逆回路素子 |
US10/440,769 US6828872B2 (en) | 2002-05-21 | 2003-05-19 | Irreversible circuit device suppressing drop of insertion loss and achieving compact scale |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002146602A JP3734455B2 (ja) | 2002-05-21 | 2002-05-21 | 非可逆回路素子 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003338702A JP2003338702A (ja) | 2003-11-28 |
JP3734455B2 true JP3734455B2 (ja) | 2006-01-11 |
Family
ID=29545139
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002146602A Expired - Fee Related JP3734455B2 (ja) | 2002-05-21 | 2002-05-21 | 非可逆回路素子 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6828872B2 (ja) |
JP (1) | JP3734455B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004253930A (ja) * | 2003-02-19 | 2004-09-09 | Alps Electric Co Ltd | アイソレータ |
KR20060050844A (ko) * | 2004-10-07 | 2006-05-19 | 히타치 긴조쿠 가부시키가이샤 | 집중 상수형 비가역 회로 소자 |
EP1699107B1 (de) * | 2005-03-05 | 2017-05-31 | TRUMPF Hüttinger GmbH + Co. KG | 3dB-Koppler |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1041706A (ja) * | 1996-07-26 | 1998-02-13 | Hitachi Metals Ltd | 非可逆回路素子 |
JP2002135009A (ja) * | 2000-10-26 | 2002-05-10 | Murata Mfg Co Ltd | 非可逆回路素子及び通信装置 |
JP2002151914A (ja) * | 2000-11-07 | 2002-05-24 | Murata Mfg Co Ltd | 非可逆回路素子及び通信装置 |
JP3655583B2 (ja) * | 2001-12-17 | 2005-06-02 | アルプス電気株式会社 | 非可逆回路素子 |
JP3675411B2 (ja) | 2002-02-18 | 2005-07-27 | 日立金属株式会社 | 非可逆回路素子 |
-
2002
- 2002-05-21 JP JP2002146602A patent/JP3734455B2/ja not_active Expired - Fee Related
-
2003
- 2003-05-19 US US10/440,769 patent/US6828872B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US6828872B2 (en) | 2004-12-07 |
US20030218513A1 (en) | 2003-11-27 |
JP2003338702A (ja) | 2003-11-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH11355012A (ja) | 非可逆回路素子 | |
JP3734455B2 (ja) | 非可逆回路素子 | |
JP3235560B2 (ja) | 非可逆回路素子 | |
US6642831B2 (en) | Nonreciprocal circuit device and communication device using same | |
JP3676996B2 (ja) | 非可逆回路素子及びアイソレータ | |
JP3665776B2 (ja) | 非可逆回路素子及びそれを用いた通信機装置 | |
JP3395748B2 (ja) | 非可逆回路素子及び通信機装置 | |
US6597253B2 (en) | Nonreciprocal circuit device and communication apparatus including the same | |
JP2004048485A (ja) | 非可逆回路素子 | |
US20040246063A1 (en) | Nonreciprocal circuit element | |
JP3663195B2 (ja) | 非可逆回路素子及びそれを用いた通信機装置 | |
JP2004289291A (ja) | アイソレータ及び通信機装置 | |
US20040066248A1 (en) | Miniature non-reciprocal circuit element with little variation in input impedance and communication apparatus | |
JP3697410B2 (ja) | 非可逆回路素子 | |
JPH088610A (ja) | 非可逆回路素子 | |
US20040108915A1 (en) | Non-reciprocal circuit element having small insertion loss and wide isolation bandwidth, and communication device | |
JP3331701B2 (ja) | 非可逆回路素子 | |
JP2003115702A (ja) | 非可逆回路素子及び通信装置 | |
JPH09270607A (ja) | 非可逆回路素子 | |
JP3267010B2 (ja) | 非可逆回路素子 | |
JP2004350131A (ja) | 非可逆回路素子及びそれを用いた通信機装置 | |
JP2000151217A (ja) | 非可逆回路素子 | |
JPH11298205A (ja) | 非可逆回路素子 | |
JP2004320543A (ja) | 集中常数型非可逆回路素子及びそれを用いた通信機装置 | |
JPH1079606A (ja) | 非可逆回路素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041126 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041214 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050214 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050405 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050606 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050609 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050927 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051018 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081028 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091028 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |