JP3655583B2 - 非可逆回路素子 - Google Patents
非可逆回路素子 Download PDFInfo
- Publication number
- JP3655583B2 JP3655583B2 JP2001383276A JP2001383276A JP3655583B2 JP 3655583 B2 JP3655583 B2 JP 3655583B2 JP 2001383276 A JP2001383276 A JP 2001383276A JP 2001383276 A JP2001383276 A JP 2001383276A JP 3655583 B2 JP3655583 B2 JP 3655583B2
- Authority
- JP
- Japan
- Prior art keywords
- ferrite member
- circuit device
- dielectric
- electrode
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P1/00—Auxiliary devices
- H01P1/32—Non-reciprocal transmission devices
- H01P1/38—Circulators
- H01P1/383—Junction circulators, e.g. Y-circulators
- H01P1/387—Strip line circulators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/52—One-way transmission networks, i.e. unilines
Landscapes
- Non-Reversible Transmitting Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明はアンテナ共用器等に使用されるサーキュレータ、アイソレータ等の非可逆回路素子に関する。
【０００２】
【従来の技術】
従来の非可逆回路素子の構成を図８，図９に基づいて説明すると、非可逆回路素子Ｓ２は、１２０度の間隔で配設されると共に、一部が互いに交叉して配置された金属板からなる３個の中心導体５１と、この３個の中心導体５１を成型加工により埋設した絶縁材からなる誘電体基板５２と、中心導体５１の交叉部分の上部に配置された磁石５３と、中心導体５１の交叉部分の下部に配置された円形のフェライト板５８と、上部に位置する磁石３の外部を覆うように配置された磁性板からなる第１のヨーク５４と、この第１のヨーク５４に接合され、下部に位置するフェライト板５８の外部を覆うように配置された磁性板からなる有底の第２のヨーク５５とで構成されている。
【０００３】
また、非可逆回路素子Ｓ２は、第１，第２のヨーク５４，５５で磁気閉回路が形成されると共に、３個の中心導体５１に設けられた入出力用の端子５１ａが第１，第２のヨーク５４，５５の側方から外部に突出した構成となっている。
【０００４】
アンテナ共用器等の回路基板５６は、孔５６ａが設けられると共に、この孔５６ａの周辺に複数個の導電パターン５７が設けられている。
また、導電パターン５７が施された回路基板５６上には、非可逆回路素子Ｓ２に接続されるチップ型のコンデンサ等の種々の電気部品（図示せず）が搭載されて、所望の電子回路が形成されている。
【０００５】
そして、非可逆回路素子Ｓ２は、回路基板５６の孔５６ａに位置させて、中心導体５１の端子５１ａ、及びアース電極（図示せず）を導電パターン５７上に載置し、これ等を半田付けにより導電パターン５７に接続された構成となっている。
【０００６】
【発明が解決しようとする課題】
従来の非可逆回路素子は、金属板からなる３個の中心導体５１を成型加工により埋設した誘電体基板５２と、フェライト板５８とが互いに重ね合わされる構成となっているため、厚みが大きくなり、薄型に不適であるという問題がある。
また、非可逆回路素子Ｓ２に接続されるコンデンサが回路基板５６に搭載されるため、チップ型のコンデンサが必要となるばかりか、回路基板５６が大型になるという問題がある。
【０００７】
そこで、本発明は薄型で、コンデンサを備えた非可逆回路素子を提供することを目的とする。
【０００８】
【課題を解決するための手段】
上記課題を解決するための第１の解決手段として、平板状のフェライト部材と、このフェライト部材上に積層して形成され、絶縁材からなる積層された複数の誘電体と、この誘電体を挟んで上下方向の異なる面に形成され、上下方向において一部が交叉する導電層からなる第１，第２，第３の中心導体とを備え、前記第１，第２，第３の中心導体のそれぞれの一端側は接地され、前記第１，第２，第３の中心導体のそれぞれの他端側には、前記第１，第２，第３の中心導体が設けられた前記誘電体のそれぞれの面に形成され、前記他端側に接続された導電層からなる接続部が設けられ、前記誘電体、又は／及び前記フェライト部材には、接地された複数の電極部が設けられ、前記複数の電極部のそれぞれは、前記第１，第２，第３の中心導体のそれぞれの前記他端側に接続された前記接続部の一部と対向して、前記接続部の前記一部と前記電極部との間でコンデンサを形成した構成とした。
【０００９】
また、第２の解決手段として、導電層からなる前記複数の電極部が前記フェライト部材の上面に形成された構成とした。
また、第３の解決手段として、前記誘電体と前記フェライト部材には複数の孔が設けられ、前記第１，第２，第３の中心導体の前記一端側は、前記孔内に形成された接続導体に接続された状態で、前記フェライト部材の下面に形成された下部電極と電気的に接続されて接地された構成とした。
【００１０】
また、第４の解決手段として、前記電極部が前記接続導体に接続された構成とした。
また、第５の解決手段として、前記第１，第２，第３の中心導体の前記他端側に接続された前記接続部は、前記フェライト部材の側面に設けられた導電層からなる第１の導電体によって、前記フェライト部材の前記側面の下部側まで電気的に導出された構成とした。
【００１１】
また、第６の解決手段として、前記電極部の一端側は、前記フェライト部材の側面に設けられた導電層からなる第２の導電体によって、前記フェライト部材の前記側面の下部側まで電気的に導出された構成とした。
【００１２】
また、第７の解決手段として、前記誘電体が絶縁膜によって形成された構成とした。
また、第８の解決手段として、前記フェライト部材は、複数枚のフェライト薄板が積層されたブロック体で構成された構成とした。
【００１３】
また、第９の解決手段として、前記誘電体の上部に配置された磁石と、この磁石を覆うように配置された第１のヨークと、前記フェライト部材の下面に配置された第２のヨークとを備え、前記第１，第２のヨークによって磁気閉回路を構成した。
【００１４】
また、第１０の解決手段として、前記第２のヨークは、前記フェライト部材の下面に設けられた凹部内に配置されて、前記凹部内に設けられた下部電極には、前記第２のヨークが電気的に接続されると共に、前記第１，第２，第３の中心導体の前記一端側が前記下部電極に電気的に接続されて接地された構成とした。
【００１５】
【発明の実施の形態】
本発明の非可逆回路素子の図面を説明すると、図１は本発明の非可逆回路素子の第１実施例を示す斜視図、図２は本発明の非可逆回路素子の第１実施例に係る要部の断面図、図３は本発明の非可逆回路素子の第１実施例を示す分解斜視図、図４は本発明の非可逆回路素子の第１実施例に係り、フェライト部材と誘電体の分解斜視図、図５は本発明の非可逆回路素子の第１実施例に係り、サーキュレータの等価回路図、図６は本発明の非可逆回路素子の第２実施例に係り、フェライト部材と誘電体の分解斜視図、図７は本発明の非可逆回路素子の第２実施例に係り、アイソレータの等価回路図である。
【００１６】
次に、本発明の非可逆回路素子をサーキュレータに適用した第１実施例の構成を図１〜図５に基づいて説明すると、ＹＩＧ（Ｙｔｔｒｉｕｍ ｉｒｏｎ ｇａｒｎｅｔ）等からなる平板状のフェライト部材１は、上下に貫通する３個（複数個）の孔１ａと、下面に設けられた凹部１ｂとを有する。
【００１７】
そして、フェライト部材１は、複数枚の積層された矩形状のフェライト薄板２が焼結されたブロック体で構成されている。
また、このブロック体は、例えば、３枚の広幅のフェライト薄板２ａと、２枚の細幅のフェライト薄板２ｂとで構成されている。
更に、最下部に位置する２枚のフェライト板２ｂは、広幅のフェライト薄板２ａの長手方向の両側に配置されて、広幅のフェライト薄板２ａの中央部の下面が露出し、フェライト部材１の下面に凹部１ｂが形成された状態となっている。
【００１８】
そして、フェライト部材１の広幅のフェライト薄板２ａに設けられた孔１ａのそれぞれには、銅等からなる接続導体３が充填されている。
なお、接続導体３は、孔１ａの内面に形成されたものでも良い。
フェライト部材１の上面には、銅等の導電層からなる複数個の第１，第２、第３電極部４，５、６が形成されると共に、これ等の電極部４，５、６に接続された導電層からなる接続部４ａ、５ａ、６ａが形成されている。
そして、これ等の接続部４ａ、５ａ、６ａは、少なくとも一つの接続導体３に接続されると共に、フェライト部材１の対向する側辺まで延びて形成されている。
【００１９】
フェライト部材１の対向する側面には、銅等の導電層からなり、上下方向に延びた複数の第１，第２の導電体７，８が形成されると共に、この第１，第２の導電体７，８は、フェライト部材１の下面に跨って形成されている。
そして、複数の第２の導電体８のそれぞれは、接続部４ａ、５ａ、６ａに接続されて、第１，第２，第３の電極部４，５，６がフェライト部材１の側面の下部まで電気的に導出されている。
【００２０】
フェライト部材１の下面である凹部１ｂには、銅等からなる下部電極９が形成され、この下部電極９は、接続導体３に接続されている。
そして、接続導体３と、第１，第２，第３の電極部４，５，６と、接続部４ａ、５ａ、６ａと、第１，第２の導電体７，８，及び下部電極９は、フェライト薄板２の焼結時に、フェライト薄板２に充填、或いは膜形成された銅が焼成されて形成される。
【００２１】
フェライト部材１の上面には、絶縁材である熱硬化性樹脂等の絶縁膜からなる積層された複数の誘電体１０ａ、１０ｂ、１０ｃが積層して形成されている。
この誘電体１０ａ、１０ｂ、１０ｃの一面には、銅等の導電層からなる第１，第２，第３の中心導体１１，１２，１３と、第１，第２，第３の中心導体１１，１２，１３の端部に接続され、銅等の導電層からなる接続部１１ａ、１２ａ、１３ａがそれぞれ形成されている。
【００２２】
そして、第１，第２，第３の中心導体１１，１２，１３は、互いに１２０度の間隔を置いて配設されると共に、上下方向において一部が交叉した状態となっている。
即ち、これ等の第１，第２，第３の中心導体１１，１２，１３は、誘電体を挟んで上下方向の異なる誘電体の面に形成された状態となっている。
【００２３】
前記接続部１１ａの一部１１ｂは、誘電体１０ａを挟んで第１の電極部４と対向し、また、接続部１２ａの一部１１２ｂは、誘電体１０ａ、１１ａを挟んで第３の電極部６と対向し、更に、接続部１３ａの一部１３ｂは、誘電体１０ａ、１０ｂ、１０ｃを挟んで第２の電極部５と対向している。
その結果、接続部１１ａと第１の電極部４とでコンデンサ１４が、また、接続部１２ａと第３の電極部６とでコンデンサ１５が、更に、接続部１３ａと第２の電極部５とでコンデンサ１６が形成されている。
【００２４】
また、誘電体１０ａ、１０ｂ、１０ｃには、第１，第２，第３の中心導体１１，１２，１３の一端側の箇所において、前記孔１ａと合致した位置に孔１０ｄが設けられ、この孔１０ｄには、銅等からなる接続導体３が充填されて、第１，第２，第３の中心導体１１，１２，１３の一端側が接続部４ａ、５ａ、６ａと下部電極９とに接続されている。
【００２５】
更に、第１，第２，第３の中心導体１１，１２，１３の他端側の接続された接続部１１ａ、１２ａ、１３ａは、誘電体１０ａ、１０ｂ、１０ｃの側辺に延びて、フェライト部材１の側面に設けられた第１の導電体７に接続されて、フェライト部材１の下部に電気的に導出されている。
【００２６】
そして、誘電体１０ａ、１０ｂ、１０ｃの製造は、フェライト部材１の上面に、先ず、絶縁膜からなる誘電体１０ａが孔１０ｄを設けた状態でコーティングにより形成され、次に、この誘電体１０ａ上にメッキ、或いはコーティング等によって第１の中心導体１１、及び接続部１１ａが形成される。
次に、誘電体１０ａの上面に、絶縁膜からなる誘電体１０ｂが孔１０ｄを設けた状態でコーティングにより形成され、次に、この誘電体１０ｂ上にメッキ、或いはコーティング等によって第２の中心導体１２、及び接続部１２ａが形成される。
【００２７】
更に、誘電体１０ｂの上面に、絶縁膜からなる誘電体１０ｃが孔１０ｄを設けた状態でコーティングにより形成され、次に、この誘電体１０ｃ上にメッキ、或いはコーティング等によって第３の中心導体１３、及び接続部１３ａが形成された後、孔１０ｄに接続導体３を充填して、第１，第２，第３の中心導体１１，１２，１３の一端側がフェライト部材１に形成された接続導体３に接続するようになっている。
【００２８】
なお、誘電体１０ａ、１０ｂ、１０ｃの他の製造方法として、フェライト部材１に形成された接続導体３がフェライト部材１の上面から僅かに突出した状態で設けられ、この状態で、誘電体１０ａ、１０ｂ、１０ａが接続導体３の突出した部分を除くフェライト部材１の上面にコーティングされると共に、第１，第２，第３の中心導体１１，１２，１３が接続導体３の突出の部分に接触された状態で形成するようにしても良い。
【００２９】
磁石１７が誘電体１０ｃの上部に配置され、この磁石１７の外部には、磁石１７を覆うようにコ字状の磁性板（鉄板等）からなる第１のヨーク１８が配置されている。
そして、この第１のヨーク１８は、第１，第２の導電体７，８が設けられていないフェライト部材１の対向する側面に延びた状態となっている。
【００３０】
四角状の磁性板（鉄板等）からなる第２のヨーク１９は、下部電極９に溶接、或いは半田付け等によって電気的に接合された状態で、フェライト部材１の凹部１ｂ内に収納されて、フェライト部材１の下面と面一状態で配置されている。
この時、第１，第２のヨーク１８，１９は、下部の位置で互いに接触した状態となり、これによって、第１，第２のヨーク１８，１９とによって磁気閉回路が構成されて、サーキュレータからなる非可逆回路素子が形成されている。
【００３１】
また、このような構成を有する非可逆回路素子は、ここでは図示しないが、導電パターンを有する回路基板上に搭載されるようになっている。
そして、非可逆回路素子が搭載された際、第１の導電体７は、配線用の導電パターンに半田付けされると共に、第２の導電体８は、接地用の導電パターンに半田付けされる。
更に、第２のヨーク１９は、例えば、接地用の導電パターン上に配置すると、第２のヨーク１９が接地されて、接続導体３の接地を確実にできる。
【００３２】
サーキュレータからなる非可逆回路素子は、図５の等価回路図に示すように、第１，第２，第３の中心導体１１，１２，１３のそれぞれの一端側に入出力端子となる第１の導電体７が設けられ、また、それぞれの他端側が接地されると共に、第１，第２，第３の中心導体１１，１２，１３と第１の導電体７との間において、第１，第２，第３の中心導体１１，１２，１３に接続された接続部１１ａ、１２ａ、１３ａのそれぞれの一部と対向する第１，第３，第２の電極部４，６，５とで形成される接地されたコンデンサ１４，１５，１６とが接続された構成となっている。
【００３３】
また、図６，図７は、本発明の非可逆回路素子をアイソレータに適用した第２実施例を示し、この第２実施例は、図６に示すように、誘電体１０ａに設けられた第１の中心導体１１の端部と接続部２０との間に抵抗層からなる抵抗２１が設けられ、また、抵抗２１を介して第１の中心導体１１に接続された接続部２０の一部２０ａが第１の電極部４と対向してコンデンサ１４を形成すると共に、接続部２０の一端は第１の導電体７に接続されない構成となっている。
【００３４】
その他の構成は、上述した第１実施例と同様であるので、同一部品に同一番号を付し、ここではその説明を省略する。
また、このように構成されたアイソレータからなる非可逆回路素子は、前述の第１実施例と同様に、回路基板（図示せず）に搭載されるものである。
【００３５】
アイソレータからなる非可逆回路素子は、図７の等価回路図に示すように、第１の中心導体１１と抵抗２１とが直列接続され、抵抗２１に接続された接続部１１ａと第１の電極部４とで、接地されたコンデンサ１４が形成されている。
また、一端側に設けられた第１の導電体７が入出力端子となった第２の中心導体１２に接続された接続部１２ａと第３の電極部６とで、接地されたコンデンサ１５が形成されると共に、このコンデンサ１５の両側に存在する接続部５ａ、１２ａがインダクタ２２，２３となっている。
【００３６】
更に、一端側に設けられた第１の導電体７が入出力端子となった第３の中心導体１３に接続された接続部１３ａと第２の電極部５とで、接地されたコンデンサ１６が形成されると共に、このコンデンサ１６の両側に存在する接続部６ａ、１３ａがインダクタ２４，２５となった構成となっている。
【００３７】
なお、上記実施例では、コンデンサを形成する電極部がフェライト部材の上面に設けたられもので説明したが、電極部を誘電体に形成しても良い。
また、最上部に位置する第３の中心導体が露出したもので説明したが、この上にもう一層の誘電体を設けて、第３の中心導体を覆うようにしても良い。
【００３８】
【発明の効果】
本発明の可逆回路素子は、平板状のフェライト部材と、このフェライト部材上に積層して形成され、絶縁材からなる積層された複数の誘電体と、この誘電体を挟んで上下方向の異なる面に形成され、上下方向において一部が交叉する第１，第２，第３の中心導体とを備えたため、上下方向に薄くできて、薄型の可逆回路素子を提供できる。
【００３９】
また、第１，第２，第３の中心導体は、導電層によって誘電体の異なる面上に形成されると共に、誘電体には、第１，第２，第３の中心導体のそれぞれに接続された導電層からなる接続部が設けられたため、導電層によって中心導体と接続部が形成されていることにより、より薄型にできると共に、この接続部の一部をコンデンサに利用できて好適となる。
【００４０】
また、誘電体、又は／及びフェライト部材には、第１，第２，第３の中心導体のそれぞれに接続された接続部の一部と対向する複数の電極部が設けられ、接続部の一部と電極部との間でコンデンサを形成したため、別部品であるチップ型コンデンサを必要とせず、安価で、小型、薄型の非可逆回路素子を提供できる。
【００４１】
また、導電層からなる複数の電極部がフェライト部材の上面に形成されたため、電極部の形成が容易となって、生産性の良好なものが得られる。
【００４２】
また、誘電体とフェライト部材には複数の孔が設けられ、第１，第２，第３の中心導体の一端側は、孔内に形成された接続導体に接続された状態で、フェライト部材の下面に電気的に導出されたため、中心導体の接地構成が簡単で、生産性の良好なものが得られる。
【００４３】
また、電極部が接続導体に接続されたため、簡単な構成によりコンデンサと中心導体の接地が確実で容易となる。
【００４４】
また、フェライト部材の下面には、導電層からなる下部電極が設けられ、接続導体が下部電極に接続されたため、回路基板に搭載された際、中心導体の接地が確実で、容易となる。
【００４５】
また、第１，第２，第３の中心導体の他端側に接続された接続部は、フェライト部材の側面に設けられた導電層からなる第１の導電体によって、フェライト部材の下部側に電気的に導出されたため、従来の径方向に突出する端子が無く、小型で、中心導体の配線の容易な非可逆回路素子を提供できる。
【００４６】
また、電極部の一端側は、フェライト部材の側面に設けられた導電層からなる第２の導電体によって、フェライト部材の下部側に電気的に導出されたため、小型で、中心導体の配線の容易な非可逆回路素子を提供できる。
【００４７】
また、誘電体が絶縁膜によって形成されたため、より薄型の非可逆回路素子を提供できる。
【００４８】
また、フェライト部材は、複数枚のフェライト薄板が積層されたブロック体で構成されたため、フェライト部材の形状に自由度を持たせることができると共に、フェライト部材の製造が容易となる。
【００４９】
また、誘電体の上部に配置された磁石と、この磁石を覆うように配置された第１のヨークと、フェライト部材の下面に配置された第２のヨークとを備え、第１，第２のヨークによって磁気閉回路を構成したため、下部電極の接地が容易となる。
【００５０】
また、第２のヨークは、フェライト部材の下面に設けられた凹部内に配置されて、第２のヨークがフェライト部材の下面に設けられ、第１，第２，第３の中心導体の一端側と導通した下部電極に電気的接合を行ったため、薄型のものが得られると共に、下部電極の接地が容易となる。
【図面の簡単な説明】
【図１】 本発明の非可逆回路素子の第１実施例を示す斜視図。
【図２】 本発明の非可逆回路素子の第１実施例に係る要部の断面図。
【図３】 本発明の非可逆回路素子の第１実施例を示す分解斜視図。
【図４】 本発明の非可逆回路素子の第１実施例に係り、フェライト部材と誘電体の分解斜視図。
【図５】 本発明の非可逆回路素子の第１実施例に係り、サーキュレータの等価回路図。
【図６】 本発明の非可逆回路素子の第２実施例に係り、フェライト部材と誘電体の分解斜視図。
【図７】 本発明の非可逆回路素子の第２実施例に係り、アイソレータの等価回路図。
【図８】 従来の非可逆回路素子の分解斜視図。
【図９】 従来の非可逆回路素子の取付を示す分解斜視図。
【符号の説明】
１ フェライト部材
１ａ 孔
１ｂ 凹部
２ フェライト薄板
２ａ 広幅のフェライト薄板
２ｂ 細幅のフェライト薄板
３ 接続導体
４ 第１の電極部
４ａ 接続部
５ 第２の電極部
５ａ 接続部
６ 第３の電極部
６ａ 接続部
７ 第１の導電体
８ 第２の導電体
９ 下部電極
１０ａ 誘電体
１０ｂ 誘電体
１０ｃ 誘電体
１０ｄ 孔
１１ 第１の中心導体
１１ａ 接続部
１１ｂ 一部
１２ 第２の中心導体
１２ａ 接続部
１２ｂ 一部
１３ 第３の中心導体
１３ａ 接続部
１３ｂ 一部
１４ コンデンサ
１５ コンデンサ
１６ コンデンサ
１７ 磁石
１８ 第１のヨーク
１９ 第２のヨーク
２０ 接続部
２０ａ 一部
２１ 抵抗
２２ インダクタ
２３ インダクタ
２４ インダクタ
２５ インダクタ
【発明の属する技術分野】
本発明はアンテナ共用器等に使用されるサーキュレータ、アイソレータ等の非可逆回路素子に関する。
【０００２】
【従来の技術】
従来の非可逆回路素子の構成を図８，図９に基づいて説明すると、非可逆回路素子Ｓ２は、１２０度の間隔で配設されると共に、一部が互いに交叉して配置された金属板からなる３個の中心導体５１と、この３個の中心導体５１を成型加工により埋設した絶縁材からなる誘電体基板５２と、中心導体５１の交叉部分の上部に配置された磁石５３と、中心導体５１の交叉部分の下部に配置された円形のフェライト板５８と、上部に位置する磁石３の外部を覆うように配置された磁性板からなる第１のヨーク５４と、この第１のヨーク５４に接合され、下部に位置するフェライト板５８の外部を覆うように配置された磁性板からなる有底の第２のヨーク５５とで構成されている。
【０００３】
また、非可逆回路素子Ｓ２は、第１，第２のヨーク５４，５５で磁気閉回路が形成されると共に、３個の中心導体５１に設けられた入出力用の端子５１ａが第１，第２のヨーク５４，５５の側方から外部に突出した構成となっている。
【０００４】
アンテナ共用器等の回路基板５６は、孔５６ａが設けられると共に、この孔５６ａの周辺に複数個の導電パターン５７が設けられている。
また、導電パターン５７が施された回路基板５６上には、非可逆回路素子Ｓ２に接続されるチップ型のコンデンサ等の種々の電気部品（図示せず）が搭載されて、所望の電子回路が形成されている。
【０００５】
そして、非可逆回路素子Ｓ２は、回路基板５６の孔５６ａに位置させて、中心導体５１の端子５１ａ、及びアース電極（図示せず）を導電パターン５７上に載置し、これ等を半田付けにより導電パターン５７に接続された構成となっている。
【０００６】
【発明が解決しようとする課題】
従来の非可逆回路素子は、金属板からなる３個の中心導体５１を成型加工により埋設した誘電体基板５２と、フェライト板５８とが互いに重ね合わされる構成となっているため、厚みが大きくなり、薄型に不適であるという問題がある。
また、非可逆回路素子Ｓ２に接続されるコンデンサが回路基板５６に搭載されるため、チップ型のコンデンサが必要となるばかりか、回路基板５６が大型になるという問題がある。
【０００７】
そこで、本発明は薄型で、コンデンサを備えた非可逆回路素子を提供することを目的とする。
【０００８】
【課題を解決するための手段】
上記課題を解決するための第１の解決手段として、平板状のフェライト部材と、このフェライト部材上に積層して形成され、絶縁材からなる積層された複数の誘電体と、この誘電体を挟んで上下方向の異なる面に形成され、上下方向において一部が交叉する導電層からなる第１，第２，第３の中心導体とを備え、前記第１，第２，第３の中心導体のそれぞれの一端側は接地され、前記第１，第２，第３の中心導体のそれぞれの他端側には、前記第１，第２，第３の中心導体が設けられた前記誘電体のそれぞれの面に形成され、前記他端側に接続された導電層からなる接続部が設けられ、前記誘電体、又は／及び前記フェライト部材には、接地された複数の電極部が設けられ、前記複数の電極部のそれぞれは、前記第１，第２，第３の中心導体のそれぞれの前記他端側に接続された前記接続部の一部と対向して、前記接続部の前記一部と前記電極部との間でコンデンサを形成した構成とした。
【０００９】
また、第２の解決手段として、導電層からなる前記複数の電極部が前記フェライト部材の上面に形成された構成とした。
また、第３の解決手段として、前記誘電体と前記フェライト部材には複数の孔が設けられ、前記第１，第２，第３の中心導体の前記一端側は、前記孔内に形成された接続導体に接続された状態で、前記フェライト部材の下面に形成された下部電極と電気的に接続されて接地された構成とした。
【００１０】
また、第４の解決手段として、前記電極部が前記接続導体に接続された構成とした。
また、第５の解決手段として、前記第１，第２，第３の中心導体の前記他端側に接続された前記接続部は、前記フェライト部材の側面に設けられた導電層からなる第１の導電体によって、前記フェライト部材の前記側面の下部側まで電気的に導出された構成とした。
【００１１】
また、第６の解決手段として、前記電極部の一端側は、前記フェライト部材の側面に設けられた導電層からなる第２の導電体によって、前記フェライト部材の前記側面の下部側まで電気的に導出された構成とした。
【００１２】
また、第７の解決手段として、前記誘電体が絶縁膜によって形成された構成とした。
また、第８の解決手段として、前記フェライト部材は、複数枚のフェライト薄板が積層されたブロック体で構成された構成とした。
【００１３】
また、第９の解決手段として、前記誘電体の上部に配置された磁石と、この磁石を覆うように配置された第１のヨークと、前記フェライト部材の下面に配置された第２のヨークとを備え、前記第１，第２のヨークによって磁気閉回路を構成した。
【００１４】
また、第１０の解決手段として、前記第２のヨークは、前記フェライト部材の下面に設けられた凹部内に配置されて、前記凹部内に設けられた下部電極には、前記第２のヨークが電気的に接続されると共に、前記第１，第２，第３の中心導体の前記一端側が前記下部電極に電気的に接続されて接地された構成とした。
【００１５】
【発明の実施の形態】
本発明の非可逆回路素子の図面を説明すると、図１は本発明の非可逆回路素子の第１実施例を示す斜視図、図２は本発明の非可逆回路素子の第１実施例に係る要部の断面図、図３は本発明の非可逆回路素子の第１実施例を示す分解斜視図、図４は本発明の非可逆回路素子の第１実施例に係り、フェライト部材と誘電体の分解斜視図、図５は本発明の非可逆回路素子の第１実施例に係り、サーキュレータの等価回路図、図６は本発明の非可逆回路素子の第２実施例に係り、フェライト部材と誘電体の分解斜視図、図７は本発明の非可逆回路素子の第２実施例に係り、アイソレータの等価回路図である。
【００１６】
次に、本発明の非可逆回路素子をサーキュレータに適用した第１実施例の構成を図１〜図５に基づいて説明すると、ＹＩＧ（Ｙｔｔｒｉｕｍ ｉｒｏｎ ｇａｒｎｅｔ）等からなる平板状のフェライト部材１は、上下に貫通する３個（複数個）の孔１ａと、下面に設けられた凹部１ｂとを有する。
【００１７】
そして、フェライト部材１は、複数枚の積層された矩形状のフェライト薄板２が焼結されたブロック体で構成されている。
また、このブロック体は、例えば、３枚の広幅のフェライト薄板２ａと、２枚の細幅のフェライト薄板２ｂとで構成されている。
更に、最下部に位置する２枚のフェライト板２ｂは、広幅のフェライト薄板２ａの長手方向の両側に配置されて、広幅のフェライト薄板２ａの中央部の下面が露出し、フェライト部材１の下面に凹部１ｂが形成された状態となっている。
【００１８】
そして、フェライト部材１の広幅のフェライト薄板２ａに設けられた孔１ａのそれぞれには、銅等からなる接続導体３が充填されている。
なお、接続導体３は、孔１ａの内面に形成されたものでも良い。
フェライト部材１の上面には、銅等の導電層からなる複数個の第１，第２、第３電極部４，５、６が形成されると共に、これ等の電極部４，５、６に接続された導電層からなる接続部４ａ、５ａ、６ａが形成されている。
そして、これ等の接続部４ａ、５ａ、６ａは、少なくとも一つの接続導体３に接続されると共に、フェライト部材１の対向する側辺まで延びて形成されている。
【００１９】
フェライト部材１の対向する側面には、銅等の導電層からなり、上下方向に延びた複数の第１，第２の導電体７，８が形成されると共に、この第１，第２の導電体７，８は、フェライト部材１の下面に跨って形成されている。
そして、複数の第２の導電体８のそれぞれは、接続部４ａ、５ａ、６ａに接続されて、第１，第２，第３の電極部４，５，６がフェライト部材１の側面の下部まで電気的に導出されている。
【００２０】
フェライト部材１の下面である凹部１ｂには、銅等からなる下部電極９が形成され、この下部電極９は、接続導体３に接続されている。
そして、接続導体３と、第１，第２，第３の電極部４，５，６と、接続部４ａ、５ａ、６ａと、第１，第２の導電体７，８，及び下部電極９は、フェライト薄板２の焼結時に、フェライト薄板２に充填、或いは膜形成された銅が焼成されて形成される。
【００２１】
フェライト部材１の上面には、絶縁材である熱硬化性樹脂等の絶縁膜からなる積層された複数の誘電体１０ａ、１０ｂ、１０ｃが積層して形成されている。
この誘電体１０ａ、１０ｂ、１０ｃの一面には、銅等の導電層からなる第１，第２，第３の中心導体１１，１２，１３と、第１，第２，第３の中心導体１１，１２，１３の端部に接続され、銅等の導電層からなる接続部１１ａ、１２ａ、１３ａがそれぞれ形成されている。
【００２２】
そして、第１，第２，第３の中心導体１１，１２，１３は、互いに１２０度の間隔を置いて配設されると共に、上下方向において一部が交叉した状態となっている。
即ち、これ等の第１，第２，第３の中心導体１１，１２，１３は、誘電体を挟んで上下方向の異なる誘電体の面に形成された状態となっている。
【００２３】
前記接続部１１ａの一部１１ｂは、誘電体１０ａを挟んで第１の電極部４と対向し、また、接続部１２ａの一部１１２ｂは、誘電体１０ａ、１１ａを挟んで第３の電極部６と対向し、更に、接続部１３ａの一部１３ｂは、誘電体１０ａ、１０ｂ、１０ｃを挟んで第２の電極部５と対向している。
その結果、接続部１１ａと第１の電極部４とでコンデンサ１４が、また、接続部１２ａと第３の電極部６とでコンデンサ１５が、更に、接続部１３ａと第２の電極部５とでコンデンサ１６が形成されている。
【００２４】
また、誘電体１０ａ、１０ｂ、１０ｃには、第１，第２，第３の中心導体１１，１２，１３の一端側の箇所において、前記孔１ａと合致した位置に孔１０ｄが設けられ、この孔１０ｄには、銅等からなる接続導体３が充填されて、第１，第２，第３の中心導体１１，１２，１３の一端側が接続部４ａ、５ａ、６ａと下部電極９とに接続されている。
【００２５】
更に、第１，第２，第３の中心導体１１，１２，１３の他端側の接続された接続部１１ａ、１２ａ、１３ａは、誘電体１０ａ、１０ｂ、１０ｃの側辺に延びて、フェライト部材１の側面に設けられた第１の導電体７に接続されて、フェライト部材１の下部に電気的に導出されている。
【００２６】
そして、誘電体１０ａ、１０ｂ、１０ｃの製造は、フェライト部材１の上面に、先ず、絶縁膜からなる誘電体１０ａが孔１０ｄを設けた状態でコーティングにより形成され、次に、この誘電体１０ａ上にメッキ、或いはコーティング等によって第１の中心導体１１、及び接続部１１ａが形成される。
次に、誘電体１０ａの上面に、絶縁膜からなる誘電体１０ｂが孔１０ｄを設けた状態でコーティングにより形成され、次に、この誘電体１０ｂ上にメッキ、或いはコーティング等によって第２の中心導体１２、及び接続部１２ａが形成される。
【００２７】
更に、誘電体１０ｂの上面に、絶縁膜からなる誘電体１０ｃが孔１０ｄを設けた状態でコーティングにより形成され、次に、この誘電体１０ｃ上にメッキ、或いはコーティング等によって第３の中心導体１３、及び接続部１３ａが形成された後、孔１０ｄに接続導体３を充填して、第１，第２，第３の中心導体１１，１２，１３の一端側がフェライト部材１に形成された接続導体３に接続するようになっている。
【００２８】
なお、誘電体１０ａ、１０ｂ、１０ｃの他の製造方法として、フェライト部材１に形成された接続導体３がフェライト部材１の上面から僅かに突出した状態で設けられ、この状態で、誘電体１０ａ、１０ｂ、１０ａが接続導体３の突出した部分を除くフェライト部材１の上面にコーティングされると共に、第１，第２，第３の中心導体１１，１２，１３が接続導体３の突出の部分に接触された状態で形成するようにしても良い。
【００２９】
磁石１７が誘電体１０ｃの上部に配置され、この磁石１７の外部には、磁石１７を覆うようにコ字状の磁性板（鉄板等）からなる第１のヨーク１８が配置されている。
そして、この第１のヨーク１８は、第１，第２の導電体７，８が設けられていないフェライト部材１の対向する側面に延びた状態となっている。
【００３０】
四角状の磁性板（鉄板等）からなる第２のヨーク１９は、下部電極９に溶接、或いは半田付け等によって電気的に接合された状態で、フェライト部材１の凹部１ｂ内に収納されて、フェライト部材１の下面と面一状態で配置されている。
この時、第１，第２のヨーク１８，１９は、下部の位置で互いに接触した状態となり、これによって、第１，第２のヨーク１８，１９とによって磁気閉回路が構成されて、サーキュレータからなる非可逆回路素子が形成されている。
【００３１】
また、このような構成を有する非可逆回路素子は、ここでは図示しないが、導電パターンを有する回路基板上に搭載されるようになっている。
そして、非可逆回路素子が搭載された際、第１の導電体７は、配線用の導電パターンに半田付けされると共に、第２の導電体８は、接地用の導電パターンに半田付けされる。
更に、第２のヨーク１９は、例えば、接地用の導電パターン上に配置すると、第２のヨーク１９が接地されて、接続導体３の接地を確実にできる。
【００３２】
サーキュレータからなる非可逆回路素子は、図５の等価回路図に示すように、第１，第２，第３の中心導体１１，１２，１３のそれぞれの一端側に入出力端子となる第１の導電体７が設けられ、また、それぞれの他端側が接地されると共に、第１，第２，第３の中心導体１１，１２，１３と第１の導電体７との間において、第１，第２，第３の中心導体１１，１２，１３に接続された接続部１１ａ、１２ａ、１３ａのそれぞれの一部と対向する第１，第３，第２の電極部４，６，５とで形成される接地されたコンデンサ１４，１５，１６とが接続された構成となっている。
【００３３】
また、図６，図７は、本発明の非可逆回路素子をアイソレータに適用した第２実施例を示し、この第２実施例は、図６に示すように、誘電体１０ａに設けられた第１の中心導体１１の端部と接続部２０との間に抵抗層からなる抵抗２１が設けられ、また、抵抗２１を介して第１の中心導体１１に接続された接続部２０の一部２０ａが第１の電極部４と対向してコンデンサ１４を形成すると共に、接続部２０の一端は第１の導電体７に接続されない構成となっている。
【００３４】
その他の構成は、上述した第１実施例と同様であるので、同一部品に同一番号を付し、ここではその説明を省略する。
また、このように構成されたアイソレータからなる非可逆回路素子は、前述の第１実施例と同様に、回路基板（図示せず）に搭載されるものである。
【００３５】
アイソレータからなる非可逆回路素子は、図７の等価回路図に示すように、第１の中心導体１１と抵抗２１とが直列接続され、抵抗２１に接続された接続部１１ａと第１の電極部４とで、接地されたコンデンサ１４が形成されている。
また、一端側に設けられた第１の導電体７が入出力端子となった第２の中心導体１２に接続された接続部１２ａと第３の電極部６とで、接地されたコンデンサ１５が形成されると共に、このコンデンサ１５の両側に存在する接続部５ａ、１２ａがインダクタ２２，２３となっている。
【００３６】
更に、一端側に設けられた第１の導電体７が入出力端子となった第３の中心導体１３に接続された接続部１３ａと第２の電極部５とで、接地されたコンデンサ１６が形成されると共に、このコンデンサ１６の両側に存在する接続部６ａ、１３ａがインダクタ２４，２５となった構成となっている。
【００３７】
なお、上記実施例では、コンデンサを形成する電極部がフェライト部材の上面に設けたられもので説明したが、電極部を誘電体に形成しても良い。
また、最上部に位置する第３の中心導体が露出したもので説明したが、この上にもう一層の誘電体を設けて、第３の中心導体を覆うようにしても良い。
【００３８】
【発明の効果】
本発明の可逆回路素子は、平板状のフェライト部材と、このフェライト部材上に積層して形成され、絶縁材からなる積層された複数の誘電体と、この誘電体を挟んで上下方向の異なる面に形成され、上下方向において一部が交叉する第１，第２，第３の中心導体とを備えたため、上下方向に薄くできて、薄型の可逆回路素子を提供できる。
【００３９】
また、第１，第２，第３の中心導体は、導電層によって誘電体の異なる面上に形成されると共に、誘電体には、第１，第２，第３の中心導体のそれぞれに接続された導電層からなる接続部が設けられたため、導電層によって中心導体と接続部が形成されていることにより、より薄型にできると共に、この接続部の一部をコンデンサに利用できて好適となる。
【００４０】
また、誘電体、又は／及びフェライト部材には、第１，第２，第３の中心導体のそれぞれに接続された接続部の一部と対向する複数の電極部が設けられ、接続部の一部と電極部との間でコンデンサを形成したため、別部品であるチップ型コンデンサを必要とせず、安価で、小型、薄型の非可逆回路素子を提供できる。
【００４１】
また、導電層からなる複数の電極部がフェライト部材の上面に形成されたため、電極部の形成が容易となって、生産性の良好なものが得られる。
【００４２】
また、誘電体とフェライト部材には複数の孔が設けられ、第１，第２，第３の中心導体の一端側は、孔内に形成された接続導体に接続された状態で、フェライト部材の下面に電気的に導出されたため、中心導体の接地構成が簡単で、生産性の良好なものが得られる。
【００４３】
また、電極部が接続導体に接続されたため、簡単な構成によりコンデンサと中心導体の接地が確実で容易となる。
【００４４】
また、フェライト部材の下面には、導電層からなる下部電極が設けられ、接続導体が下部電極に接続されたため、回路基板に搭載された際、中心導体の接地が確実で、容易となる。
【００４５】
また、第１，第２，第３の中心導体の他端側に接続された接続部は、フェライト部材の側面に設けられた導電層からなる第１の導電体によって、フェライト部材の下部側に電気的に導出されたため、従来の径方向に突出する端子が無く、小型で、中心導体の配線の容易な非可逆回路素子を提供できる。
【００４６】
また、電極部の一端側は、フェライト部材の側面に設けられた導電層からなる第２の導電体によって、フェライト部材の下部側に電気的に導出されたため、小型で、中心導体の配線の容易な非可逆回路素子を提供できる。
【００４７】
また、誘電体が絶縁膜によって形成されたため、より薄型の非可逆回路素子を提供できる。
【００４８】
また、フェライト部材は、複数枚のフェライト薄板が積層されたブロック体で構成されたため、フェライト部材の形状に自由度を持たせることができると共に、フェライト部材の製造が容易となる。
【００４９】
また、誘電体の上部に配置された磁石と、この磁石を覆うように配置された第１のヨークと、フェライト部材の下面に配置された第２のヨークとを備え、第１，第２のヨークによって磁気閉回路を構成したため、下部電極の接地が容易となる。
【００５０】
また、第２のヨークは、フェライト部材の下面に設けられた凹部内に配置されて、第２のヨークがフェライト部材の下面に設けられ、第１，第２，第３の中心導体の一端側と導通した下部電極に電気的接合を行ったため、薄型のものが得られると共に、下部電極の接地が容易となる。
【図面の簡単な説明】
【図１】 本発明の非可逆回路素子の第１実施例を示す斜視図。
【図２】 本発明の非可逆回路素子の第１実施例に係る要部の断面図。
【図３】 本発明の非可逆回路素子の第１実施例を示す分解斜視図。
【図４】 本発明の非可逆回路素子の第１実施例に係り、フェライト部材と誘電体の分解斜視図。
【図５】 本発明の非可逆回路素子の第１実施例に係り、サーキュレータの等価回路図。
【図６】 本発明の非可逆回路素子の第２実施例に係り、フェライト部材と誘電体の分解斜視図。
【図７】 本発明の非可逆回路素子の第２実施例に係り、アイソレータの等価回路図。
【図８】 従来の非可逆回路素子の分解斜視図。
【図９】 従来の非可逆回路素子の取付を示す分解斜視図。
【符号の説明】
１ フェライト部材
１ａ 孔
１ｂ 凹部
２ フェライト薄板
２ａ 広幅のフェライト薄板
２ｂ 細幅のフェライト薄板
３ 接続導体
４ 第１の電極部
４ａ 接続部
５ 第２の電極部
５ａ 接続部
６ 第３の電極部
６ａ 接続部
７ 第１の導電体
８ 第２の導電体
９ 下部電極
１０ａ 誘電体
１０ｂ 誘電体
１０ｃ 誘電体
１０ｄ 孔
１１ 第１の中心導体
１１ａ 接続部
１１ｂ 一部
１２ 第２の中心導体
１２ａ 接続部
１２ｂ 一部
１３ 第３の中心導体
１３ａ 接続部
１３ｂ 一部
１４ コンデンサ
１５ コンデンサ
１６ コンデンサ
１７ 磁石
１８ 第１のヨーク
１９ 第２のヨーク
２０ 接続部
２０ａ 一部
２１ 抵抗
２２ インダクタ
２３ インダクタ
２４ インダクタ
２５ インダクタ
Claims (10)
- 平板状のフェライト部材と、このフェライト部材上に積層して形成され、絶縁材からなる積層された複数の誘電体と、この誘電体を挟んで上下方向の異なる面に形成され、上下方向において一部が交叉する導電層からなる第１，第２，第３の中心導体とを備え、前記第１，第２，第３の中心導体のそれぞれの一端側は接地され、前記第１，第２，第３の中心導体のそれぞれの他端側には、前記第１，第２，第３の中心導体が設けられた前記誘電体のそれぞれの面に形成され、前記他端側に接続された導電層からなる接続部が設けられ、前記誘電体、又は／及び前記フェライト部材には、接地された複数の電極部が設けられ、前記複数の電極部のそれぞれは、前記第１，第２，第３の中心導体のそれぞれの前記他端側に接続された前記接続部の一部と対向して、前記接続部の前記一部と前記電極部との間でコンデンサを形成したことを特徴とする非可逆回路素子。
- 導電層からなる前記複数の電極部が前記フェライト部材の上面に形成されたことを特徴とする請求項１記載の非可逆回路素子。
- 前記誘電体と前記フェライト部材には複数の孔が設けられ、前記第１，第２，第３の中心導体の前記一端側は、前記孔内に形成された接続導体に接続された状態で、前記フェライト部材の下面に形成された下部電極と電気的に接続されて接地されたことを特徴とする請求項２記載の非可逆回路素子。
- 前記電極部が前記接続導体に接続されたことを特徴とする請求項３記載の非可逆回路素子。
- 前記第１，第２，第３の中心導体の前記他端側に接続された前記接続部は、前記フェライト部材の側面に設けられた導電層からなる第１の導電体によって、前記フェライト部材の前記側面の下部側まで電気的に導出されたことを特徴とする請求項２から４の何れかに記載の非可逆回路素子。
- 前記電極部の一端側は、前記フェライト部材の側面に設けられた導電層からなる第２の導電体によって、前記フェライト部材の前記側面の下部側まで電気的に導出されたことを特徴とする請求項２から５の何れかに記載の非可逆回路素子。
- 前記誘電体が絶縁膜によって形成されたことを特徴とする請求項１から６の何れかに記載の非可逆回路素子。
- 前記フェライト部材は、複数枚のフェライト薄板が積層されたブロック体で構成されたことを特徴とする請求項１から７の何れかに記載の非可逆回路素子。
- 前記誘電体の上部に配置された磁石と、この磁石を覆うように配置された第１のヨークと、前記フェライト部材の下面に配置された第２のヨークとを備え、前記第１，第２のヨークによって磁気閉回路を構成したことを特徴とする請求項１から８の何れかに記載の非可逆回路素子。
- 前記第２のヨークは、前記フェライト部材の下面に設けられた凹部内に配置されて、前記凹部内に設けられた下部電極には、前記第２のヨークが電気的に接続されると共に、前記第１，第２，第３の中心導体の前記一端側が前記下部電極に電気的に接続されて接地されたことを特徴とする請求項９記載の非可逆回路素子。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001383276A JP3655583B2 (ja) | 2001-12-17 | 2001-12-17 | 非可逆回路素子 |
| US10/313,263 US6597563B2 (en) | 2001-12-17 | 2002-12-06 | Thin irreversible circuit element provided with capacitors |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001383276A JP3655583B2 (ja) | 2001-12-17 | 2001-12-17 | 非可逆回路素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003188608A JP2003188608A (ja) | 2003-07-04 |
| JP3655583B2 true JP3655583B2 (ja) | 2005-06-02 |
Family
ID=19187564
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001383276A Expired - Fee Related JP3655583B2 (ja) | 2001-12-17 | 2001-12-17 | 非可逆回路素子 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6597563B2 (ja) |
| JP (1) | JP3655583B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3734455B2 (ja) * | 2002-05-21 | 2006-01-11 | アルプス電気株式会社 | 非可逆回路素子 |
| JP2005201898A (ja) * | 2003-12-18 | 2005-07-28 | Hitachi Ltd | 変位検出装置 |
| JP2006109383A (ja) * | 2004-10-08 | 2006-04-20 | Tdk Corp | 非可逆回路素子 |
| KR101421454B1 (ko) * | 2007-01-30 | 2014-07-22 | 히타치 긴조쿠 가부시키가이샤 | 비가역 회로 소자 및 그 중심 도체 조립체 |
| JP6705472B2 (ja) * | 2018-06-18 | 2020-06-03 | Tdk株式会社 | 非可逆回路素子及びこれを用いた通信装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1041706A (ja) * | 1996-07-26 | 1998-02-13 | Hitachi Metals Ltd | 非可逆回路素子 |
| JP3779532B2 (ja) | 2000-07-14 | 2006-05-31 | アルプス電気株式会社 | サーキュレータを備えた電子回路ユニット |
-
2001
- 2001-12-17 JP JP2001383276A patent/JP3655583B2/ja not_active Expired - Fee Related
-
2002
- 2002-12-06 US US10/313,263 patent/US6597563B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003188608A (ja) | 2003-07-04 |
| US20030112579A1 (en) | 2003-06-19 |
| US6597563B2 (en) | 2003-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3264194B2 (ja) | 非可逆回路素子 | |
| US20060022766A1 (en) | High frequency circuit module having non-reciprocal circuit element | |
| US6741478B2 (en) | Compact electronic circuit unit having circulator, manufactured with high productivity | |
| JP3655583B2 (ja) | 非可逆回路素子 | |
| KR101307284B1 (ko) | 2포트 아이솔레이터 | |
| JP3683213B2 (ja) | 非可逆回路素子の製造方法 | |
| JP3852373B2 (ja) | ２ポート型非可逆回路素子および通信装置 | |
| JP4639540B2 (ja) | 非可逆回路素子及び通信装置 | |
| JP3779532B2 (ja) | サーキュレータを備えた電子回路ユニット | |
| US20050174187A1 (en) | Non-reciprocal circuit device including multilayer board | |
| JP3655591B2 (ja) | 非可逆回路素子 | |
| US6888432B2 (en) | Laminated substrate, method of producing the same, nonreciprocal circuit element, and communication device | |
| JP4024709B2 (ja) | 非可逆回路素子 | |
| JP3717384B2 (ja) | サーキュレータ | |
| JP3660316B2 (ja) | 非可逆回路素子 | |
| JPH0713285Y2 (ja) | 非可逆回路素子 | |
| JP2003204208A (ja) | 非可逆回路素子 | |
| JP2004146886A (ja) | 非可逆回路素子 | |
| JP2006222880A (ja) | 非可逆回路素子 | |
| JP2006129316A (ja) | 非可逆回路素子 | |
| JP2005311794A (ja) | 非可逆回路素子 | |
| JPH0851304A (ja) | 非可逆回路素子 | |
| JP2006148217A (ja) | 非可逆回路素子 | |
| JP2006148218A (ja) | 非可逆回路素子 | |
| JP2006222678A (ja) | 非可逆回路素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041101 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041109 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041215 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050301 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050303 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080311 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090311 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090311 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100311 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |