JP4024709B2 - 非可逆回路素子 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明はアンテナ共用器等に適用されるアイソレータやサーキュレータ等の非可逆回路素子に関する。
【０００２】
【従来の技術】
従来の非可逆回路素子の構成を図８，図９に基づいて説明すると、従来の非可逆回路素子は、鉄板からなる箱形の第１のヨーク５１と、この第１のヨーク５１内に配置された板状の磁石５２と、この磁石５２の下部に配置されたフェライト部材５３と、１２０度の間隔でフェライト部材５３に取り付けられ、一部が互いに交叉した状態となった金属板からなる三つの第１，第２，第３の中心導体５４、５５，５６と、箱形の樹脂ケース５７と、樹脂ケース５７の下部に埋設された鉄板からなるコ字状の第２のヨーク５８を有する。
【０００３】
また、樹脂ケース５７には、第２のヨーク５８から切り離された状態で、樹脂ケース５７に埋設された鉄板からなる入出力端子５９，６０と、第２のヨーク５８の底板５８ａと一体的に設けられた端子６１が設けられており、更に、端子６１の根本部に位置する底板５８ａの下面には、半田レスト膜６６が設けられている。
【０００４】
そして、第１，第２，第３の中心導体５４，５５，５６を取り付けたフェライト部材５３は、樹脂ケース５７内に配置されて、第１，第２，第３の中心導体５４，５５，５６の一端側のアース部５４ａ、５５ａ、５６ａが第２のヨーク５８に接続されている。
【０００５】
チップ型のコンデンサ６２，６３，６４とチップ型の抵抗器６５は、樹脂ケース５７内に配置され、コンデンサ６２，６３，６４の下面電極と抵抗器６５の一端側の電極６５ａは、第２のヨーク５８に接続されている。
【０００６】
そして、第１、第２の中心導体５４、５５の他端部のポート部５４ｂ、５５ｂは、コンデンサ６２、６３の上面電極に半田付けされて、入出力端子５９，６０から導出されると共に、第３の中心導体５６の他端部のポート部５６ｂは、コンデンサ６４の上部電極と抵抗器６５の他端側の電極６５ｂの上面に半田付して接続されている。
【０００７】
そして、第１，第２のヨーク５１，５８で磁石５２とフェライト部材５３を挟持した状態で、第１，第２のヨーク５１，５８を結合して、第１，第２のヨーク５１，５８とで磁気閉回路が形成され、非可逆回路素子であるアイソレータが構成されている。（例えば、特許文献１参照）
【０００８】
このような構成を有する非可逆回路素子は、ここでは図示しないが、導電パターンを有する回路基板上に底板５８ａの下面が載置され、入出力端子５９，６０とアース用の端子６１が所望の導電パターンに半田付けされることによって、回路基板に面実装されるようになっている。
【０００９】
また、非可逆回路素子が導電パターンに半田付けされた際、半田レジスト膜６６の存在によって、半田が底板５８ａの下面中央部側に流れるのを防止して、端子６１の部分でのみ半田付ができるようにしている。
【００１０】
【特許文献１】
特開２００１−２４４０６号公報
【００１１】
【発明が解決しようとする課題】
従来の非可逆回路素子は、底板５８ａの下面中央部側に半田が流出するのを防止するための半田レジスト膜６６を必要とし、このため、半田レジスト膜６６の形成作業が必要で、生産性が悪く、コスト高になるという問題がある。
また、半田レジスト膜６６は、底板５８ａの下面から盛り上がった状態となり、このため、端子６１と導電パターンとの半田付性が悪くなるという問題がある。
【００１２】
そこで、本発明は生産性が良く、安価で、且つ、半田付性の良好な非可逆回路素子を提供することを目的とする。
【００１３】
【課題を解決するための手段】
上記課題を解決するための第１の解決手段として、平板状のフェライト部材と、このフェライト部材上に位置し、誘電体を挟んで上下方向の異なる面に設けられて、上下方向に一部が交叉する第１，第２，第３の中心導体と、この中心導体上に配置された磁石と、この磁石を覆うように配置された第１のヨークと、前記フェライト部材の下面側に配置され、前記第１のヨークとで磁気閉回路を構成する第２のヨークと、この第２のヨークの底板から延びる端子とを備え、前記端子は、前記底板の対応する一対の辺から延びて形成されると共に、前記端子の近傍に位置する前記底板の下面には前記端子を形成した一対の対向する辺に沿って２個の凹部が設けられ、前記２個の凹部に挟まれた位置にコンデンサと抵抗が載置された構成とした。
【００１４】
また、第２の解決手段として、前記凹部内には半田レジスト膜が形成された構成とした。
また、第３の解決手段として、前記凹部の両端部が前記底板の端縁に至る状態で形成された構成とした。
【００１５】
【発明の実施の形態】
本発明の非可逆回路素子の図面を説明すると、図１は本発明の非可逆回路素子の分解斜視図、図２は本発明の非可逆回路素子に係り、第１のヨークと磁石を取り去った状態の平面図、図３は図２の３−３線における断面図、図４は図２の４−４線における断面図、図５は本発明の非可逆回路素子の下面図である。
【００１６】
また、図６は本発明の非可逆回路素子をアイソレータに適用した場合の等価回路図、図７は本発明の非可逆回路素子をサーキュレータに適用した等価回路図である。
【００１７】
次に、本発明の非可逆回路素子の構成を図１〜図５に基づいて説明すると、磁性板（鉄板等）からなる箱形の第１のヨーク１には、板状の磁石２が第１のヨークの上板の内面に接触した状態で、適宜手段によって取り付けられている。
【００１８】
コ字状の磁性板（鉄板等）からなる第２のヨーク３は、四角形の底板３ａと、この底板３ａの対向する辺から上方に折り曲げられた対向する一対の側板３ｂと、一対の側板３ｂ間に位置する底壁３ａの対向する一対の辺３ｄから延びて上方に折り曲げて形成された複数個の端子３ｃを有する。
【００１９】
また、第２のヨーク３の底板３ａの下面には、特に図５に示すように、端子３ｃの近傍で、端子３ｃを形成した一対の対向する辺３ｄに沿った状態で、底板３ａの端縁３ｅに至って設けられた２個の凹部３ｆが形成されている。
【００２０】
この凹部３ｆ内には、絶縁材からなる半田レジスト膜１９が形成されており、この半田レジスト膜１９は、図４では凹部３ｆの天井部に、また、図５では凹部３ｆの底部に形成されて、半田レジスト膜１９の表面が底板３ａの下面と面一、或いは、下面よりも凹部３ｆ内側に凹んだ状態となっている。
そして、この第２のヨーク３は、第１のヨーク１に対向して配置された状態で、一対の側板３ｂが第１のヨーク１と結合されて、磁気閉回路が形成される。
【００２１】
なお、この実施例では、凹部３ｆ内に半田レジスト膜１９を設けたもので説明したが、この半田レジスト膜１９を削除したものでも良い。
【００２２】
合成樹脂の成型品からなる箱形の絶縁基体８は、四角型の底壁８ａと、この底壁８ａの四方から上方に延びる４つの側壁８ｂと、底壁８ａの中心部に設けられた円形状の第１の凹部８ｃと、この第１の凹部８ｃを囲むように、底壁８ａに設けられた長方形の複数の第２の凹部８ｄを有する。
【００２３】
そして、この絶縁基体８は、成形加工によって第２のヨーク３と一体化され、第１，第２の凹部８ｃ、８ｄから第２のヨーク３の底板３ａが露出した状態になると共に、図４に示すように、端子３ｃが底壁８ａの下面と側壁８ｂの外面から露出した状態となっている。
【００２４】
第２のヨーク（鉄板）３よりも電気抵抗の小さい銅や銅合金からなる板状の入出力端子９，１０は、絶縁基体８に埋設して取り付けられ、図３に示すように、入出力端子９，１０の一端側が絶縁基体８の底壁８ａの上面から露出すると共に、他端側が底壁８ａの下面と側壁８ｂの外面から露出した状態となっている。
【００２５】
即ち、絶縁基体８には、第２のヨーク３と入出力端子９，１０が埋設された一体化された構成となっている。
そして、この製造方法は、ここでは図示しないが、入出力端子９，１０を形成する銅や銅合金からなる一つの第１のフープ材が金型によって打ち抜き、折り曲げ加工され、また、第２のヨーク３を形成する鉄材からなる一つの第２のフープ材が金型によって打ち抜き、折り曲げ加工され、この第１，第２のフープ材が成型金型に順送りされて、成形加工によって絶縁基体８を形成することによって、第２のヨーク３と入出力端子９，１０が一体化されるものである。
【００２６】
なお、この実施例において、絶縁基体８には、第２のヨーク３と入出力端子９，１０が埋設されて一体化された構成で説明したが、絶縁基体８には入出力端子９，１０を一体化し、この一体化された部品に、別部品で形成された第２のヨーク３を組み合わせるようにしても良い。
【００２７】
チップ型の第１，第２，第３のコンデンサＣ１、Ｃ２，Ｃ３は、ここでは図示しないが、板状のセラミック等からなる絶縁板の上面には、銀等からなる上部電極が設けられると共に、絶縁板の下面には、銀等からなる下部電極が設けられ、互いに対向する上部電極と下部電極との間で容量が形成されている。
【００２８】
このように構成された第１，第２，第３のコンデンサＣ１、Ｃ２，Ｃ３は、第２の凹部８ｄ内に配置されて位置決めされると共に、第１，第２，第３のコンデンサＣ１、Ｃ２，Ｃ３の下部電極のそれぞれは、第２の凹部８ｄに露出した第２のヨーク３の底板３ａに接続（半田付け）されている。
【００２９】
また、第１，第２，第３のコンデンサＣ１、Ｃ２，Ｃ３が第２の凹部８ｄ内に配置された時、第１，第２，第３のコンデンサＣ１、Ｃ２，Ｃ３の上部電極と第１，第２の入出力端子９，１０は、底壁８ａ上で面一状態となっている。
【００３０】
チップ型の抵抗器Ｒは、板状の絶縁板１５と、この絶縁板１５の一端側で、上面と側面に形成された銀等からなる第１の電極部１６と、絶縁板１５の他端側で、上面から側面、及び下面に跨って形成された銀等からなる第２の電極部１７と、第１，第２の電極部１６，１７に接続された状態で、絶縁板１５の上面に設けられた抵抗体１８とで構成されている。
【００３１】
そして、この抵抗器Ｒは、図４に示すように、第３のコンデンサＣ３に並設された状態で、第３のコンデンサＣ３が配置された第２の凹部８ｄに隣接して設けられたもう一つの第２の凹部８ｄ内に配置され、第１の電極部１６が第２のヨーク３の底板３ａに半田付けによって固着されて、接地された構成となっている。
【００３２】
ＹＩＧ（Ｙｔｔｒｉｕｍ ｉｒｏｎ ｇａｒｎｅｔ）等からなる平板状のフェライト部材４は、第２のヨーク３の底板３ａ上に載置された状態で、取り付けられている。
【００３３】
銅等の薄い導電板からなる第１、第２，第３の中心導体５、６，７は、それぞれの一端側が繋がったアース部５ａ、６ａ、７ａと、他端側に設けられたポート部５ｂ、６ｂ、７ｂを有する。
【００３４】
そして、この第１，第２，第３の中心導体５、６，７は、アース部５ａ、６ａ、７ａがフェライト部材４の下面に位置した状態で、フェライト部材４の側面と上面に沿って折り曲げられて、互いに１２０度の間隔を置いて、フェライト部材４の上面に配置されている。
この時、第１，第２，第３の中心導体５、６，７間は、絶縁材からなる誘電体（図示せず）が配置されて、互いに絶縁された状態で、上下方向に交差した状態となっている。
【００３５】
このように、第１，第２，第３の中心導体５、６，７を取り付けたフェライト部材４は、第１の凹部８ｃ内に配置されて位置決めされると共に、アース部５ａ、６ａ、７ａは、第１の凹部８ｃに露出した第２のヨーク３の底板３ａに半田付けされて、接地状態で電気的に接続される。
【００３６】
そして、絶縁基体８内に配置された第１，第２，第３の中心導体５、６，７は、ポート部５ｂが第１のコンデンサＣ１の上部電極と入出力端子９に半田付けされ、また、ポート部６ｂが第２のコンデンサＣ２の上部電極と入出力端子１０に半田付けされ、更に、ポート部７ｂが第３のコンデンサＣ３の上部電極と抵抗器Ｒの第２の電極部１７に半田付けされる。
【００３７】
そして、第１，第２，第３の中心導体５、６，７上には、第１のヨーク１に位置決めされた磁石２が配置され、この状態で、第１，第２のヨーク１，３同士が結合されると、第１，第２のヨーク１，３間で磁石２，フェライト部材４を挟持されて、アイソレータからなる非可逆回路素子が形成される。
【００３８】
このような構成を有する非可逆回路素子は、ここでは図示しないが、導電パターンを有する回路基板上に底板３の下面が載置され、端子３ｃと入出力端子９，１０が所望の導電パターンに半田付けされることによって、回路基板に面実装されるようになっている。
【００３９】
また、非可逆回路素子が導電パターンに半田付けされた際、凹部３ｆの存在によって、半田が底板３ａの下面中央部側に流れるのを防止すると共に、半田レジスト膜１９の存在によって、半田が底板３ａの下面中央部側に流れるのを更に防止した構成となっている。
【００４０】
また、図６は、本発明の非可逆回路素子をアイソレータに適用した等価回路図を示し、第１，第２，第３の中心導体５、６，７のアース部５ａ、６ａ、７ａがそれぞれ接地され、また、第１，第２の中心導体５，６のポート部５ｂ、６ｂのそれぞれは、接地された第１，第２のコンデンサＣ１，Ｃ２に接続され、更に、第３の中心導体７のポート部７ｂは、接地された第３のコンデンサＣ３と抵抗器Ｒに接続された構成となっている。
【００４１】
なお、上記実施例においては、非可逆回路素子をアイソレータに適用したもので説明したが、非可逆回路素子をサーキュレータに適用したものでも良い。
そして、サーキュレータにおいては、抵抗器Ｒが削除され、且つ、第３の中心導体７のポート部７ｂが接続される入出力端子が設けられており、その他の構成は、上述の構成と同様である。
【００４２】
また、図７は、本発明の非可逆回路素子をサーキュレータに適用した等価回路図を示し、第１，第２，第３の中心導体５、６，７のアース部５ａ、６ａ、７ａのそれぞれが接地され、また、第１，第２、第３の中心導体５，６、７のポート部５ｂ、６ｂ、７ｂのそれぞれは、接地された第１，第２、第３のコンデンサＣ１，Ｃ２、Ｃ３に接続された構成となっている。
【００４３】
【発明の効果】
本発明の非可逆回路素子は、平板状のフェライト部材と、このフェライト部材上に位置し、誘電体を挟んで上下方向の異なる面に設けられて、上下方向に一部が交叉する第１，第２，第３の中心導体と、この中心導体上に配置された磁石と、この磁石を覆うように配置された第１のヨークと、フェライト部材の下面側に配置され、第１のヨークとで磁気閉回路を構成する第２のヨークと、この第２のヨークの底板から延びる端子とを備え、前記端子は、前記底板の対応する一対の辺から延びて形成されると共に、前記端子の近傍に位置する前記底板の下面には前記端子を形成した一対の対向する辺に沿って２個の凹部が設けられ、前記２個の凹部に挟まれた位置にコンデンサと抵抗が載置されたため、凹部によって、底板の下面中央部側への半田の流出を防止でき、このため、従来の半田レジスト膜の形成が不要となって、生産性が良く、安価なものが得られる。また、凹部の形成が簡単で、凹部の精度の良いものが得られ、更にコンデンサおよび抵抗の位置を低くして形成することができるので、非可逆回路素子の薄型化を図ることができる。
【００４４】
また、凹部内には半田レジスト膜が形成されたため、この半田レジスト膜によって、底板の下面中央部側への半田の流出を一層防止できると共に、半田レジスト膜は、底板の下面から盛り上がることが無く、このため、端子と導電パターンとの半田付性の良好なものが得られる。
【００４６】
また、凹部の両端部が底板の端縁に至る状態で形成されたため、端子と底板の中央部側の間が凹部によって確実に仕切られ、このため、底板の下面中央部側への半田の流出を確実に防止できる。
【図面の簡単な説明】
【図１】本発明の非可逆回路素子の分解斜視図。
【図２】本発明の非可逆回路素子に係り、第１のヨークと磁石を取り去った状態の平面図。
【図３】図２の３−３線における断面図。
【図４】図２の４−４線における断面図。
【図５】本発明の非可逆回路素子の下面図。
【図６】本発明の非可逆回路素子をアイソレータに適用した場合の等価回路図。
【図７】本発明の非可逆回路素子をサーキュレータに適用した等価回路図。
【図８】従来の非可逆回路素子の分解斜視図。
【図９】従来の非可逆回路素子の下面図。
【符号の説明】
１ 第１のヨーク
２ 磁石
３ 第２のヨーク
３ａ 底板
３ｂ 側板
３ｃ 端子
３ｄ 辺
３ｅ 端縁
３ｆ 凹部
４ フェライト部材
５ 第１の中心導体
５ａ アース部
５ｂ ポート部
６ 第２の中心導体
６ａ アース部
６ｂ ポート部
７ 第３の中心導体
７ａ アース部
７ｂ ポート部
８ 絶縁基体
８ａ 底壁
８ｂ 側壁
８ｃ 第１の凹部
８ｄ 第２の凹部
９ 入出力端子
１０ 入出力端子
Ｃ１ 第１のコンデンサ
Ｃ２ 第２のコンデンサ
Ｃ３ 第３のコンデンサ
Ｒ 抵抗器
１５ 絶縁板
１６ 第１の電極部
１７ 第２の電極部
１８ 抵抗体

Claims (3)

1. 平板状のフェライト部材と、このフェライト部材上に位置し、誘電体を挟んで上下方向の異なる面に設けられて、上下方向に一部が交叉する第１，第２，第３の中心導体と、この中心導体上に配置された磁石と、この磁石を覆うように配置された第１のヨークと、前記フェライト部材の下面側に配置され、前記第１のヨークとで磁気閉回路を構成する第２のヨークと、この第２のヨークの底板から延びる端子とを備え、前記端子は、前記底板の対応する一対の辺から延びて形成されると共に、前記端子の近傍に位置する前記底板の下面には前記端子を形成した一対の対向する辺に沿って２個の凹部が設けられ、前記２個の凹部に挟まれた位置にコンデンサと抵抗が載置されたことを特徴とする非可逆回路素子。
2. 前記凹部内には半田レジスト膜が形成されたことを特徴とする請求項１記載の非可逆回路素子。
3. 前記凹部の両端部が前記底板の端縁に至る状態で形成されたことを特徴とする請求項１又は２に記載の非可逆回路素子。
   ィ受信装置。

Images