JP2002033606A - サーキュレータを備えた電子回路ユニット - Google Patents
サーキュレータを備えた電子回路ユニットInfo
- Publication number
- JP2002033606A JP2002033606A JP2000218731A JP2000218731A JP2002033606A JP 2002033606 A JP2002033606 A JP 2002033606A JP 2000218731 A JP2000218731 A JP 2000218731A JP 2000218731 A JP2000218731 A JP 2000218731A JP 2002033606 A JP2002033606 A JP 2002033606A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- electronic circuit
- circulator
- circuit unit
- magnetic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Non-Reversible Transmitting Devices (AREA)
Abstract
路ユニットにおいて、サーキュレータS1は、回路基板
1の一部を使用して形成されると共に、回路基板1への
電子回路の製造工程の中で製作できるので、従来に比し
て、生産性が良好で、且つ、スペースファクタが良く、
小型のサーキュレータを備えた電子回路ユニットを提供
できる。
Description
の電子回路ユニットに使用して好適なサーキュレータを
備えた電子回路ユニットに関する。
ユニットを図11,図12に基づいて説明すると、サー
キュレータS2は、120度の間隔で配されると共に、
一部が互いに交叉して配置され3個の中心導体51を取
り付けた誘電体基板52と、中心導体51の交叉部分の
上下に配置された磁石53、及びフェライト(図示せ
ず)と、上部に位置する磁石53の外部を覆うように配
置された磁性体からなる第1のヨーク54と、この第1
のヨーク54に接合され、下部に位置するフェライトの
外部を覆うように配置された磁性体からなる第2のヨー
ク55とで構成されている。
第2のヨーク54,55で磁気閉回路が形成されると共
に、3個の中心導体51に設けられた入出力用の端子5
1aが第1,第2のヨーク54,55の側方から外部に
突出した構成となって、サーキュレータS2は、単品の
製品で形成されている。
6aが設けられると共に、この孔56aの周辺に複数個
の導電パターン57が設けられている。また、導電パタ
ーン57が施されたこの回路基板56上には、種々の電
気部品(図示せず)が搭載されて、所望の電子回路が形
成されている。
は、回路基板56の孔56aに位置させて、中心導体5
1の端子51a、及びアース電極(図示せず)を導電パ
ターン57上に載置し、これ等を半田付けにより導電パ
ターン57に接続されており、このような構成によっ
て、従来のサーキュレータを備えた電子回路ユニットが
形成されている。
を備えた電子回路ユニットにおいて、サーキュレータS
2が単品で構成され、この単品のサーキュレータS2が
回路基板56に半田付けされるようになっているため、
生産性が悪い上に、スペースファクタが悪く、大型にな
るという問題がある。
なサーキュレータを備えた電子回路ユニットを提供する
ことを目的とする。
の第1の解決手段として、複数の誘電体基板が積層され
て構成されると共に、電気部品が設けられて所望の電子
回路が形成された回路基板と、この回路基板に設けら
れ、上下方向において一部が交叉する第1,第2,第3
の中心導体と、これ等の中心導体の交叉部分の上下に配
置された磁石、及びフェライトと、前記磁石の外側を覆
う第1のヨークと、前記フェライトの外側を覆う第2の
ヨークとを有するサーキュレータとを備え、前記第1,
第2,第3の中心導体は、複数の前記誘電体基板のそれ
ぞれに設けられて、これ等が積層されて構成されると共
に、前記中心導体が位置する前記回路基板の下部には、
前記フェライトを収納する凹部が設けられ、前記回路基
板の上下に貫通する複数の貫通孔には磁性材が設けら
れ、前記磁石と前記フェライトを覆うように、前記回路
基板の上下に配置された前記第1,第2のヨーク間の磁
路を前記磁性材によって形成して、磁気閉回路を構成し
た。
は、磁性粉を含んだペーストを前記貫通孔に充填して形
成された構成とした。また、第3の解決手段として、前
記第1,第2のヨークの少なくとも一方は、筒状の側壁
を有し、前記誘電体基板には、前記側壁の端部と対向
し、前記磁性材に接合した環状の磁性パターンが設けら
れた構成とした。また、第4の解決手段として、前記磁
性パターンが前記第1,第2のヨーク間に位置する前記
誘電体基板のそれぞれに設けられた構成とした。
は前記フェライトが配置されると共に、前記回路基板の
上面には前記磁石が配置され、円筒状の前記側壁を有す
る前記第1のヨークが前記磁石の外側を覆うように配置
され、板状の前記第2のヨークが前記フェライトの外側
を覆うと共に、前記凹部を塞ぐように配置された構成と
した。
板の最上面に配置された第1層目の前記誘電体基板の表
面には導電パターンが設けられ、第1層目の前記誘電体
基板より下部に配置された前記誘電体基板には、前記第
1,第2,第3の中心導体が設けられ、前記第1,第
2,第3の中心導体のそれぞれの一端は、前記回路基板
に設けられた孔に充填されたスルーホール導体により前
記導電パターンに接続された構成とした。
第2,第3の中心導体のそれぞれの他端は、環状の前記
磁性パターンより中心側の位置で、前記回路基板に設け
られた孔に充填されたスルーホール導体を介して接地さ
れた構成とした。また、第8の解決手段として、前記第
1,第2,第3の中心導体の前記他端に接続された前記
スルーホール導体のそれぞれは、一つの良導電体に接続
された構成とした。
板の上面には、前記第1のヨークから外の位置に印刷に
よって形成されたサーキュレータ用のコンデンサが設け
られて、前記コンデンサが前記第1のヨークの取付後、
トリミング可能とした構成とした。
電子回路ユニットの図面を説明すると、図1は本発明の
サーキュレータを備えた電子回路ユニットの要部の斜視
図、図2は本発明のサーキュレータを備えた電子回路ユ
ニットの要部の分解斜視図、図3は本発明のサーキュレ
ータを備えた電子回路ユニットに係り、回路基板の構成
を示す説明用斜視図である。
えた電子回路ユニットに係り、図3の4−4線の位置に
おける電子回路ユニットの断面図、図5は本発明のサー
キュレータを備えた電子回路ユニットに係り、図3の5
−5線の位置における電子回路ユニットの断面図、図6
は本発明のサーキュレータを備えた電子回路ユニットに
係り、図3の6−6線の位置における電子回路ユニット
の断面図、図7は本発明のサーキュレータを備えた電子
回路ユニットに係り、図3の7−7線の位置における電
子回路ユニットの断面図、図8は本発明のサーキュレー
タを備えた電子回路ユニットに係り、サーキュレータの
等価回路図である。
子回路ユニットの構成を図1〜図8に基づいて説明する
と、アンテナ共用器等の電子回路ユニットに使用される
回路基板1は、複数のセラミックスグリーンシートから
なる誘電体基板2が積層されて構成されている。そし
て、この回路基板1は、最上面に位置する第1層目の誘
電体基板2の表面、下部から露出した誘電体基板2の下
面、及び誘電体基板2間において、所望の形状の導電パ
ターン3が設けられ、スルーホール導体(後述する)に
よって、導電パターン3間が電気的に接続されている。
よって形成されたコンデンサ4a、4b、4c等の印刷
形成、及びチップ状からなる種々の電気部品(図示せ
ず)が設けられて、所望の電子回路が形成されている。
また、コンデンサ4a、4b、4cは、回路基板1の上
面に設けられた導電パターン3で形成される電極3a
と、誘電体基板2を挟んで、回路基板1内に設けられた
接地パターン3bとで構成されている。なお、このコン
デンサ4a、4b、4cは、チップ型のものを使用して
も良い。
の構成を説明すると、サーキュレータS1は、上下方向
において一部が交叉する銅箔パターン等からなる第1,
第2,第3の中心導体5,6,7と、交叉部分の上下に
配置された磁石8,及びフェライト9と、磁石8とフェ
ライト9の外側を覆う磁性体からなる第1,第2のヨー
ク10,11と、第1,第2のヨーク10,11との間
に設けられた磁性材12,及び環状の磁性パターン13
とで形成されている。
の上面から第2層目に位置する誘電体基板2の上面に印
刷等により設けられ、また、第2の中心導体6は、回路
基板1の上面から第3層目に位置する誘電体基板2の上
面に印刷等により設けられ、更に、第3の中心導体7
は、回路基板1の上面から第4層目に位置する誘電体基
板2の上面に印刷等により設けられている。
体5,6,7を設けた複数の誘電体基板2は、互いに重
ね合わされた状態で積層されると共に、第1,第2,第
3の中心導体5,6,7は、中央部が交叉した状態で、
互いに120度の間隔を持って配置されている。即ち、
これ等の中心導体5,6,7は、導電パターン3を形成
した第1層目の誘電体基板2より下部に位置した誘電体
基板2に形成されている。
2の下部には、第1,第2,第3の中心導体5,6,7
に対向し、上部が第1層目から第4層目の誘電体基板2
で塞がれた状態で、下面が開放して設けられた凹部1a
と、この凹部1aの周囲に設けられた切り欠き部からな
る肩部1bとを有し、この凹部1a内にはフェライト9
が配置されると共に、回路基板1の上面には、接着剤等
によって磁石8が貼着されて配置されている。
第2,第3の中心導体5,6,7の交叉部分を上下から
挟むように配置されている。また、図4〜図6に示すよ
うに、第1,第2,第3の中心導体5,6,7のそれぞ
れの一端の上部に位置する誘電体基板2には、孔1cが
設けられ、これ等の孔1cには、銀等の導電ペーストか
らなるスルーホール導体14が充填されて、第1,第
2,第3の中心導体5,6,7のそれぞれの一端が導電
パターン3に接続されると共に、サーキュレータS1用
のコンデンサ4a、4b、4cの電極3aに接続されて
いる。
2,第3の中心導体5,6,7のそれぞれの他端の下部
に位置する誘電体基板2には、孔1dが設けられ、これ
等の孔1dには、銀等の導電ペーストからなるスルーホ
ール導体15が充填されて、第1,第2,第3の中心導
体5,6,7のそれぞれの他端に接続されたスルーホー
ル導体15が肩部1bの下面に露出した状態で導出され
ている。
ように、凹部1aを囲む同一円周上において、上下に貫
通する複数個(0.4mmのピッチで、約30個)の貫
通孔1eが設けられており、そして、上部から第1層目
に位置する誘電体基板2において、第1,第2,第3の
中心導体5,6,7の一端と接続される導電パターン3
が形成された部分においては、導電パターン3との絶縁
を図るために、貫通孔1eがない状態となっている。
には、図1〜図7に示すように、最上部に位置する第1
層目の誘電体基板2の上面,肩部1bに位置する誘電体
基板2の下面、及び誘電体基板2間の全てにおいて、凹
部1aを囲む同一円周上の貫通孔1eと一致した状態
で、環状の磁性パターン13が設けられている。この磁
性パターン13は、銅とニッケル等を含んだペーストを
誘電体基板2に印刷した後、焼成することにより形成さ
れており、また、この磁性パターン13は、導電パター
ン3が形成された第1層目の誘電体基板2と、第1,第
2,第3の中心導体5,6,7が形成された第2層目、
第3層目、及び第4層目の誘電体基板2において、それ
ぞれ導電パターン3,及び第1,第2,第3の中心導体
5,6,7との接触を避けるために、一部が切断された
切り欠き部13aが設けられている。
ニッケル等の磁性粉を含んだペーストからなる磁性材1
2が充填されると共に、これ等の磁性材12は、それぞ
れの磁性パターン13に接触した状態で接合されて、こ
れ等の環状の磁性パターン13と磁性材12によって磁
路が形成されている。また、これ等の磁性パターン13
は、第1,第2,第3の中心導体5,6,7の他端より
外側、即ち、第1,第2,第3の中心導体5,6,7の
他端が環状の磁性パターン13よりも中心側に位置した
状態で、スルーホール導体15に接続された状態となっ
ている。
と、この上壁10aの端部から直角に折り曲げられた円
筒状の側壁10bと、この側壁10bの端部に設けられ
た3個の切り欠き部10cとを有し、この第1のヨーク
10は、回路基板1の上面に配置された磁石8の外側を
覆うと共に、切り欠き部10cが導電パターン3に位置
した状態で回路基板1上に載置されている。そして、切
り欠き部10cを除く側壁10bの端部全周が環状の磁
性パターン13に半田18付けされて、第1のヨーク1
0が回路基板1に取り付けられている。即ち、磁性パタ
ーン13と磁性材12は、第1のヨーク10の側壁10
bの端部に沿った状態で形成され、第1のヨーク10が
取り付けられた際、側壁10bの端部は、磁性パターン
13と磁性材12とに接触した状態となっている。
板からなり、この第2のヨーク11の上面には、銅等の
導電性の良い金属板からなる一枚の良導電体19が配置
されている。そして、この第2のヨーク11は、フェラ
イト9の外側を覆うと共に、回路基板1の凹部1aの開
放部を塞ぐように肩部1bに配置され、磁性パターン1
3とスルーホール導体15に、半田20付けによって、
良導電体19と共に回路基板1に取り付けられている。
また、半田20は、下端部1bの表面に設けられた接地
パターン(図示せず)にも付着して、良導電体19とス
ルーホール導体15を接地するようになっている。
取り付けられると、第1,第2のヨーク10,11間に
は、磁性パターン13と磁性材12とで磁路が形成さ
れ、その結果、第1,第2のヨーク10,11と、磁性
パターン13,及び磁性材12とで磁気閉回路が構成さ
れるようになる。また、第2のヨーク11が取り付けら
れると、一つの良導電体19が第1,第2,第3の中心
導体5,6,7の他端に接続されたスルーホール導体1
5のそれぞれに接触して、第1,第2,第3の中心導体
5,6,7の他端の接地を良好にしている。
1が形成され、このサーキュレータS1は、図8の等価
回路図に示すように、第1,第2,第3の中心導体5,
6,7のそれぞれの一端側に入出力端子21が設けら
れ、また、それぞれの他端側が接地されると共に、第
1,第2,第3の中心導体5,6,7と入出力端子21
との間において、接地されたコンデンサ4a、4b、4
cが接続されて構成されている。
組み込んだ電子回路ユニットは、電気的な性能のチェッ
クが行われるが、特に、サーキュレータS1の性能のチ
ェックにおいては、第1,第2のヨーク10,11を組
込した状態において性能チェックが行われると共に、所
望の性能を得るために、コンデンサ4a、4b、4cの
電極3aの一部を削ってトリミングするようになってい
る。
それ以上の多角形の角筒状のものを使用しても良い。ま
た、上記実施例において、磁性材12は、磁性分を含ん
だペーストを貫通孔1eに充填したもので説明したが、
この磁性材は、第1のヨーク10の側壁10bの端部か
ら延びた複数の突部で形成し、この突部を貫通孔1eに
挿入することにより磁路を形成しても良い。この場合、
貫通孔1eには、半田ペーストを充填して、この半田ペ
ーストによって、突部と磁性パターン13とを半田付け
すると、より丈夫な回路基板1が形成できる。
の大きな銀と、磁気抵抗が小さく、且つ、電気抵抗の大
きなパラジュームとの合金を用いることにより、磁性パ
ターン13と中心導体5,6,7を同じ材料で形成でき
て、製作性が良好となる。また、磁性パターン13は、
銅下地の上にパーマロイ(鉄、ニッケル合金)をメッキ
したもの、或いはその他の合金を使用しても良い。ま
た、磁性材12は、パーマロイのペーストやその他の合
金のペーストを使用するなどしても良い。
1がアイソレータ(非可逆回路素子)に適用された実施
例を示し、この実施例は、コンデンサ4cが回路基板1
の上面に形成された抵抗器22を介して第3の中心導体
7に接続されたものであり、その他の構成は、上記実施
例と同様であるので、同一部品に同一番号を付し、ここ
では説明を省略する。なお、抵抗器22は、絶縁フイル
ム上に抵抗体を設けたシート状のもの、或いはチップ型
のもの,更には、抵抗体を印刷形成した印刷型のもので
も良い。
9,図10に示すように、コンデンサ4aは、第1の中
心導体5とコンデンサ4a間に存在する導電パターン3
で形成されるインダクタ23と、コンデンサ4aと入出
力端子21との間に存在する導電パターン3で形成され
るインダクタ24との間に接続され、また、コンデンサ
4bは、第2の中心導体6とコンデンサ4b間に存在す
る導電パターン3で形成されるインダクタ25と、コン
デンサ4bと入出力端子21との間に存在する導電パタ
ーン3で形成されるインダクタ26との間に接続され、
更に、一端が接地されたコンデンサ4cは、第3の中心
導体7に接続された抵抗器22に接続された構成となっ
ている。
ヨーク10,11を被せた後に、コンデンサ4a、4
c、4cと抵抗器22,及びインダクタ23.24.2
5.26を削って調整して、アイソレーション特性、周
波数特性を調整することができるようになっている。従
って、このような構成にすれば、調整後にヨークを被せ
るもの比して、一層、正確な調整が可能となるものであ
る。
路ユニットにおいて、サーキュレータS1は、回路基板
1の一部を使用して形成されると共に、回路基板1への
電子回路の製造工程の中で製作できるので、従来に比し
て、生産性が良好で、且つ、スペースファクタが良く、
小型のサーキュレータを備えた電子回路ユニットを提供
できる。
貫通孔1eには磁性材が設けられ、磁石8とフェライト
9を覆うように、回路基板1の上下に配置された第1,
第2のヨーク10,11間の磁路を磁性材12によって
形成して、磁気閉回路を構成したため、第1,第2のヨ
ーク10,11を小さくできると共に、磁性材12によ
って、磁気閉回路の可能なものを提供できる。
ストを貫通孔1eに充填して形成されたため、この構成
が簡単で、生産性の良好なものが得られる。
なくとも一方は、筒状の側壁10bを有し、誘電体基板
2には、側壁10bの端部と対向し、磁性材12に接合
した環状の磁性パターン13が設けられたため、第1,
第2のヨーク10,11間における磁路が確実となり、
磁気閉回路の良好なものが得られる。
ーク10,11間に位置する誘電体基板2のそれぞれに
設けられたため、第1,第2のヨーク10,11間にお
ける磁路がより確実となり、磁気閉回路のより良好なも
のが得られる。
れると共に、回路基板1の上面には磁石8が配置され、
円筒状の側壁10bを有する第1のヨーク10が磁石8
の外側を覆うように配置され、板状の第2のヨーク11
がフェライト11の外側を覆うと共に、凹部1aを塞ぐ
ように配置されたため、第1,第2のヨーク10,11
の形状がシンプルで、小型となり、生産性が良く、小型
のサーキュレータを備えた電子回路ユニットを提供でき
る。
1層目の誘電体基板2の表面には導電パターン3が設け
られ、第1層目の誘電体基板2より下部に配置された誘
電体基板2には、第1,第2,第3の中心導体5,6,
7が設けられ、第1,第2,第3の中心導体5,6,7
のそれぞれの一端は、回路基板1に設けられた孔1cに
充填されたスルーホール導体14により導電パターン3
に接続されたため、サーキュレータS1の入出力端子2
1を上面に集中でき、配線が容易となって、生産性の良
好なものが得られる。
6,7のそれぞれの他端は、環状の磁性パターン13よ
り中心側の位置で、回路基板1に設けられた孔1dに充
填されたスルーホール導体15を介して接地されたた
め、第1,第2,第3の中心導体5,6,7の接地側が
環状の磁性パターン13を横切ることが無く、従って、
磁性パターン13の切り欠き部16aを少なくできると
共に、径方向の小さいスペースで接地できるものが得ら
れる。
6,7の他端に接続されたスルーホール導体15のそれ
ぞれは、一つの良導電体19に接続されたため、それぞ
れが電気抵抗の少ない状態で接地できるものが得られ
る。
ク10から外の位置に印刷によって形成されたサーキュ
レータS1用のコンデンサ4a、4b、4cが設けられ
て、コンデンサ4a、4b、4cが第1のヨーク10の
取付後、トリミング可能としたため、コンデンサ4a、
4b、4cは、回路基板1の製作工程の中で形成できる
と共に、電子回路ユニットが完成した後にトリミングが
可能となり、性能の良好な電子回路ユニットを提供でき
る。
ットの要部の斜視図。
ットの要部の分解斜視図。
ットに係り、回路基板の構成を示す説明用斜視図。
ットに係り、図3の4−4線の位置における電子回路ユ
ニットの断面図。
ットに係り、図3の5−5線の位置における電子回路ユ
ニットの断面図。
ットに係り、図3の6−6線の位置における電子回路ユ
ニットの断面図。
ットに係り、図3の7−7線の位置における電子回路ユ
ニットの断面図。
ットに係り、サーキュレータの等価回路図。
ットに係り、サーキュレータをアイソレータに適用した
実施例を示す要部の斜視図。
ニットに係り、サーキュレータをアイソレータに適用し
た実施例におけるアイソレータの等価回路図。
ットに係るサーキュレータの分解斜視図。
ットの分解斜視図。
Claims (9)
- 【請求項1】 複数の誘電体基板が積層されて構成され
ると共に、電気部品が設けられて所望の電子回路が形成
された回路基板と、この回路基板に設けられ、上下方向
において一部が交叉する第1,第2,第3の中心導体
と、これ等の中心導体の交叉部分の上下に配置された磁
石、及びフェライトと、前記磁石の外側を覆う第1のヨ
ークと、前記フェライトの外側を覆う第2のヨークとを
有するサーキュレータとを備え、前記第1,第2,第3
の中心導体は、複数の前記誘電体基板のそれぞれに設け
られて、これ等が積層されて構成されると共に、前記中
心導体が位置する前記回路基板の下部には、前記フェラ
イトを収納する凹部が設けられ、前記回路基板の上下に
貫通する複数の貫通孔には磁性材が設けられ、前記磁石
と前記フェライトを覆うように、前記回路基板の上下に
配置された前記第1,第2のヨーク間の磁路を前記磁性
材によって形成して、磁気閉回路を構成したことを特徴
とするサーキュレータを備えた電子回路ユニット。 - 【請求項2】 前記磁性材は、磁性粉を含んだペースト
を前記貫通孔に充填して形成されたことを特徴とする請
求項1記載のサーキュレータを備えた電子回路ユニッ
ト。 - 【請求項3】 前記第1,第2のヨークの少なくとも一
方は、筒状の側壁を有し、前記誘電体基板には、前記側
壁の端部と対向し、前記磁性材に接合した環状の磁性パ
ターンが設けられたことを特徴とする請求項1、又は2
記載のサーキュレータを備えた電子回路ユニット。 - 【請求項4】 前記磁性パターンが前記第1,第2のヨ
ーク間に位置する前記誘電体基板のそれぞれに設けられ
たことを特徴とする請求項3記載のサーキュレータを備
えた電子回路ユニット。 - 【請求項5】 前記凹部には前記フェライトが配置され
ると共に、前記回路基板の上面には前記磁石が配置さ
れ、円筒状の前記側壁を有する前記第1のヨークが前記
磁石の外側を覆うように配置され、板状の前記第2のヨ
ークが前記フェライトの外側を覆うと共に、前記凹部を
塞ぐように配置されたことを特徴とする請求項3、又は
4記載のサーキュレータを備えた電子回路ユニット。 - 【請求項6】 前記回路基板の最上面に配置された第1
層目の前記誘電体基板の表面には導電パターンが設けら
れ、第1層目の前記誘電体基板より下部に配置された前
記誘電体基板には、前記第1,第2,第3の中心導体が
設けられ、前記第1,第2,第3の中心導体のそれぞれ
の一端は、前記回路基板に設けられた孔に充填されたス
ルーホール導体により前記導電パターンに接続されたこ
とを特徴とする請求項1から5の何れかに記載のサーキ
ュレータを備えた電子回路ユニット。 - 【請求項7】 前記第1,第2,第3の中心導体のそれ
ぞれの他端は、環状の前記磁性パターンより中心側の位
置で、前記回路基板に設けられた孔に充填されたスルー
ホール導体を介して接地されたことを特徴とする請求項
6記載のサーキュレータを備えた電子回路ユニット。 - 【請求項8】 前記第1,第2,第3の中心導体の前記
他端に接続された前記スルーホール導体のそれぞれは、
一つの良導電体に接続されたことを特徴とする請求項7
記載のサーキュレータを備えた電子回路ユニット。 - 【請求項9】 前記回路基板の上面には、前記第1のヨ
ークから外の位置に印刷によって形成されたサーキュレ
ータ用のコンデンサが設けられて、前記コンデンサが前
記第1のヨークの取付後、トリミング可能としたことを
特徴とする請求項5から8の何れかに記載のサーキュレ
ータを備えた電子回路ユニット。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000218731A JP3779532B2 (ja) | 2000-07-14 | 2000-07-14 | サーキュレータを備えた電子回路ユニット |
US09/904,950 US6741478B2 (en) | 2000-07-14 | 2001-07-12 | Compact electronic circuit unit having circulator, manufactured with high productivity |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000218731A JP3779532B2 (ja) | 2000-07-14 | 2000-07-14 | サーキュレータを備えた電子回路ユニット |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002033606A true JP2002033606A (ja) | 2002-01-31 |
JP3779532B2 JP3779532B2 (ja) | 2006-05-31 |
Family
ID=18713645
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000218731A Expired - Fee Related JP3779532B2 (ja) | 2000-07-14 | 2000-07-14 | サーキュレータを備えた電子回路ユニット |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3779532B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6597563B2 (en) | 2001-12-17 | 2003-07-22 | Alps Electric Co., Ltd. | Thin irreversible circuit element provided with capacitors |
JP6275359B1 (ja) * | 2017-06-01 | 2018-02-07 | 三菱電機株式会社 | 非可逆回路 |
-
2000
- 2000-07-14 JP JP2000218731A patent/JP3779532B2/ja not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6597563B2 (en) | 2001-12-17 | 2003-07-22 | Alps Electric Co., Ltd. | Thin irreversible circuit element provided with capacitors |
JP6275359B1 (ja) * | 2017-06-01 | 2018-02-07 | 三菱電機株式会社 | 非可逆回路 |
WO2018220790A1 (ja) * | 2017-06-01 | 2018-12-06 | 三菱電機株式会社 | 非可逆回路 |
Also Published As
Publication number | Publication date |
---|---|
JP3779532B2 (ja) | 2006-05-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6741478B2 (en) | Compact electronic circuit unit having circulator, manufactured with high productivity | |
JP2003023305A (ja) | 中心電極組立体、非可逆回路素子、通信装置及び中心電極組立体の製造方法 | |
JP3779532B2 (ja) | サーキュレータを備えた電子回路ユニット | |
JP3655583B2 (ja) | 非可逆回路素子 | |
JP3852373B2 (ja) | 2ポート型非可逆回路素子および通信装置 | |
JP3717384B2 (ja) | サーキュレータ | |
JP3655591B2 (ja) | 非可逆回路素子 | |
US6888432B2 (en) | Laminated substrate, method of producing the same, nonreciprocal circuit element, and communication device | |
JP4507192B2 (ja) | 非可逆回路素子 | |
JP2002094305A (ja) | サーキュレータを備えた電子回路ユニット | |
JP3948391B2 (ja) | 非可逆回路素子、その製造方法及び通信装置 | |
JP2003188607A (ja) | 非可逆回路素子の製造方法 | |
JPH0410657Y2 (ja) | ||
JP3660316B2 (ja) | 非可逆回路素子 | |
JP4024709B2 (ja) | 非可逆回路素子 | |
KR100311810B1 (ko) | 비가역소자의적층형하부케이스 | |
US20030137812A1 (en) | Surface mount typed electronic circuit of small size capable of obtaining a high-Q | |
JP4070131B2 (ja) | 電子部品モジュール、非可逆回路素子及びその製造方法 | |
JPH0753429Y2 (ja) | Dc−dcコンバータ | |
JP2004146886A (ja) | 非可逆回路素子 | |
JP2002299912A (ja) | 非可逆回路素子及びその製造方法 | |
JPH0865013A (ja) | 集中定数型アイソレータ | |
JP2003204208A (ja) | 非可逆回路素子 | |
JPH0593106U (ja) | 非可逆回路素子 | |
JP2004222144A (ja) | 非可逆回路素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050715 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050802 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050825 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060221 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060302 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090310 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100310 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |