JP6275359B1 - 非可逆回路 - Google Patents
非可逆回路 Download PDFInfo
- Publication number
- JP6275359B1 JP6275359B1 JP2017554419A JP2017554419A JP6275359B1 JP 6275359 B1 JP6275359 B1 JP 6275359B1 JP 2017554419 A JP2017554419 A JP 2017554419A JP 2017554419 A JP2017554419 A JP 2017554419A JP 6275359 B1 JP6275359 B1 JP 6275359B1
- Authority
- JP
- Japan
- Prior art keywords
- dielectric substrate
- conductor
- substrate
- ground conductor
- dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000002427 irreversible effect Effects 0.000 title claims description 9
- 239000004020 conductor Substances 0.000 claims abstract description 440
- 239000000758 substrate Substances 0.000 claims abstract description 390
- 229910000859 α-Fe Inorganic materials 0.000 claims abstract description 130
- 230000035699 permeability Effects 0.000 claims abstract description 39
- 125000006850 spacer group Chemical group 0.000 claims description 45
- 239000011347 resin Substances 0.000 claims description 12
- 229920005989 resin Polymers 0.000 claims description 12
- 230000002238 attenuated effect Effects 0.000 description 44
- 229910000679 solder Inorganic materials 0.000 description 12
- 230000005540 biological transmission Effects 0.000 description 11
- 230000002441 reversible effect Effects 0.000 description 10
- 239000007787 solid Substances 0.000 description 10
- 239000000853 adhesive Substances 0.000 description 8
- 230000001070 adhesive effect Effects 0.000 description 8
- 238000000034 method Methods 0.000 description 8
- 230000006866 deterioration Effects 0.000 description 7
- 230000007257 malfunction Effects 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 230000005855 radiation Effects 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- 238000009827 uniform distribution Methods 0.000 description 4
- 238000010030 laminating Methods 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000004907 flux Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000007747 plating Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P1/00—Auxiliary devices
- H01P1/32—Non-reciprocal transmission devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P1/00—Auxiliary devices
- H01P1/32—Non-reciprocal transmission devices
- H01P1/38—Circulators
- H01P1/383—Junction circulators, e.g. Y-circulators
- H01P1/387—Strip line circulators
Landscapes
- Non-Reversible Transmitting Devices (AREA)
Abstract
Description
しかしながら、フェライト基板の下面中央部に極片が配置されるので、この領域には、はんだボールを配置できない。このため、フェライト基板を誘電体基板上に実装したときに、フェライト基板の下面中央が誘電体基板に接続されず、フェライト基板と誘電体基板との間の接続信頼性が低下するという課題があった。
実施の形態1.
図1は、この発明の実施の形態1に係る非可逆回路1の構成を示す側断面図である。
図2は、非可逆回路1における誘電体基板3の1層目を示す上面図である。1層目の面は、誘電体基板3の上面である。図3は、非可逆回路1における誘電体基板3の2層目を示す上面図である。図4は、非可逆回路1における誘電体基板3の3層目を示す上面図である。図5は、非可逆回路1における誘電体基板3の4層目を示す上面図である。4層目の面は、誘電体基板3の下面である。
入出力端子3c−1〜3c−3は、誘電体基板3の下面において、地導体3bの周囲に設けられた導体である。誘電体基板3の下面には、複数の地導体3dが地導体3bの周囲に設けられている。
フェライト基板5に向かう磁束密度は、高透磁部材6によって増加する。高透磁部材6の透磁率は、非可逆回路1の電気的な性能を確保可能な値であればよい。
例えば、ビアホール7a−1は、誘電体3−2を貫通して、中心導体3aの端子3a−1と2層目の導体8a−1とを電気的に接続している。ビアホール7a−2は、誘電体3−2を貫通して、中心導体3aの端子3a−2と2層目の導体8a−2とを電気的に接続している。ビアホール7a−3は、誘電体3−2を貫通して、中心導体3aの端子3a−3と2層目の導体8a−3とを電気的に接続している。
導体8a−1〜8a−3は、図3に示すように、ビアホール7a−1〜7a−3のそれぞれに対応して誘電体基板3の2層目に設けられている。
例えば、ビアホール7b−1は、誘電体3−1を貫通して、2層目の導体8a−1と3層面目の導体8b−1とを電気的に接続している。ビアホール7b−2は、誘電体3−1を貫通して、2層目の導体8a−2と3層目の導体8b−2を電気的に接続している。ビアホール7b−3は、誘電体3−1を貫通して、2層目の導体8a−3と3層目の導体8b−3を電気的に接続している。
導体8b−1〜8b−3は、図4に示すように、ビアホール7b−1〜7b−3のそれぞれに対応して誘電体基板3の3層目に設けられている。
例えば、ビアホール7c−1は、誘電体3−2を貫通して、3層目の導体8b−1と4層目の入出力端子3c−1とを電気的に接続している。ビアホール7c−2は、誘電体3−2を貫通して、3層目の導体8b−2と4層目の入出力端子3c−2とを電気的に接続している。ビアホール7c−3は、誘電体3−2を貫通して、3層目の導体8b−3と4層目の入出力端子3c−3とを電気的に接続している。
特許文献1に記載された非可逆回路は、極片の周囲に設けられたはんだボールで誘電体基板に接続されるため、フェライト基板の下面中央が誘電体基板に接触しない。
これに対して、非可逆回路1では、ビアホール9によって、フェライト基板5の直下に設けた高透磁部材6と誘電体基板3の地導体3bとが接続されている。これにより、ビアホール9を介して、フェライト基板5側の熱を誘電体基板3へ放熱することができる。
まず、高透磁部材6が密着したフェライト基板5をベタの導体の上に接着剤で搭載し、この後、フェライト基板5と高透磁部材6とを収容する部分が開口したプリプレグを積層する。その上に、フェライト基板5と高透磁部材6とを収容する部分が開口した誘電体3−1を積層する。その上に、プリプレグを積層し、ベタの導体を積層して圧着する。この後、中心導体3a、端子3a−1〜3a−3、地導体3b、入出力端子3c−1〜3c−3および端子3dをエッチングなどで形成する。この後、地導体3bと高透磁部材6、導体8b−1と入出力端子3c−1、導体8b−2と入出力端子3c−2、導体8b−3と入出力端子3c−3のそれぞれを、レーザビアによって電気的に接続する。
このように誘電体基板3を作成することで、非可逆回路1の実装面を平坦にすることができ、接続信頼性が向上する。
また、フェライト基板5および高透磁部材6の高さにばらつきが生じても、レーザビアによって高さのばらつきが許容されて、地導体3bと高透磁部材6、導体8b−1と入出力端子3c−1、導体8b−2と入出力端子3c−2、導体8b−3と入出力端子3c−3のそれぞれを接続することができる。
図6において、母基板10は、誘電体10−1を備えた両面基板である。誘電体10−1の上面には、信号導体10a−1,10a−2および地導体10bが設けられている。誘電体10−1の下面には、地導体10cが設けられている。ビアホール11は、母基板10の内部に設けられて、地導体10bと地導体10cとを電気的に接続している。
このように、非可逆回路1は、誘電体基板3の下面に設けた導体を介して母基板10への表面実装が可能である。
なお、図6では、非可逆回路1の入出力端子3c−1,3c−2と母基板10の信号導体10a−1,10a−2とを接続する構成を示したが、入出力端子3c−1〜3c−3と母基板10の3つの信号導体とを接続する構成(3端子接続)であってもよい。
フェライト基板5には、スペーサ4と中心導体3aとを介して永久磁石2からバイアス磁界が印加されている。このため、入出力端子3c−1〜3c−3に入力された信号は、バイアス磁界の影響を受けることになる。
例えば、入出力端子3c−1に入力された信号は、ほとんど減衰することなく伝送されて、入出力端子3c−2から出力される。また、入出力端子3c−3には、大きく減衰された信号が伝送されて出力される。
入出力端子3c−2に入力された信号は、ほとんど減衰することなく伝送されて、入出力端子3c−3から出力される。また、入出力端子3c−1には、大きく減衰された信号が伝送されて出力される。
入出力端子3c−3に入力された信号は、ほとんど減衰することなく伝送されて、入出力端子3c−1から出力される。また、入出力端子3c−2には、大きく減衰された信号が伝送されて出力される。
このように、非可逆回路1は、伝送方向の信号がほとんど減衰せず、逆方向の信号が大きく減衰する特性を有している。
また、フェライト基板5直下の高透磁部材6によってフェライト基板5にバイアス磁界の一様な分布が与えられる。
さらに、ビアホール7a−1〜7a−3,7b−1〜7b−3,7c−1〜7c−3および導体8a−1〜8a−3,8b−1〜8b−3が、中心導体3aと入出力端子3c−1〜3c−3とを電気的に接続し、ビアホール9が、地導体3bと高透磁部材6とを電気的に接続している。
これによって、非可逆回路1の電気的な性能劣化を抑えることができ、誘電体基板3とフェライト基板5との間の接続信頼性を高めることもできる。
さらに、加工しにくいフェライト基板5にスルーホールなどを設ける必要がないので、非可逆回路1の製造に要する時間を短縮でき、製造コストも低減できる。
図7は、この発明の実施の形態2に係る非可逆回路1Aの構成を示す側断面図である。図8は、非可逆回路1Aにおける誘電体基板3Aの1層目を示す上面図である。1層目の面は、誘電体基板3Aの上面である。図9は、非可逆回路1Aにおける誘電体基板3Aの2層目を示す上面図である。図10は、非可逆回路1Aにおける誘電体基板3Aの3層目を示す上面図である。図11は、非可逆回路1Aにおける誘電体基板3Aの4層目を示す上面図である。4層目の面は、誘電体基板3Aの下面である。図7から図11において、図1から図5までと同一の構成要素には同一の符号を付して説明を省略する。
誘電体基板3Aは、誘電体で構成された多層基板であり、誘電体3−1および誘電体3−2を備える。誘電体3−1は、誘電体基板3Aのコアとなる誘電体である。誘電体3−2は、プリプレグとなる誘電体である。
第3の地導体である地導体3fは、誘電体基板3Aの下面(4層目)において地導体3bの周囲に設けられている。例えば、図11に示すように、誘電体基板3Aの下面には、地導体3bを取り囲むように複数の地導体3fが設けられる。さらに、誘電体基板3Aの下面には、複数の地導体3gが地導体3bの周囲に設けられている。
図12において、母基板10Aは、誘電体10A−1を備えた両面基板である。誘電体10A−1の上面には、信号導体10a−1,10a−2および地導体10b,10dが設けられている。誘電体10A−1の下面には、地導体10cが設けられている。また、母基板10Aの内部には、信号導体10e−1,10e−2が設けられている。
ビアホール11は、母基板10Aの内部に設けられて、地導体10bと地導体10cとを電気的に接続している。ビアホール14a−1は、母基板10Aの内部に設けられて、信号導体10a−1と信号導体10e−1とを電気的に接続している。ビアホール14a−2は、母基板10Aの内部に設けられて、信号導体10a−2と信号導体10e−2とを電気的に接続している。
なお、図12では、非可逆回路1Aの入出力端子3c−1,3c−2と母基板10Aの信号導体10a−1,10a−2とを接続する構成を示したが、入出力端子3c−1〜3c−3と母基板10Aの3つの信号導体を接続する構成(3端子接続)であってもよい。
フェライト基板5には、スペーサ4と中心導体3aとを介して永久磁石2からバイアス磁界が印加されている。このため、入出力端子3c−1〜3c−3に入力された信号は、バイアス磁界の影響を受けることになる。
例えば、入出力端子3c−1に入力された信号は、ほとんど減衰することなく伝送されて、入出力端子3c−2から出力される。また、入出力端子3c−3には、大きく減衰された信号が伝送されて出力される。
入出力端子3c−2に入力された信号は、ほとんど減衰することなく伝送されて、入出力端子3c−3から出力される。また、入出力端子3c−1には、大きく減衰された信号が伝送されて出力される。
入出力端子3c−3に入力された信号は、ほとんど減衰することなく伝送されて、入出力端子3c−1から出力される。また、入出力端子3c−2には、大きく減衰された信号が伝送されて出力される。
このように、非可逆回路1Aは、伝送方向の信号がほとんど減衰せず、逆方向の信号が大きく減衰する特性を有している。
これらの構成を有することで、地導体3fおよび蓋部材13によって、非可逆回路1Aから外部への不要な電磁波の放射を抑制できる。
図13は、この発明の実施の形態3に係る非可逆回路1Bの構成を示す側断面図である。図14は、非可逆回路1Bにおける誘電体基板3Bの1層目を示す上面図である。1層目の面は、誘電体基板3Bの上面である。図15は、非可逆回路1Bにおける誘電体基板3Bの2層目を示す上面図である。図16は、非可逆回路1Bにおける誘電体基板3Bの3層目を示す上面図である。図17は、非可逆回路1Bにおける誘電体基板3Bの4層目を示す上面図である。4層目の面は、誘電体基板3Bの下面である。図13から図17において、図1から図5および図7から図11までと同一の構成要素には同一の符号を付して説明を省略する。
誘電体基板3Bは、誘電体で構成された多層基板であり、誘電体3−1および誘電体3−2を備える。誘電体3−1は、誘電体基板3Bのコアとなる誘電体である。誘電体3−2は、プリプレグとなる誘電体である。
第3の地導体である地導体3fは、誘電体基板3Bの下面(4層目)において地導体3bの周囲に設けられている。例えば、図17に示すように、誘電体基板3Bの下面には、地導体3bを取り囲むように複数の地導体3fおよび複数の地導体3gが設けられる。
ビアホール7iは、誘電体3−2を貫通して3層目の地導体8fと4層目の地導体3b,3f,3gのそれぞれとを電気的に接続する。
このように構成することで、蓋部材13によって覆われた信号導体から放射された電磁波の共振周波数を、非可逆回路1Bの使用周波数よりも高い周波数にシフトさせることができる。これにより、蓋部材13の内部で発生した電磁波の共振に起因した誤動作を防ぐことができる。
このように、非可逆回路1Bは、誘電体基板3Bの下面に設けた導体を介して母基板への表面実装が可能である。
蓋部材13は、誘電体基板3Bの上面における、永久磁石2およびスペーサ4を覆い、地導体3hに電気的に接続されている。これらの構成を有することで、地導体3fおよび蓋部材13によって非可逆回路1Bから外部への不要な電磁波の放射を抑制できる。
フェライト基板5には、スペーサ4と中心導体3aとを介して永久磁石2からバイアス磁界が印加されている。このため、入出力端子3c−1〜3c−3に入力された信号は、バイアス磁界の影響を受けることになる。
例えば、入出力端子3c−1に入力された信号は、ほとんど減衰することなく伝送されて、入出力端子3c−2から出力される。また、入出力端子3c−3には、大きく減衰された信号が伝送されて出力される。
入出力端子3c−2に入力された信号は、ほとんど減衰することなく伝送されて、入出力端子3c−3から出力される。また、入出力端子3c−1には、大きく減衰された信号が伝送されて出力される。
入出力端子3c−3に入力された信号は、ほとんど減衰することなく伝送されて、入出力端子3c−1から出力される。また、入出力端子3c−2には、大きく減衰された信号が伝送されて出力される。
このように、非可逆回路1Bは、伝送方向の信号がほとんど減衰せず、逆方向の信号が大きく減衰する特性を有している。
図18は、この発明の実施の形態4に係る非可逆回路1Cの構成を示す側断面図である。図19は、非可逆回路1Cにおける誘電体基板3Cの1層目を示す上面図である。1層目の面は、誘電体基板3Cの上面である。図20は、非可逆回路1Cにおける誘電体基板3Cの2層目を示す上面図である。図21は、非可逆回路1Cにおける誘電体基板3Cの3層目を示す上面図である。図22は、非可逆回路1Cにおける誘電体基板3Cの4層目を示す上面図である。4層目の面は、誘電体基板3Cの下面である。
なお、図18から図22までにおいて、図1から図5までと同一の構成要素には同一の符号を付して説明を省略する。
誘電体基板3Cは、誘電体で構成された多層基板であり、誘電体3−1および誘電体3−2を備える。誘電体3−1は、誘電体基板3Cのコアとなる誘電体である。誘電体3−2は、プリプレグとなる誘電体である。
スペーサ4Aは、誘電体基板3Cの上面において、信号導体3i−1〜3i−3の内側の端部上に設けられたスペーサ部材である。
永久磁石2と信号導体3i−1〜3i−3のそれぞれとは、スペーサ4Aによって互いに接触しない状態になっている。スペーサ4Aは、誘電材料で構成され、フェライト基板5Aは、スペーサ4Aを介して永久磁石2からバイアス磁界が印加される。
例えば、高透磁部材6Aは、接着剤を用いて、上面がフェライト基板5Aの下面に密着した状態で取り付けられる。フェライト基板5Aに向かう磁束密度は、高透磁部材6Aによって増加する。高透磁部材6Aの透磁率は、非可逆回路1Cの電気的な性能を確保可能な値であればよい。
なお、誘電体3−1の開口部の内周面とフェライト基板5Aとの隙間には、誘電体を積層して誘電体基板3Cを形成する過程で誘電体3−2が充填される。
例えば、ビアホール7j−1は、誘電体3−2を貫通して、1層目の信号導体3i−1と2層目の導体8g−1とを電気的に接続している。ビアホール7j−2は、誘電体3−2を貫通して、1層目の信号導体3i−2と2層目の導体8g−2とを電気的に接続している。ビアホール7j−3は、誘電体3−2を貫通して、1層目の信号導体3i−3と2層目の導体8g−3とを電気的に接続している。導体8g−1〜8g−3は、図20に示すように、ビアホール7j−1〜7j−3のそれぞれに対応して誘電体基板3Cの2層目に設けられている。
例えば、ビアホール7k−1は、誘電体3−1を貫通して、2層目の導体8g−1と3層面目の導体8h−1とを電気的に接続している。ビアホール7k−2は、誘電体3−1を貫通して、2層目の導体8g−2と3層目の導体8h−2を電気的に接続している。ビアホール7k−3は、誘電体3−1を貫通して、2層目の導体8g−3と3層目の導体8h−3を電気的に接続している。導体8h−1〜8h−3は、図21に示すように、ビアホール7k−1〜7k−3のそれぞれに対応して誘電体基板3Cの3層目に設けられている。
例えば、ビアホール7l−1は、誘電体3−2を貫通して、3層目の導体8h−1と4層目の入出力端子3c−1とを電気的に接続している。ビアホール7l−2は、誘電体3−2を貫通して、3層目の導体8h−2と4層目の入出力端子3c−2とを電気的に接続している。ビアホール7l−3は、誘電体3−2を貫通して、3層目の導体8h−3と4層目の入出力端子3c−3とを電気的に接続している。
まず、上面に中心導体14が形成され下面に高透磁部材6Aが密着したフェライト基板5Aを、ベタの導体の上に接着剤で搭載し、この後、フェライト基板5Aと高透磁部材6Aとを収容する部分が開口したプリプレグを積層する。その上に、フェライト基板5Aと高透磁部材6Aとを収容する部分が開口した誘電体3−1を積層する。その上に、プリプレグを積層し、ベタの導体を積層して圧着する。この後、信号導体3i−1〜3i−3、地導体3b、入出力端子3c−1〜3c−3および端子3dをエッチングなどで形成する。この後、中心導体14と信号導体3i−1〜3i−3、信号導体3i−1〜3i−3と導体8g−1〜8g−3のそれぞれをレーザビアによって電気的に接続する。
このように誘電体基板3Cを作成することで、非可逆回路1Cの実装面を平坦にすることができ、接続信頼性が向上する。
また、誘電体3−1とフェライト基板5Aおよび高透磁部材6Aとの高さにばらつきが生じても、レーザビアによって高さのばらつきが許容されて、中心導体14と信号導体3i−1〜3i−3、信号導体3i−1〜3i−3と導体8g−1〜8g−3のそれぞれを接続することができる。
非可逆回路1Cは、はんだを用いて誘電体基板3Cの下面に設けた導体と母基板の上面の導体とが電気的に接続される。
このように、非可逆回路1Cは、誘電体基板3Cの下面に設けた導体を介して母基板への表面実装が可能である。
フェライト基板5Aには、スペーサ4Aと中心導体14とを介して永久磁石2からバイアス磁界が印加されている。このため、入出力端子3c−1〜3c−3に入力された信号は、バイアス磁界の影響を受けることになる。
例えば、入出力端子3c−1に入力された信号は、ほとんど減衰することなく伝送されて、入出力端子3c−2から出力される。また、入出力端子3c−3には、大きく減衰された信号が伝送されて出力される。
入出力端子3c−2に入力された信号は、ほとんど減衰することなく伝送されて、入出力端子3c−3から出力される。また、入出力端子3c−1には、大きく減衰された信号が伝送されて出力される。
入出力端子3c−3に入力された信号は、ほとんど減衰することなく伝送されて、入出力端子3c−1から出力される。また、入出力端子3c−2には、大きく減衰された信号が伝送されて出力される。
このように、非可逆回路1Cは、伝送方向の信号がほとんど減衰せず、逆方向の信号が大きく減衰する特性を有している。
また、フェライト基板5A直下の高透磁部材6Aによって、フェライト基板5Aにバイアス磁界の一様な分布が与えられる。
さらに、第5の接続部が、フェライト基板5Aの上面に設けられた中心導体14と誘電体基板3Cの上面に設けられた信号導体3i−1〜3i−3のそれぞれとを電気的に接続する。第6の接続部が、誘電体基板3Cの下面において地導体3bの周囲に設けられた入出力端子3c−1〜3c−3のそれぞれと信号導体3i−1〜3i−3のそれぞれとを電気的に接続する。ここで、第5の接続部は、ビアホール15−1〜15〜3であり、第6の接続部は、ビアホール7j−1〜7j−3,7k−1〜7k−3,7l−1〜7l−3および導体8g−1〜8g−3,8h−1〜8h−3である。
これらの構成によって、非可逆回路1Cの電気的な性能劣化を抑えることができ、誘電体基板3Cとフェライト基板5Aとの間の接続信頼性を高めることもできる。さらに、加工しにくいフェライト基板5Aにスルーホールなどを設ける必要がないので、非可逆回路1Cの製造に要する時間を短縮でき、製造コストも低減できる。
図23は、この発明の実施の形態5に係る非可逆回路1Dの構成を示す側断面図である。図24は、非可逆回路1Dにおける誘電体基板3Dの1層目を示す上面図である。1層目の面は、誘電体基板3Dの上面である。図25は、非可逆回路1Dにおける誘電体基板3Dの2層目を示す上面図である。図26は、非可逆回路1Dにおける誘電体基板3Dの3層目を示す上面図である。図27は、非可逆回路1Dにおける誘電体基板3Dの4層目を示す上面図である。4層目の面は、誘電体基板3Dの下面である。
なお、図23から図27までにおいて、図7から図11および図18から図22までと同一の構成要素には、同一の符号を付して説明を省略する。
誘電体基板3Dは、誘電体で構成された多層基板であり、誘電体3−1および誘電体3−2を備える。誘電体3−1は、誘電体基板3Dのコアとなる誘電体である。誘電体3−2は、プリプレグとなる誘電体である。
第3の地導体である地導体3fは、誘電体基板3Dの下面(4層目)において地導体3bの周囲に設けられている。例えば、図27に示すように、誘電体基板3Dの下面には、地導体3bを取り囲むように複数の地導体3f,3gが設けられる。
このように、非可逆回路1Dは、誘電体基板3Dの下面に設けた導体を介して母基板への表面実装が可能である。
フェライト基板5Aには、スペーサ4Aと中心導体14とを介して永久磁石2からバイアス磁界が印加されている。このため、入出力端子3c−1〜3c−3に入力された信号は、バイアス磁界の影響を受けることになる。
例えば、入出力端子3c−1に入力された信号は、ほとんど減衰することなく伝送されて、入出力端子3c−2から出力される。また、入出力端子3c−3には、大きく減衰された信号が伝送されて出力される。
入出力端子3c−2に入力された信号は、ほとんど減衰することなく伝送されて、入出力端子3c−3から出力される。また、入出力端子3c−1には、大きく減衰された信号が伝送されて出力される。
入出力端子3c−3に入力された信号は、ほとんど減衰することなく伝送されて、入出力端子3c−1から出力される。また、入出力端子3c−2には、大きく減衰された信号が伝送されて出力される。
このように、非可逆回路1Dは、伝送方向の信号がほとんど減衰せず、逆方向の信号が大きく減衰する特性を有している。
図28は、この発明の実施の形態6に係る非可逆回路1Eの構成を示す側断面図である。図29は、非可逆回路1Eにおける誘電体基板3Eの1層目を示す上面図である。1層目の面は、誘電体基板3Eの上面である。図30は、非可逆回路1Eにおける誘電体基板3Eの2層目を示す上面図である。図31は、非可逆回路1Eにおける誘電体基板3Eの3層目を示す上面図である。図32は、非可逆回路1Eにおける誘電体基板3Eの4層目を示す上面図である。4層目の面は、誘電体基板3Eの下面である。
なお、図28から図32までにおいて、図23から図27までと同一の構成要素には、同一の符号を付して説明を省略する。
誘電体基板3Eは、誘電体で構成された多層基板であり、誘電体3−1および誘電体3−2を備える。誘電体3−1は、誘電体基板3Eのコアとなる誘電体である。誘電体3−2は、プリプレグとなる誘電体である。
ビアホール7rは、誘電体3−2を貫通して、3層目の地導体8lと4層目の地導体3b,3f,3gのそれぞれとを電気的に接続する。
このように構成することで、蓋部材13によって覆われた信号導体から放射された電磁波の共振周波数を、非可逆回路1Eの使用周波数よりも高い周波数にシフトさせることができる。これにより、蓋部材13の内部で発生した電磁波の共振に起因した誤動作を防ぐことができる。
このように、非可逆回路1Eは、誘電体基板3Eの下面に設けた導体を介して母基板への表面実装が可能である。
蓋部材13は、誘電体基板3Eの上面における永久磁石2およびスペーサ4Aを覆い、地導体3kに電気的に接続されている。これらの構成を有することで、地導体3fおよび蓋部材13によって非可逆回路1Eから外部への不要な電磁波の放射を抑制できる。
フェライト基板5Aには、スペーサ4Aと中心導体14とを介して永久磁石2からバイアス磁界が印加されている。このため、入出力端子3c−1〜3c−3に入力された信号は、バイアス磁界の影響を受けることになる。
例えば、入出力端子3c−1に入力された信号は、ほとんど減衰することなく伝送されて、入出力端子3c−2から出力される。また、入出力端子3c−3には、大きく減衰された信号が伝送されて出力される。
入出力端子3c−2に入力された信号は、ほとんど減衰することなく伝送されて、入出力端子3c−3から出力される。また、入出力端子3c−1には、大きく減衰された信号が伝送されて出力される。
入出力端子3c−3に入力された信号は、ほとんど減衰することなく伝送されて、入出力端子3c−1から出力される。また、入出力端子3c−2には、大きく減衰された信号が伝送されて出力される。
このように、非可逆回路1Eは、伝送方向の信号がほとんど減衰せず、逆方向の信号が大きく減衰する特性を有している。
図33は、この発明の実施の形態7に係る非可逆回路1Fの構成を示す側断面図である。実施の形態7による非可逆回路1Fにおける誘電体基板3Aの1層目から4層目までの構造は、実施の形態2で示した図8から図11までの構造と同様である。
非可逆回路1Fは、図33に示すように、永久磁石2、誘電体基板3A、スペーサ4、フェライト基板5、フェライト基板5B、高透磁部材6、樹脂16および導電性部材17を備えている。
例えば、フェライト基板5は、誘電体基板3の誘電体3−1の開口部に収容され、接着剤を用いて上面が中心導体3aの下面に密着した状態で取り付けられる。フェライト基板5は、中心導体3aおよびスペーサ4を介して永久磁石2と対向する位置に配置される。
なお、誘電体3−1の開口部の内周面とフェライト基板5との隙間には、誘電体を積層して誘電体基板3を形成する過程で、誘電体3−2が充填される。
例えば、導電性部材17は、樹脂16の表面に形成された導電性材料の膜であり、地導体3eに電気的に接続されている。中心導体3aを含む信号導体は、接地電位の導電性部材17によって外部への不要な電磁波の放射が抑制される。
ビアホール9は、誘電体基板3Aの内部に設けられて、地導体3bと高透磁部材6とを電気的に接続する第2の接続部である。
このように、非可逆回路1Fは、誘電体基板3Aの下面に設けた導体を介して母基板への表面実装が可能である。
フェライト基板5およびフェライト基板5Bには、スペーサ4と中心導体3aと導電性部材17を介して永久磁石2からバイアス磁界が印加されている。このため、入出力端子3c−1〜3c−3に入力された信号は、バイアス磁界の影響を受けることになる。
例えば、入出力端子3c−1に入力された信号は、ほとんど減衰することなく伝送されて、入出力端子3c−2から出力される。また、入出力端子3c−3には、大きく減衰された信号が伝送されて出力される。
入出力端子3c−2に入力された信号は、ほとんど減衰することなく伝送されて、入出力端子3c−3から出力される。また、入出力端子3c−1には、大きく減衰された信号が伝送されて出力される。
入出力端子3c−3に入力された信号は、ほとんど減衰することなく伝送されて、入出力端子3c−1から出力される。また、入出力端子3c−2には、大きく減衰された信号が伝送されて出力される。
このように、非可逆回路1Fは、伝送方向の信号がほとんど減衰せず、逆方向の信号が大きく減衰する特性を有している。
また、フェライト基板5およびフェライト基板5Bの下側に設けられた高透磁部材6によってフェライト基板5およびフェライト基板5Bにバイアス磁界の一様な分布が与えられる。さらに、ビアホール7a−1〜7a−3,7b−1〜7b−3,7c−1〜7c−3および導体8a−1〜8a−3,8b−1〜8b−3が、中心導体3aと入出力端子3c−1〜3c−3とを電気的に接続し、ビアホール9が、地導体3bと高透磁部材6とを電気的に接続している。これによって、非可逆回路1Fの電気的な性能劣化を抑えることができ、誘電体基板3Aとフェライト基板5,5Bとの間の接続信頼性を高めることもできる。さらに、加工しにくいフェライト基板5,5Bにスルーホールなどを設ける必要がないので、非可逆回路1Fの製造に要する時間を短縮でき、製造コストも低減できる。
さらに、地導体3fおよび導電性部材17によって非可逆回路1Fから外部への不要な電磁波の放射を抑制できる。
図35は、この発明の実施の形態8に係る非可逆回路1Gの構成を示す側断面図である。図36は、実施の形態8における導電性部材17Bを示す上面図である。
実施の形態8による非可逆回路1Gにおける誘電体基板3Bの1層目から4層目までの構造は、実施の形態3で示した図14から図17までの構造と同様である。
非可逆回路1Gは、図35に示すように、永久磁石2、誘電体基板3B、スペーサ4、フェライト基板5、フェライト基板5B、高透磁部材6、樹脂16および導電性部材17Bを備えている。また、導電性部材17Bには、ビアホール18が設けられている。
第3の地導体である地導体3fは、誘電体基板3Bの下面(4層目)において地導体3bの周囲に設けられている。また、誘電体基板3Bの下面には、地導体3bを取り囲んで複数の地導体3fおよび複数の地導体3gが設けられている。
例えば、導電性部材17Bは、樹脂16の表面に形成された導電性材料の膜であって、地導体3hに電気的に接続されている。中心導体3aを含む信号導体は、接地電位の導電性部材17Bによって外部への不要な電磁波の放射が抑制される。
ビアホール18は、導電性部材17Bと第9の接続部の地導体3hとを電気的に接続する第10の接続部である。ビアホール18は、図36に示すように、導電性部材17Bにおいて、フェライト基板5Bの外形に沿って設けられている。
このように構成することで、導電性部材17Bによって覆われた信号導体から放射された電磁波の共振周波数を、非可逆回路1Gの使用周波数よりも高い周波数にシフトさせることができる。これにより、導電性部材17Bによって覆われた部分で発生した電磁波の共振に起因した誤動作を防ぐことができる。
このように、非可逆回路1Gは、誘電体基板3Bの下面に設けた導体を介して母基板への表面実装が可能である。
フェライト基板5およびフェライト基板5Bには、スペーサ4と中心導体3aと導電性部材17を介して永久磁石2からバイアス磁界が印加されている。このため、入出力端子3c−1〜3c−3に入力された信号は、バイアス磁界の影響を受けることになる。
例えば、入出力端子3c−1に入力された信号は、ほとんど減衰することなく伝送されて、入出力端子3c−2から出力される。また、入出力端子3c−3には、大きく減衰された信号が伝送されて出力される。
入出力端子3c−2に入力された信号は、ほとんど減衰することなく伝送されて、入出力端子3c−3から出力される。また、入出力端子3c−1には、大きく減衰された信号が伝送されて出力される。
入出力端子3c−3に入力された信号は、ほとんど減衰することなく伝送されて、入出力端子3c−1から出力される。また、入出力端子3c−2には、大きく減衰された信号が伝送されて出力される。
このように、非可逆回路1Gは、伝送方向の信号がほとんど減衰せず、逆方向の信号が大きく減衰する特性を有している。
これらの構成を有することで、信号導体から放射された電磁波の共振周波数を、非可逆回路1Gの使用周波数よりも高い周波数にシフトさせることができ、導電性部材17Bによって覆われた部分で発生した電磁波の共振に起因した誤動作を防ぐことができる。
図37は、この発明の実施の形態9に係る非可逆回路における誘電体基板3の1層目を示す上面図である。実施の形態9に係る非可逆回路では、誘電体基板3に設けられた中心導体3aの端子3a−1〜3a−3のうち、端子3a−3に損失性部材19が接続され、損失性部材19よりも先の部分が短絡されている。損失性部材19は、電磁波を吸収する損失性材料で構成された部材であり、例えば、チップ抵抗である。なお、損失性部材19は、誘電体基板3の内層に設けた抵抗膜であってもよい。
また、図37では、端子3a−3における損失性部材19よりも先の部分を短絡させた構成を示したが、非可逆回路の使用周波数によっては、損失性部材19よりも先の部分を開放してもよい。
フェライト基板5には、スペーサ4と中心導体3aを介して永久磁石2からバイアス磁界が印加されている。このため、入出力端子3c−1〜3c−3に入力された信号は、バイアス磁界の影響を受けることになる。
例えば、入出力端子3c−1に入力された信号は、ほとんど減衰することなく伝送されて、入出力端子3c−2から出力される。また、損失性部材19には、大きく減衰された信号が伝送されて、損失性部材19によって抵抗終端される。
入出力端子3c−2に入力された信号は、ほとんど減衰することなく伝送されて、損失性部材19に出力される。このとき、出力は、損失性部材19によって抵抗終端される。入出力端子3c−1には、大きく減衰された信号が伝送されて出力される。
このように、実施の形態9に係る非可逆回路は、伝送方向の信号がほとんど減衰せず、逆方向の信号が大きく減衰する特性を有しており、信号が伝送される端子の一つが終端されている。これにより、非可逆回路は、アイソレータとして動作することができる。
例えば、誘電体基板3A,3Bに設けられた中心導体3aが有する複数の端子の一つを終端してもよく、誘電体基板3Cに設けられた信号導体3i−1〜3i−3の一つを終端してもよい。
Claims (8)
- 永久磁石と、
多層の誘電体基板と、
前記誘電体基板の上面に設けられた中心導体と、
前記中心導体の上面に設けられて前記永久磁石を保持するスペーサ部材と、
前記誘電体基板の下面に設けられた第1の地導体と、
前記誘電体基板の下面において前記第1の地導体の周囲に設けられた複数の入出力端子と、
前記誘電体基板の内部に設けられて上面が前記中心導体の下面に密着されたフェライト基板と、
前記誘電体基板の内部に設けられて上面が前記フェライト基板の下面に密着された高透磁部材と、
前記誘電体基板の内部に設けられて前記中心導体と前記複数の入出力端子のそれぞれとを電気的に接続する第1の接続部と、
前記誘電体基板の内部に設けられて前記第1の地導体と前記高透磁部材とを電気的に接続する第2の接続部と、
前記誘電体基板の上面において前記中心導体の周囲に設けられた第2の地導体と、
前記誘電体基板の下面において前記第1の地導体の周囲に設けられた複数の第3の地導体と、
前記誘電体基板の内部に設けられて前記第2の地導体と前記複数の第3の地導体のそれぞれとを電気的に接続する第3の接続部と、
前記誘電体基板の上面における前記永久磁石および前記スペーサ部材を覆い、前記第2の地導体に電気的に接続された、導電性の蓋部材と、
前記誘電体基板の内部に設けられて前記第1の地導体と前記第2の地導体とを電気的に接続する複数の第4の接続部とを備え、
前記複数の第4の接続部は、前記フェライト基板を取り囲むように前記フェライト基板の外形に沿って配置されていること
を特徴とする非可逆回路。 - 前記中心導体は、前記複数の入出力端子のそれぞれに対応した複数の端子を有し、
前記複数の端子のうちの一つは終端されていることを特徴とする請求項1記載の非可逆回路。 - 永久磁石と、
多層の誘電体基板と、
前記誘電体基板の上面に設けられた複数の信号導体と、
前記複数の信号導体の上面に設けられて前記永久磁石を保持するスペーサ部材と、
前記誘電体基板の下面に設けられた第1の地導体と、
前記誘電体基板の下面において前記第1の地導体の周囲に設けられた複数の入出力端子と、
前記誘電体基板の内部に設けられたフェライト基板と、
前記フェライト基板の上面に設けられた中心導体と、
前記誘電体基板の内部に設けられて上面が前記フェライト基板の下面に密着された高透磁部材と、
前記誘電体基板の内部に設けられて前記中心導体と前記複数の信号導体のそれぞれとを電気的に接続する第5の接続部と、
前記誘電体基板の内部に設けられて前記複数の入出力端子のそれぞれと前記複数の信号導体のそれぞれとを電気的に接続する第6の接続部と、
前記誘電体基板の下面において前記第1の地導体の周囲に設けられた第3の地導体と、
前記誘電体基板の上面に設けられて前記複数の信号導体を一体として囲む第4の地導体と、
前記誘電体基板の内部に設けられて前記第3の地導体と前記第4の地導体とを電気的に接続する第7の接続部と、
前記誘電体基板の上面における前記永久磁石および前記スペーサ部材を覆い、前記第4の地導体に電気的に接続された、導電性の蓋部材と、
前記誘電体基板の内部に設けられて前記第1の地導体と前記第4の地導体とを電気的に接続する複数の第8の接続部とを備え、
前記複数の第8の接続部は、前記フェライト基板を取り囲むように前記フェライト基板の外形に沿って配置されていること
を特徴とする非可逆回路。 - 前記複数の信号導体のうちの一つは、終端されていることを特徴とする請求項3記載の非可逆回路。
- 永久磁石と、
多層の誘電体基板と、
前記誘電体基板の上面に設けられた中心導体と、
前記誘電体基板の内部に設けられて上面が前記中心導体の下面に密着された第1のフェライト基板と、
前記第1のフェライト基板に対向して下面が前記中心導体の上面に密着し、前記誘電体基板の上面において樹脂でモールドされた第2のフェライト基板と、
前記樹脂を覆う、接地された導電性部材と、
前記樹脂および前記導電性部材から露出した前記第2のフェライト基板の上面に設けられて前記永久磁石を保持するスペーサ部材と、
前記誘電体基板の下面に設けられた第1の地導体と、
前記誘電体基板の下面において前記第1の地導体の周囲に設けられた複数の入出力端子と、
前記誘電体基板の内部に設けられて上面が前記第1のフェライト基板の下面に密着された高透磁部材と、
前記誘電体基板の内部に設けられて前記中心導体と前記複数の入出力端子のそれぞれとを電気的に接続する第1の接続部と、
前記誘電体基板の内部に設けられて前記第1の地導体と前記高透磁部材とを電気的に接続する第2の接続部と
を備えたことを特徴とする非可逆回路。 - 前記導電性部材は、前記誘電体基板の内層から側方に露出した地導体と電気的に接続されていることを特徴とする請求項5記載の非可逆回路。
- 前記誘電体基板の上面において前記中心導体の周囲に設けられた第2の地導体と、
前記第1のフェライト基板の外形に沿って設けられて前記第1の地導体と前記第2の地導体とを電気的に接続する第9の接続部と、
前記第2のフェライト基板の外形に沿って設けられて前記導電性部材と前記第9の接続部とを電気的に接続する第10の接続部と
を備えたことを特徴とする請求項5記載の非可逆回路。 - 前記中心導体は、前記複数の入出力端子のそれぞれに対応した複数の端子を有し、
前記複数の端子のうちの一つは終端されていることを特徴とする請求項5記載の非可逆回路。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2017/020461 WO2018220790A1 (ja) | 2017-06-01 | 2017-06-01 | 非可逆回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP6275359B1 true JP6275359B1 (ja) | 2018-02-07 |
JPWO2018220790A1 JPWO2018220790A1 (ja) | 2019-06-27 |
Family
ID=61158396
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017554419A Active JP6275359B1 (ja) | 2017-06-01 | 2017-06-01 | 非可逆回路 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP6275359B1 (ja) |
WO (1) | WO2018220790A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR3129038A1 (fr) * | 2021-11-10 | 2023-05-12 | Thales | Procédé de fabrication amélioré d'un circulateur à ferrite intégré dans une carte multicouche et carte multicouche associée |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000201007A (ja) * | 1999-01-08 | 2000-07-18 | Nec Corp | 複合基板型の非可逆回路素子及びその製造方法 |
JP2002033606A (ja) * | 2000-07-14 | 2002-01-31 | Alps Electric Co Ltd | サーキュレータを備えた電子回路ユニット |
JP2006049969A (ja) * | 2004-07-30 | 2006-02-16 | Alps Electric Co Ltd | 非可逆回路素子を備えた高周波回路モジュール |
JP2007259264A (ja) * | 2006-03-24 | 2007-10-04 | Tdk Corp | 非可逆回路素子及び通信機器 |
US20100026409A1 (en) * | 2008-07-30 | 2010-02-04 | Raytheon Company | Low profile and compact surface mount circulator on ball grid array |
WO2016151847A1 (ja) * | 2015-03-26 | 2016-09-29 | 三菱電機株式会社 | 非可逆回路 |
WO2017082178A1 (ja) * | 2015-11-12 | 2017-05-18 | 三菱電機株式会社 | 非可逆回路素子、非可逆回路装置およびこれらの製造方法 |
-
2017
- 2017-06-01 JP JP2017554419A patent/JP6275359B1/ja active Active
- 2017-06-01 WO PCT/JP2017/020461 patent/WO2018220790A1/ja active Application Filing
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000201007A (ja) * | 1999-01-08 | 2000-07-18 | Nec Corp | 複合基板型の非可逆回路素子及びその製造方法 |
JP2002033606A (ja) * | 2000-07-14 | 2002-01-31 | Alps Electric Co Ltd | サーキュレータを備えた電子回路ユニット |
JP2006049969A (ja) * | 2004-07-30 | 2006-02-16 | Alps Electric Co Ltd | 非可逆回路素子を備えた高周波回路モジュール |
JP2007259264A (ja) * | 2006-03-24 | 2007-10-04 | Tdk Corp | 非可逆回路素子及び通信機器 |
US20100026409A1 (en) * | 2008-07-30 | 2010-02-04 | Raytheon Company | Low profile and compact surface mount circulator on ball grid array |
WO2016151847A1 (ja) * | 2015-03-26 | 2016-09-29 | 三菱電機株式会社 | 非可逆回路 |
WO2017082178A1 (ja) * | 2015-11-12 | 2017-05-18 | 三菱電機株式会社 | 非可逆回路素子、非可逆回路装置およびこれらの製造方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR3129038A1 (fr) * | 2021-11-10 | 2023-05-12 | Thales | Procédé de fabrication amélioré d'un circulateur à ferrite intégré dans une carte multicouche et carte multicouche associée |
EP4181638A1 (fr) * | 2021-11-10 | 2023-05-17 | Thales | Procédé de fabrication amélioré d'un circulateur à ferrite intégré dans une carte multicouche et carte multicouche associée |
Also Published As
Publication number | Publication date |
---|---|
WO2018220790A1 (ja) | 2018-12-06 |
JPWO2018220790A1 (ja) | 2019-06-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5176989B2 (ja) | コモンモードフィルタ及びその実装構造 | |
WO2007049789A1 (ja) | 非可逆回路素子 | |
JP2007214608A (ja) | 非可逆回路素子 | |
CN101371399A (zh) | 非可逆电路元件及其制造方法 | |
WO2014199887A1 (ja) | フレキシブルインダクタの取り付け構造および電子機器 | |
WO2013088618A1 (ja) | 非可逆回路素子、その非可逆回路素子を含む回路を備えた通信装置及び非可逆回路素子の製造方法 | |
JP6275359B1 (ja) | 非可逆回路 | |
JP5137125B2 (ja) | 集積化可能な非可逆回路素子 | |
US7808339B2 (en) | Non-reciprocal circuit element | |
JP2005533366A (ja) | 高周波信号伝送に適合する電子デバイス・キャリア | |
JP2010283774A (ja) | 非可逆回路内蔵多層基板 | |
JP5178351B2 (ja) | 電子部品の実装構造 | |
WO2007046393A1 (ja) | 2ポートアイソレータ | |
JP2011055222A (ja) | 非可逆回路素子 | |
JP2010272585A (ja) | フリップチップ実装構造 | |
JP4003650B2 (ja) | 非可逆回路素子、非可逆回路素子の実装構造および通信装置 | |
WO2011118072A1 (ja) | 回路基板 | |
JP5083113B2 (ja) | 非可逆回路素子 | |
JP4182926B2 (ja) | 非可逆回路素子及び通信装置 | |
JP2003304043A (ja) | 回路基板およびそれを用いた電子回路装置 | |
JP2005057696A (ja) | 高周波装置および無線装置 | |
KR20190101022A (ko) | 비가역회로소자 | |
JP2006174161A (ja) | 非可逆回路素子 | |
JP5799830B2 (ja) | 非可逆回路素子 | |
JP2004200826A (ja) | 分布定数型フィルタ素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171016 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171016 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20171016 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20171031 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171212 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180109 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6275359 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |