WO2018220790A1 - 非可逆回路 - Google Patents

非可逆回路 Download PDF

Info

Publication number
WO2018220790A1
WO2018220790A1 PCT/JP2017/020461 JP2017020461W WO2018220790A1 WO 2018220790 A1 WO2018220790 A1 WO 2018220790A1 JP 2017020461 W JP2017020461 W JP 2017020461W WO 2018220790 A1 WO2018220790 A1 WO 2018220790A1
Authority
WO
WIPO (PCT)
Prior art keywords
dielectric substrate
conductor
substrate
ground conductor
dielectric
Prior art date
Application number
PCT/JP2017/020461
Other languages
English (en)
French (fr)
Inventor
石橋　秀則
晃洋 安藤
実人 木村
博信 柴田
石田　清
裕之 青山
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to PCT/JP2017/020461 priority Critical patent/WO2018220790A1/ja
Priority to JP2017554419A priority patent/JP6275359B1/ja
Publication of WO2018220790A1 publication Critical patent/WO2018220790A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/32—Non-reciprocal transmission devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/32—Non-reciprocal transmission devices
    • H01P1/38—Circulators
    • H01P1/383—Junction circulators, e.g. Y-circulators
    • H01P1/387—Strip line circulators

Definitions

  • This invention relates to non-reciprocal circuits such as circulators and isolators used mainly in communication equipment.
  • Non-reciprocal circuits such as circulators and isolators are used in, for example, transmission / reception circuits of communication devices.
  • a nonreciprocal circuit has a characteristic of transmitting a signal in the transmission direction with almost no attenuation and greatly attenuating a signal in the reverse direction.
  • the non-reciprocal circuit described in Patent Document 1 has a pole piece of a high magnetic permeability material at the center of the lower surface of a ferrite substrate, and solder balls are arranged around the pole piece.
  • the nonreciprocal circuit described in Patent Document 1 is attracted by magnetic force by pole pieces, it can be surface-mounted while suppressing electrical performance deterioration.
  • the pole piece is arranged at the center of the lower surface of the ferrite substrate, solder balls cannot be arranged in this region. For this reason, when the ferrite substrate is mounted on the dielectric substrate, the center of the lower surface of the ferrite substrate is not connected to the dielectric substrate, and the connection reliability between the ferrite substrate and the dielectric substrate is reduced. It was.
  • the present invention solves the above-described problems, and provides a non-reciprocal circuit that can be surface-mounted while suppressing electrical performance deterioration and can improve the connection reliability between a ferrite substrate and a dielectric substrate. With the goal.
  • the nonreciprocal circuit according to the present invention includes a permanent magnet, a multilayer dielectric substrate, a central conductor provided on the upper surface of the dielectric substrate, a spacer member provided on the upper surface of the central conductor and holding the permanent magnet, A first ground conductor provided on the lower surface of the dielectric substrate; a plurality of input / output terminals provided around the first ground conductor on the lower surface of the dielectric substrate; and an upper surface provided within the dielectric substrate.
  • the present invention surface mounting on the mother board is possible via the conductor provided on the lower surface of the dielectric board. Further, a uniform distribution of the bias magnetic field is given to the ferrite substrate by the highly permeable member immediately below the ferrite substrate, and the first connection portion electrically connects the central conductor and the input / output terminal, and the second connection. The portion electrically connects the first ground conductor and the highly permeable member. Thereby, electrical performance deterioration can be suppressed, and the connection reliability between the ferrite substrate and the dielectric substrate can be improved.
  • FIG. 3 is a top view showing a first layer of a dielectric substrate in the nonreciprocal circuit according to Embodiment 1.
  • FIG. 4 is a top view showing a second layer of the dielectric substrate in the non-reciprocal circuit according to Embodiment 1.
  • FIG. 4 is a top view showing a third layer of a dielectric substrate in the nonreciprocal circuit according to Embodiment 1.
  • FIG. 4 is a top view showing a fourth layer of a dielectric substrate in the non-reciprocal circuit according to Embodiment 1.
  • FIG. 10 is a top view showing a first layer of a dielectric substrate in the nonreciprocal circuit according to Embodiment 2.
  • 6 is a top view showing a second layer of a dielectric substrate in the nonreciprocal circuit according to Embodiment 2.
  • FIG. 6 is a top view showing a third layer of a dielectric substrate in the non-reciprocal circuit according to Embodiment 2.
  • FIG. 6 is a top view showing a fourth layer of a dielectric substrate in the non-reciprocal circuit according to Embodiment 2.
  • FIG. It is a sectional side view which shows the structure of the nonreciprocal circuit based on Embodiment 2 mounted in the motherboard. It is a sectional side view which shows the structure of the nonreciprocal circuit which concerns on Embodiment 3 of this invention.
  • FIG. 10 is a top view showing a first layer of a dielectric substrate in the nonreciprocal circuit according to Embodiment 3.
  • 12 is a top view showing a second layer of a dielectric substrate in the nonreciprocal circuit according to Embodiment 3.
  • FIG. 12 is a top view showing a third layer of a dielectric substrate in the nonreciprocal circuit according to Embodiment 3.
  • FIG. 6 is a top view showing a fourth layer of a dielectric substrate in the nonreciprocal circuit according to Embodiment 3.
  • FIG. It is a sectional side view which shows the structure of the nonreciprocal circuit which concerns on Embodiment 4 of this invention.
  • FIG. 10 is a top view showing a first layer of a dielectric substrate in a nonreciprocal circuit according to a fourth embodiment.
  • FIG. 10 is a top view showing a second layer of a dielectric substrate in the nonreciprocal circuit according to the fourth embodiment.
  • FIG. 10 is a top view showing a third layer of a dielectric substrate in the nonreciprocal circuit according to the fourth embodiment.
  • FIG. 10 is a top view showing a fourth layer of a dielectric substrate in the nonreciprocal circuit according to the fourth embodiment. It is a sectional side view which shows the structure of the nonreciprocal circuit which concerns on Embodiment 5 of this invention.
  • FIG. 10 is a top view showing a first layer of a dielectric substrate in a nonreciprocal circuit according to a fifth embodiment.
  • FIG. 10 is a top view showing a second layer of a dielectric substrate in a nonreciprocal circuit according to a fifth embodiment.
  • FIG. 10 is a top view showing a third layer of a dielectric substrate in the nonreciprocal circuit according to the fifth embodiment.
  • FIG. 10 is a top view showing a fourth layer of a dielectric substrate in the nonreciprocal circuit according to Embodiment 5. It is a sectional side view which shows the structure of the nonreciprocal circuit which concerns on Embodiment 6 of this invention.
  • FIG. 10 is a top view showing a first layer of a dielectric substrate in a nonreciprocal circuit according to a sixth embodiment.
  • FIG. 10 is a top view showing a second layer of a dielectric substrate in a nonreciprocal circuit according to a sixth embodiment.
  • FIG. 10 is a top view showing a third layer of a dielectric substrate in the nonreciprocal circuit according to the sixth embodiment.
  • FIG. 10 is a top view showing a fourth layer of a dielectric substrate in a nonreciprocal circuit according to a sixth embodiment. It is a sectional side view which shows the structure of the nonreciprocal circuit which concerns on Embodiment 7 of this invention.
  • FIG. 10 is a side sectional view showing another configuration of the nonreciprocal circuit according to the seventh embodiment. It is a sectional side view which shows the structure of the nonreciprocal circuit based on Embodiment 8 of this invention.
  • FIG. 10 is a top view showing a conductive member in an eighth embodiment. It is a top view which shows the 1st layer of the dielectric substrate in the nonreciprocal circuit which concerns on Embodiment 9 of this invention.
  • FIG. 1 is a side sectional view showing a configuration of a nonreciprocal circuit 1 according to Embodiment 1 of the present invention.
  • FIG. 2 is a top view showing the first layer of the dielectric substrate 3 in the nonreciprocal circuit 1.
  • the first layer surface is the upper surface of the dielectric substrate 3.
  • FIG. 3 is a top view showing the second layer of the dielectric substrate 3 in the nonreciprocal circuit 1.
  • FIG. 4 is a top view showing the third layer of the dielectric substrate 3 in the nonreciprocal circuit 1.
  • FIG. 5 is a top view showing the fourth layer of the dielectric substrate 3 in the nonreciprocal circuit 1.
  • the surface of the fourth layer is the lower surface of the dielectric substrate 3.
  • the non-reciprocal circuit 1 includes a permanent magnet 2, a dielectric substrate 3, a spacer 4, a ferrite substrate 5, and a high magnetic permeability member 6, as shown in FIG.
  • the permanent magnet 2 is a member that applies a bias magnetic field to the ferrite substrate 5 and is composed of, for example, a ferrite magnet.
  • the dielectric substrate 3 is a multilayer substrate made of a dielectric, and includes a dielectric 3-1 and a dielectric 3-2.
  • the dielectric 3-1 is a dielectric that becomes the core of the dielectric substrate 3.
  • the dielectric 3-2 is a dielectric that becomes a prepreg.
  • the center conductor 3a is made of, for example, a metal conductor, and is provided on the upper surface (first layer) of the dielectric substrate 3. As shown in FIG. 2, the center conductor 3a includes a circular main body 3a 'and terminals 3a-1 to 3a-3 extending from the main body 3a'.
  • the ground conductor 3 b as the first ground conductor is provided on the lower surface (fourth layer) of the dielectric substrate 3.
  • the ground conductor 3b is a conductor having a larger area than the main body 3a ′ of the center conductor 3a.
  • the input / output terminals 3c-1 to 3c-3 are conductors provided around the ground conductor 3b on the lower surface of the dielectric substrate 3.
  • a plurality of ground conductors 3d are provided around the ground conductor 3b.
  • the spacer 4 is a spacer member that is provided on the upper surface of the central conductor 3 a and holds the permanent magnet 2.
  • the permanent magnet 2 and the center conductor 3 a are not in contact with each other by the spacer 4.
  • the spacer 4 is made of a dielectric material, and a bias magnetic field is applied to the ferrite substrate 5 from the permanent magnet 2 via the spacer 4.
  • the ferrite substrate 5 is provided inside the dielectric substrate 3, and its upper surface is in close contact with the lower surface of the central conductor 3a.
  • the ferrite substrate 5 is accommodated in the opening of the dielectric 3-1 of the dielectric substrate 3, and is attached using an adhesive so that the upper surface is in close contact with the lower surface of the central conductor 3a.
  • the ferrite substrate 5 is disposed at a position facing the permanent magnet 2 through the central conductor 3a and the spacer 4.
  • the gap between the inner peripheral surface of the opening of the dielectric 3-1 and the ferrite substrate 5 is filled with the dielectric 3-2 in the process of forming the dielectric substrate 3 by laminating the dielectric.
  • the highly magnetically permeable member 6 is a flat plate member made of a highly magnetically permeable material, and is provided inside the dielectric substrate 3 so that the upper surface thereof is in close contact with the lower surface of the ferrite substrate 5.
  • the high magnetic permeability member 6 is attached in a state where the upper surface is in close contact with the lower surface of the ferrite substrate 5 using an adhesive.
  • the magnetic flux density toward the ferrite substrate 5 is increased by the high magnetic permeability member 6.
  • the magnetic permeability of the high magnetic permeability member 6 may be a value that can ensure the electrical performance of the nonreciprocal circuit 1.
  • Via holes 7a-1 to 7a-3, 7b-1 to 7b-3, 7c-1 to 7c-3, and conductors 8a-1 to 8a-3, 8b-1 to 8b-3 are provided inside dielectric substrate 3.
  • a first connection portion is provided and electrically connects the central conductor 3a and the input / output terminals 3c-1 to 3c-3.
  • the via holes 7a-1 to 7a-3 are provided inside the dielectric substrate 3, and electrically connect the first layer conductor and the second layer conductor.
  • the via hole 7a-1 penetrates the dielectric 3-2 and electrically connects the terminal 3a-1 of the center conductor 3a and the second-layer conductor 8a-1.
  • the via hole 7a-2 penetrates the dielectric 3-2 and electrically connects the terminal 3a-2 of the center conductor 3a and the second-layer conductor 8a-2.
  • the via hole 7a-3 penetrates the dielectric 3-2 and electrically connects the terminal 3a-3 of the center conductor 3a and the second layer conductor 8a-3.
  • the conductors 8a-1 to 8a-3 are provided in the second layer of the dielectric substrate 3 so as to correspond to the via holes 7a-1 to 7a-3, respectively.
  • the via holes 7b-1 to 7b-3 are provided inside the dielectric substrate 3, and electrically connect the second layer conductor and the third layer conductor.
  • the via hole 7b-1 penetrates the dielectric 3-1, and electrically connects the second-layer conductor 8a-1 and the third-layer conductor 8b-1.
  • the via hole 7b-2 penetrates the dielectric 3-1, and electrically connects the second-layer conductor 8a-2 and the third-layer conductor 8b-2.
  • the via hole 7b-3 penetrates the dielectric 3-1, and electrically connects the second-layer conductor 8a-3 and the third-layer conductor 8b-3.
  • the conductors 8b-1 to 8b-3 are provided in the third layer of the dielectric substrate 3 corresponding to the via holes 7b-1 to 7b-3, respectively.
  • the via holes 7c-1 to 7c-3 are provided inside the dielectric substrate 3, and electrically connect the third layer conductor and the fourth layer conductor.
  • the via hole 7c-1 penetrates the dielectric 3-2 and electrically connects the conductor 8b-1 in the third layer and the input / output terminal 3c-1 in the fourth layer.
  • the via hole 7c-2 penetrates the dielectric 3-2 and electrically connects the third layer conductor 8b-2 and the fourth layer input / output terminal 3c-2.
  • the via hole 7c-3 penetrates the dielectric 3-2 and electrically connects the third layer conductor 8b-3 and the fourth layer input / output terminal 3c-3.
  • the via hole 9 is a second connection portion that is provided inside the dielectric substrate 3 and electrically connects the ground conductor 3 b and the high magnetic permeability member 6.
  • the ground conductor 3b and the high magnetic permeability member 6 are connected by a plurality of via holes 9 as shown in FIGS. Since the nonreciprocal circuit described in Patent Document 1 is connected to the dielectric substrate by solder balls provided around the pole piece, the center of the lower surface of the ferrite substrate does not contact the dielectric substrate.
  • the high magnetic permeability member 6 provided immediately below the ferrite substrate 5 and the ground conductor 3 b of the dielectric substrate 3 are connected by the via hole 9. Thereby, heat on the ferrite substrate 5 side can be radiated to the dielectric substrate 3 through the via hole 9.
  • the dielectric substrate 3 is created by the following procedure. First, the ferrite substrate 5 to which the high-permeability member 6 is closely attached is mounted on the solid conductor with an adhesive, and thereafter, a prepreg in which a portion accommodating the ferrite substrate 5 and the high-permeability member 6 is opened is laminated. . On top of that, a dielectric 3-1 having an opening for accommodating the ferrite substrate 5 and the high magnetic permeability member 6 is laminated. A prepreg is laminated thereon, and a solid conductor is laminated and crimped.
  • the central conductor 3a, the terminals 3a-1 to 3a-3, the ground conductor 3b, the input / output terminals 3c-1 to 3c-3, and the terminal 3d are formed by etching or the like.
  • the ground conductor 3b and the high permeability member 6, the conductor 8b-1 and the input / output terminal 3c-1, the conductor 8b-2 and the input / output terminal 3c-2, the conductor 8b-3 and the input / output terminal 3c-3, respectively. Are electrically connected by laser vias.
  • the height variation is allowed by the laser via, and the ground conductor 3b, the high magnetic permeability member 6, the conductor 8b-1, and the input / output terminals 3c-1, the conductor 8b-2 and the input / output terminal 3c-2, and the conductor 8b-3 and the input / output terminal 3c-3 can be connected.
  • FIG. 6 is a side sectional view showing a configuration of the nonreciprocal circuit 1 mounted on the mother board 10.
  • the mother board 10 is a double-sided board provided with a dielectric 10-1.
  • Signal conductors 10a-1 and 10a-2 and a ground conductor 10b are provided on the upper surface of the dielectric 10-1.
  • a ground conductor 10c is provided on the lower surface of the dielectric 10-1.
  • the via hole 11 is provided inside the mother board 10 and electrically connects the ground conductor 10b and the ground conductor 10c.
  • the input / output terminals 3c-1 and 3c-2 and the signal conductors 10a-1 and 10a-2 of the mother board 10 are electrically connected by using the solder 12, and the ground conductor 3b and the mother board are connected. 10 ground conductors 10b are electrically connected.
  • the nonreciprocal circuit 1 can be surface-mounted on the mother board 10 via the conductor provided on the lower surface of the dielectric substrate 3.
  • FIG. 6 shows a configuration in which the input / output terminals 3c-1 and 3c-2 of the nonreciprocal circuit 1 are connected to the signal conductors 10a-1 and 10a-2 of the mother board 10, the input / output terminal 3c- A configuration in which 1 to 3c-3 and three signal conductors of the mother board 10 are connected (three-terminal connection) may be employed.
  • a bias magnetic field is applied to the ferrite substrate 5 from the permanent magnet 2 via the spacer 4 and the central conductor 3a. Therefore, the signals input to the input / output terminals 3c-1 to 3c-3 are affected by the bias magnetic field. For example, a signal input to the input / output terminal 3c-1 is transmitted with almost no attenuation and is output from the input / output terminal 3c-2. In addition, a greatly attenuated signal is transmitted and output to the input / output terminal 3c-3. The signal input to the input / output terminal 3c-2 is transmitted with almost no attenuation and is output from the input / output terminal 3c-3.
  • the nonreciprocal circuit 1 has a characteristic that the signal in the transmission direction is hardly attenuated and the signal in the reverse direction is greatly attenuated.
  • the irreversible circuit 1 according to the first embodiment can be surface-mounted on the mother board 10 via the conductors 3b and 3c-1 to 3c-3 provided on the lower surface of the dielectric substrate 3. . Further, a uniform distribution of the bias magnetic field is given to the ferrite substrate 5 by the high magnetic permeability member 6 immediately below the ferrite substrate 5. Further, via holes 7a-1 to 7a-3, 7b-1 to 7b-3, 7c-1 to 7c-3 and conductors 8a-1 to 8a-3, 8b-1 to 8b-3 are inserted into the central conductor 3a. The output terminals 3c-1 to 3c-3 are electrically connected, and the via hole 9 electrically connects the ground conductor 3b and the high magnetic permeability member 6.
  • the electrical performance deterioration of the nonreciprocal circuit 1 can be suppressed, and the connection reliability between the dielectric substrate 3 and the ferrite substrate 5 can also be improved. Furthermore, since it is not necessary to provide a through hole or the like in the ferrite substrate 5 that is difficult to process, the time required for manufacturing the nonreciprocal circuit 1 can be shortened, and the manufacturing cost can be reduced.
  • FIG. FIG. 7 is a side sectional view showing a configuration of a non-reciprocal circuit 1A according to Embodiment 2 of the present invention.
  • FIG. 8 is a top view showing the first layer of the dielectric substrate 3A in the nonreciprocal circuit 1A. The first layer surface is the upper surface of the dielectric substrate 3A.
  • FIG. 9 is a top view showing the second layer of the dielectric substrate 3A in the nonreciprocal circuit 1A.
  • FIG. 10 is a top view showing the third layer of the dielectric substrate 3A in the nonreciprocal circuit 1A.
  • FIG. 11 is a top view showing the fourth layer of the dielectric substrate 3A in the nonreciprocal circuit 1A. The surface of the fourth layer is the lower surface of the dielectric substrate 3A. 7 to FIG. 11, the same components as those in FIG. 1 to FIG.
  • the nonreciprocal circuit 1 ⁇ / b> A includes a permanent magnet 2, a dielectric substrate 3 ⁇ / b> A, a spacer 4, a ferrite substrate 5, a high magnetic permeability member 6, and a lid member 13.
  • the dielectric substrate 3A is a multilayer substrate made of a dielectric, and includes a dielectric 3-1 and a dielectric 3-2.
  • the dielectric 3-1 is a dielectric that becomes the core of the dielectric substrate 3A.
  • the dielectric 3-2 is a dielectric that becomes a prepreg.
  • the ground conductor 3e as the second ground conductor is provided around the center conductor 3a on the upper surface (first layer) of the dielectric substrate 3A.
  • the ground conductor 3e is an annular conductor surrounding the center conductor 3a as shown in FIG.
  • the ground conductor 3f as the third ground conductor is provided around the ground conductor 3b on the lower surface (fourth layer) of the dielectric substrate 3A.
  • a plurality of ground conductors 3f are provided on the lower surface of the dielectric substrate 3A so as to surround the ground conductor 3b.
  • a plurality of ground conductors 3g are provided around the ground conductor 3b on the lower surface of the dielectric substrate 3A.
  • the via holes 7d, 7e, 7f and the ground conductors 8c, 8d are third connection portions that are provided inside the dielectric substrate 3A and electrically connect the ground conductor 3e and each of the plurality of ground conductors 3f.
  • the via hole 7d penetrates the dielectric 3-2 and electrically connects the first ground conductor 3e and the second ground conductor 8c.
  • the via hole 7e penetrates the dielectric 3-1, and electrically connects the second-layer ground conductor 8c and the third-layer ground conductor 8d.
  • the ground conductors 8c and 8d are annular conductors surrounding the ferrite substrate 5, as shown in FIGS.
  • Each of the plurality of via holes 7f penetrates the dielectric 3-2 and electrically connects the ground conductor 8d in the third layer and each of the ground conductors 3f in the fourth layer.
  • the conductive lid member 13 covers the permanent magnet 2 and the spacer 4 on the upper surface of the dielectric substrate 3A, and is electrically connected to the ground conductor 3e.
  • the signal conductor including the center conductor 3a is covered with a cover member 13 having a ground potential. Radiation of unnecessary electromagnetic waves from the signal conductor to the outside is shielded and suppressed by the lid member 13.
  • FIG. 12 is a side sectional view showing the configuration of the nonreciprocal circuit 1A mounted on the mother board 10A.
  • a mother board 10A is a double-sided board provided with a dielectric 10A-1.
  • Signal conductors 10a-1 and 10a-2 and ground conductors 10b and 10d are provided on the upper surface of the dielectric 10A-1.
  • a ground conductor 10c is provided on the lower surface of the dielectric 10A-1.
  • signal conductors 10e-1 and 10e-2 are provided inside the mother board 10A.
  • the via hole 11 is provided inside the mother board 10A and electrically connects the ground conductor 10b and the ground conductor 10c.
  • the via hole 14a-1 is provided inside the mother board 10A and electrically connects the signal conductor 10a-1 and the signal conductor 10e-1.
  • the via hole 14a-2 is provided inside the mother board 10A and electrically connects the signal conductor 10a-2 and the signal conductor 10e-2.
  • the input / output terminals 3c-1 and 3c-2 are electrically connected to the signal conductors 10a-1 and 10a-2 of the mother board 10A by using the solder 12, and the ground conductor 3b and the mother board are connected.
  • the ground conductor 10b of 10A is electrically connected, and the ground conductor 3f and the ground conductor 10d of the mother board 10A are electrically connected.
  • the nonreciprocal circuit 1A can be surface-mounted on the mother board 10A via the conductor provided on the lower surface of the dielectric board 3A.
  • FIG. 12 shows a configuration in which the input / output terminals 3c-1 and 3c-2 of the nonreciprocal circuit 1A and the signal conductors 10a-1 and 10a-2 of the mother board 10A are connected.
  • a configuration in which three signal conductors of 1 to 3c-3 and the mother board 10A are connected (three-terminal connection) may be used.
  • a bias magnetic field is applied to the ferrite substrate 5 from the permanent magnet 2 via the spacer 4 and the central conductor 3a. Therefore, the signals input to the input / output terminals 3c-1 to 3c-3 are affected by the bias magnetic field. For example, a signal input to the input / output terminal 3c-1 is transmitted with almost no attenuation and is output from the input / output terminal 3c-2. In addition, a greatly attenuated signal is transmitted and output to the input / output terminal 3c-3. The signal input to the input / output terminal 3c-2 is transmitted with almost no attenuation and is output from the input / output terminal 3c-3.
  • the nonreciprocal circuit 1A has a characteristic that the signal in the transmission direction is hardly attenuated and the signal in the reverse direction is greatly attenuated.
  • the non-reciprocal circuit 1A includes the ground conductors 3e and 3f, the via holes 7d, 7e and 7f, the ground conductors 8c and 8d, and the lid member 13.
  • the ground conductor 3e is provided around the center conductor 3a on the upper surface of the dielectric substrate 3A.
  • the plurality of ground conductors 3f are provided around the ground conductor 3b on the lower surface of the dielectric substrate 3A.
  • Via holes 7d, 7e, 7f and ground conductors 8c, 8d are provided inside dielectric substrate 3A to electrically connect ground conductor 3e and each of the plurality of ground conductors 3f.
  • the conductive lid member 13 covers the permanent magnet 2 and the spacer 4 on the upper surface of the dielectric substrate 3A, and is electrically connected to the ground conductor 3e.
  • FIG. 13 is a side sectional view showing a configuration of a non-reciprocal circuit 1B according to Embodiment 3 of the present invention.
  • FIG. 14 is a top view showing the first layer of the dielectric substrate 3B in the nonreciprocal circuit 1B. The first layer surface is the upper surface of the dielectric substrate 3B.
  • FIG. 15 is a top view showing the second layer of the dielectric substrate 3B in the nonreciprocal circuit 1B.
  • FIG. 16 is a top view showing the third layer of the dielectric substrate 3B in the nonreciprocal circuit 1B.
  • FIG. 17 is a top view showing the fourth layer of the dielectric substrate 3B in the nonreciprocal circuit 1B. The surface of the fourth layer is the lower surface of the dielectric substrate 3B. 13 to FIG. 17, the same components as those in FIG. 1 to FIG. 5 and FIG. 7 to FIG.
  • the nonreciprocal circuit 1 ⁇ / b> B includes a permanent magnet 2, a dielectric substrate 3 ⁇ / b> B, a spacer 4, a ferrite substrate 5, a high magnetic permeability member 6, and a lid member 13.
  • the dielectric substrate 3B is a multilayer substrate made of a dielectric, and includes a dielectric 3-1 and a dielectric 3-2.
  • the dielectric 3-1 is a dielectric that becomes the core of the dielectric substrate 3B.
  • the dielectric 3-2 is a dielectric that becomes a prepreg.
  • the ground conductor 3h as the second ground conductor is provided around the center conductor 3a on the upper surface (first layer) of the dielectric substrate 3B.
  • the ground conductor 3h is a solid conductor that occupies a position close to the outer shape of the center conductor 3a on the upper surface of the dielectric substrate 3B as shown in FIG.
  • the ground conductor 3f as the third ground conductor is provided around the ground conductor 3b on the lower surface (fourth layer) of the dielectric substrate 3B.
  • a plurality of ground conductors 3f and a plurality of ground conductors 3g are provided on the lower surface of the dielectric substrate 3B so as to surround the ground conductor 3b.
  • the via holes 7g, 7h, 7i and the ground conductors 8e, 8f are fourth connection portions that are provided inside the dielectric substrate 3B and electrically connect the ground conductor 3h and the ground conductors 3b, 3f, 3g.
  • the via hole 7g penetrates the dielectric 3-2 and electrically connects the first ground conductor 3h and the second ground conductor 8e.
  • the ground conductor 8 e is a solid conductor that occupies a position close to the outer shape of the center conductor 3 a.
  • the via hole 7h penetrates the dielectric 3-1, and electrically connects the second-layer ground conductor 8e and the third-layer ground conductor 8f.
  • the ground conductor 8f is, for example, a solid conductor that occupies the outer shape of the ferrite substrate 5 and a location close to the conductors 8b-1 to 8b-3 as shown in FIG.
  • the via hole 7i passes through the dielectric 3-2 and electrically connects the third-layer ground conductor 8f and the fourth-layer ground conductors 3b, 3f, and 3g.
  • the fourth connecting portion composed of the via holes 7g, 7h, 7i and the ground conductors 8e, 8f is arranged along the outer shape of the ferrite substrate 5 so as to surround the ferrite substrate 5 as shown in FIGS. Has been. Further, the adjacent fourth connection portions are arranged at a pitch that is a cut-off frequency of the use frequency of the nonreciprocal circuit 1B.
  • non-reciprocal circuit 1B as in FIG. 12 of the second embodiment, the conductor provided on the lower surface of dielectric substrate 3B and the conductor on the upper surface of the mother substrate are electrically connected using solder.
  • the nonreciprocal circuit 1B can be surface-mounted on the mother board via the conductor provided on the lower surface of the dielectric substrate 3B.
  • the lid member 13 covers the permanent magnet 2 and the spacer 4 on the upper surface of the dielectric substrate 3B, and is electrically connected to the ground conductor 3h.
  • a bias magnetic field is applied to the ferrite substrate 5 from the permanent magnet 2 via the spacer 4 and the central conductor 3a. Therefore, the signals input to the input / output terminals 3c-1 to 3c-3 are affected by the bias magnetic field. For example, a signal input to the input / output terminal 3c-1 is transmitted with almost no attenuation and is output from the input / output terminal 3c-2. In addition, a greatly attenuated signal is transmitted and output to the input / output terminal 3c-3. The signal input to the input / output terminal 3c-2 is transmitted with almost no attenuation and is output from the input / output terminal 3c-3.
  • the nonreciprocal circuit 1B has a characteristic that the signal in the transmission direction is hardly attenuated and the signal in the reverse direction is greatly attenuated.
  • the irreversible circuit 1B includes a plurality of fourth connection portions that are provided inside the dielectric substrate 3B and electrically connect the ground conductor 3b and the ground conductor 3h.
  • Each of the plurality of fourth connection portions is configured by via holes 7g, 7h, 7i and ground conductors 8e, 8f, and is arranged along the outer shape of the ferrite substrate 5 so as to surround the ferrite substrate 5.
  • FIG. 18 is a side sectional view showing a configuration of a nonreciprocal circuit 1C according to Embodiment 4 of the present invention.
  • FIG. 19 is a top view showing the first layer of the dielectric substrate 3C in the nonreciprocal circuit 1C. The first layer surface is the upper surface of the dielectric substrate 3C.
  • FIG. 20 is a top view showing the second layer of the dielectric substrate 3C in the non-reciprocal circuit 1C.
  • FIG. 21 is a top view showing the third layer of the dielectric substrate 3C in the nonreciprocal circuit 1C.
  • FIG. 22 is a top view showing the fourth layer of the dielectric substrate 3C in the nonreciprocal circuit 1C. The surface of the fourth layer is the lower surface of the dielectric substrate 3C.
  • the same components as those in FIGS. 1 to 5 are denoted by the same reference numerals and description thereof is omitted.
  • the nonreciprocal circuit 1C includes a permanent magnet 2, a dielectric substrate 3C, a spacer 4A, a ferrite substrate 5A, and a highly permeable member 6A.
  • the dielectric substrate 3C is a multilayer substrate made of a dielectric, and includes a dielectric 3-1 and a dielectric 3-2.
  • the dielectric 3-1 is a dielectric that becomes the core of the dielectric substrate 3C.
  • the dielectric 3-2 is a dielectric that becomes a prepreg.
  • the signal conductors 3i-1 to 3i-3 are provided on the upper surface of the dielectric substrate 3C corresponding to the input / output terminals 3c-1 to 3c-3, respectively.
  • the spacer 4A is a spacer member provided on the inner ends of the signal conductors 3i-1 to 3i-3 on the upper surface of the dielectric substrate 3C.
  • the permanent magnet 2 and each of the signal conductors 3i-1 to 3i-3 are not in contact with each other by the spacer 4A.
  • the spacer 4A is made of a dielectric material, and a bias magnetic field is applied to the ferrite substrate 5A from the permanent magnet 2 via the spacer 4A.
  • the center conductor 14 is made of, for example, a metal conductor, and is provided on the upper surface of the ferrite substrate 5A as shown in FIG.
  • the center conductor 14 is a circular conductor as shown in FIG.
  • the ferrite substrate 5A is provided inside the dielectric substrate 3C, and the center conductor 14 is formed on the upper surface thereof.
  • the center conductor 14 is formed on the ferrite substrate 5A by plating or the like.
  • the high magnetic permeability member 6A is a flat member made of a high magnetic permeability material, and is provided inside the dielectric substrate 3C and has an upper surface in close contact with the lower surface of the ferrite substrate 5A.
  • the high magnetic permeability member 6A is attached using an adhesive so that the upper surface is in close contact with the lower surface of the ferrite substrate 5A.
  • the magnetic flux density toward the ferrite substrate 5A is increased by the high magnetic permeability member 6A.
  • the magnetic permeability of the high magnetic permeability member 6A may be a value that can ensure the electrical performance of the nonreciprocal circuit 1C.
  • the center conductor 14, the ferrite substrate 5A, and the high magnetic permeability member 6A are accommodated in the opening of the dielectric 3-1 of the dielectric substrate 3C, and are arranged in close contact with the ground conductor 3b using an adhesive. Yes. Thereby, the heat on the ferrite substrate 5A side can be radiated to the dielectric substrate 3C.
  • the ferrite substrate 5A is disposed at a position facing the permanent magnet 2 via the center conductor 14, the prepreg 3-2, and the spacer 4A.
  • the gap between the inner peripheral surface of the opening of the dielectric 3-1 and the ferrite substrate 5A is filled with the dielectric 3-2 in the process of forming the dielectric substrate 3C by laminating the dielectric.
  • Via holes 7j-1 to 7j-3, 7k-1 to 7k-3, 7l-1 to 7l-3 and conductors 8g-1 to 8g-3, 8h-1 to 8h-3 are provided inside dielectric substrate 3C. It is the 5th connection part provided.
  • the fifth connection portion electrically connects the signal conductor 3i-1 and the input / output terminal 3c-1, electrically connects the signal conductor 3i-2 and the input / output terminal 3c-2, and the signal conductor 3i. ⁇ 3 and the input / output terminal 3c-3 are electrically connected.
  • the via holes 7j-1 to 7j-3 are provided inside the dielectric substrate 3C and electrically connect the first layer conductor and the second layer conductor.
  • the via hole 7j-1 penetrates the dielectric 3-2 and electrically connects the first layer signal conductor 3i-1 and the second layer conductor 8g-1.
  • the via hole 7j-2 penetrates the dielectric 3-2 and electrically connects the first-layer signal conductor 3i-2 and the second-layer conductor 8g-2.
  • the via hole 7j-3 penetrates the dielectric 3-2 and electrically connects the first-layer signal conductor 3i-3 and the second-layer conductor 8g-3.
  • the conductors 8g-1 to 8g-3 are provided in the second layer of the dielectric substrate 3C corresponding to the via holes 7j-1 to 7j-3, respectively.
  • the via holes 7k-1 to 7k-3 are provided inside the dielectric substrate 3C, and electrically connect the second layer conductor and the third layer conductor.
  • the via hole 7k-1 passes through the dielectric 3-1, and electrically connects the second-layer conductor 8g-1 and the third-layer conductor 8h-1.
  • the via hole 7k-2 penetrates the dielectric 3-1, and electrically connects the second-layer conductor 8g-2 and the third-layer conductor 8h-2.
  • the via hole 7k-3 penetrates the dielectric 3-1, and electrically connects the second-layer conductor 8g-3 and the third-layer conductor 8h-3.
  • the conductors 8h-1 to 8h-3 are provided in the third layer of the dielectric substrate 3C corresponding to the via holes 7k-1 to 7k-3, respectively.
  • the via holes 7l-1 to 7l-3 are provided inside the dielectric substrate 3C and electrically connect the third layer conductor and the fourth layer conductor.
  • the via hole 7l-1 penetrates the dielectric 3-2 and electrically connects the third layer conductor 8h-1 and the fourth layer input / output terminal 3c-1.
  • the via hole 71-2 passes through the dielectric 3-2 and electrically connects the third layer conductor 8h-2 and the fourth layer input / output terminal 3c-2.
  • the via hole 7l-3 penetrates the dielectric 3-2 and electrically connects the third-layer conductor 8h-3 and the fourth-layer input / output terminal 3c-3.
  • the dielectric substrate 3C is created by the following procedure. First, the ferrite substrate 5A having the central conductor 14 formed on the upper surface and the high magnetic permeability member 6A in close contact with the lower surface is mounted on the solid conductor with an adhesive, and thereafter, the ferrite substrate 5A, the high magnetic permeability member 6A, A prepreg having an opening in a portion for accommodating the prepreg is laminated. On top of this, a dielectric 3-1 having an opening for accommodating the ferrite substrate 5A and the high magnetic permeability member 6A is laminated. A prepreg is laminated thereon, and a solid conductor is laminated and crimped.
  • the signal conductors 3i-1 to 3i-3, the ground conductor 3b, the input / output terminals 3c-1 to 3c-3, and the terminal 3d are formed by etching or the like.
  • the center conductor 14 and the signal conductors 3i-1 to 3i-3, the signal conductors 3i-1 to 3i-3, and the conductors 8g-1 to 8g-3 are electrically connected by laser vias.
  • the height variation is allowed by the laser via, and the central conductor 14 and the signal conductors 3i-1 to 3i are allowed. ⁇ 3, the signal conductors 3i-1 to 3i-3 and the conductors 8g-1 to 8g-3 can be connected to each other.
  • the via holes 15-1 to 15-3 are sixth connection portions that are provided inside the dielectric substrate 3C and electrically connect each of the signal conductors 3i-1 to 3i-3 and the center conductor 14. .
  • the conductor provided on the lower surface of the dielectric substrate 3C and the conductor on the upper surface of the mother substrate are electrically connected using solder.
  • the non-reciprocal circuit 1C can be surface-mounted on the mother board via the conductor provided on the lower surface of the dielectric substrate 3C.
  • a bias magnetic field is applied to the ferrite substrate 5A from the permanent magnet 2 via the spacer 4A and the central conductor 14. Therefore, the signals input to the input / output terminals 3c-1 to 3c-3 are affected by the bias magnetic field. For example, a signal input to the input / output terminal 3c-1 is transmitted with almost no attenuation and is output from the input / output terminal 3c-2. In addition, a greatly attenuated signal is transmitted and output to the input / output terminal 3c-3. The signal input to the input / output terminal 3c-2 is transmitted with almost no attenuation and is output from the input / output terminal 3c-3.
  • the nonreciprocal circuit 1C has a characteristic that the signal in the transmission direction is hardly attenuated and the signal in the reverse direction is greatly attenuated.
  • the irreversible circuit 1C according to the fourth embodiment can be surface-mounted on the mother board via the conductors 3b and 3c-1 to 3c-3 provided on the lower surface of the dielectric substrate 3C. Further, a uniform distribution of the bias magnetic field is given to the ferrite substrate 5A by the high magnetic permeability member 6A immediately below the ferrite substrate 5A. Further, the fifth connecting portion electrically connects the center conductor 14 provided on the upper surface of the ferrite substrate 5A and the signal conductors 3i-1 to 3i-3 provided on the upper surface of the dielectric substrate 3C. .
  • the sixth connecting portion electrically connects each of the input / output terminals 3c-1 to 3c-3 provided around the ground conductor 3b on the lower surface of the dielectric substrate 3C and each of the signal conductors 3i-1 to 3i-3.
  • the fifth connection portion is via holes 15-1 to 15-3
  • the sixth connection portion is via holes 7j-1 to 7j-3, 7k-1 to 7k-3, 7l-1 to 7l. -3 and conductors 8g-1 to 8g-3, 8h-1 to 8h-3.
  • FIG. 23 is a side sectional view showing a configuration of a nonreciprocal circuit 1D according to Embodiment 5 of the present invention.
  • FIG. 24 is a top view showing the first layer of the dielectric substrate 3D in the nonreciprocal circuit 1D. The first layer surface is the upper surface of the dielectric substrate 3D.
  • FIG. 25 is a top view showing a second layer of the dielectric substrate 3D in the nonreciprocal circuit 1D.
  • FIG. 26 is a top view showing a third layer of the dielectric substrate 3D in the non-reciprocal circuit 1D.
  • FIG. 27 is a top view showing the fourth layer of the dielectric substrate 3D in the nonreciprocal circuit 1D. The surface of the fourth layer is the lower surface of the dielectric substrate 3D. 23 to FIG. 27, the same components as those of FIG. 7 to FIG. 11 and FIG. 18 to FIG.
  • the nonreciprocal circuit 1D includes a permanent magnet 2, a dielectric substrate 3D, a spacer 4A, a ferrite substrate 5A, a high magnetic permeability member 6A, and a lid member 13.
  • the dielectric substrate 3D is a multilayer substrate made of a dielectric, and includes a dielectric 3-1 and a dielectric 3-2.
  • the dielectric 3-1 is a dielectric that becomes the core of the dielectric substrate 3D.
  • the dielectric 3-2 is a dielectric that becomes a prepreg.
  • the ground conductor 3j as the fourth ground conductor is provided on the upper surface (first layer) of the dielectric substrate 3D and integrally surrounds the signal conductors 3i-1 to 3i-3.
  • the ground conductor 3j is an annular conductor that integrally surrounds the signal conductors 3i-1 to 3i-3.
  • the ground conductor 3f that is the third ground conductor is provided around the ground conductor 3b on the lower surface (fourth layer) of the dielectric substrate 3D.
  • a plurality of ground conductors 3f and 3g are provided on the lower surface of the dielectric substrate 3D so as to surround the ground conductor 3b.
  • the via holes 7m, 7n, 7o and the ground conductors 8i, 8j are provided in the dielectric substrate 3D and are seventh connection portions that electrically connect the ground conductor 3j and each of the plurality of ground conductors 3f. .
  • the via hole 7m penetrates the dielectric 3-2 and electrically connects the first ground conductor 3f and the second ground conductor 8i.
  • the via hole 7n penetrates the dielectric 3-1, and electrically connects the second-layer ground conductor 8i and the third-layer ground conductor 8j.
  • the ground conductors 8i and 8j are annular conductors surrounding the ferrite substrate 5A as shown in FIGS.
  • Each of the plurality of via holes 7o penetrates the dielectric 3-2 and electrically connects the third-layer ground conductor 8j and each of the fourth-layer ground conductors 3f.
  • the conductive lid member 13 covers the permanent magnet 2 and the spacer 4A on the upper surface of the dielectric substrate 3D, and is electrically connected to the ground conductor 3j.
  • the signal conductors 3i-1 to 3i-3 are covered with a lid member 13 having a ground potential. Radiation of unnecessary electromagnetic waves from the signal conductor to the outside is shielded and suppressed by the lid member 13.
  • the conductor provided on the lower surface of the dielectric substrate 3D and the conductor on the upper surface of the mother substrate are electrically connected using solder.
  • the nonreciprocal circuit 1D can be surface-mounted on the mother board via the conductor provided on the lower surface of the dielectric substrate 3D.
  • a bias magnetic field is applied to the ferrite substrate 5A from the permanent magnet 2 via the spacer 4A and the central conductor 14. Therefore, the signals input to the input / output terminals 3c-1 to 3c-3 are affected by the bias magnetic field. For example, a signal input to the input / output terminal 3c-1 is transmitted with almost no attenuation and is output from the input / output terminal 3c-2. In addition, a greatly attenuated signal is transmitted and output to the input / output terminal 3c-3. The signal input to the input / output terminal 3c-2 is transmitted with almost no attenuation and is output from the input / output terminal 3c-3.
  • the nonreciprocal circuit 1D has a characteristic that the signal in the transmission direction is hardly attenuated and the signal in the reverse direction is greatly attenuated.
  • the irreversible circuit 1D includes the ground conductor 3f, the ground conductor 3j, the seventh connection portion, and the lid member 13.
  • the ground conductor 3f is provided around the ground conductor 3b on the lower surface of the dielectric substrate 3D.
  • the ground conductor 3j is provided on the upper surface of the dielectric substrate 3D and integrally surrounds the signal conductors 3i-1 to 3i-3.
  • the lid member 13 covers the permanent magnet 2 and the spacer 4A on the upper surface of the dielectric substrate 3D, and is electrically connected to the ground conductor 3j.
  • the seventh connection portion is provided inside the dielectric substrate 3D and electrically connects the ground conductor 3f and the ground conductor 3j.
  • the seventh connection portion is composed of via holes 7m to 7o and ground conductors 8i and 8j.
  • FIG. 28 is a side sectional view showing a configuration of a nonreciprocal circuit 1E according to Embodiment 6 of the present invention.
  • FIG. 29 is a top view showing the first layer of the dielectric substrate 3E in the non-reciprocal circuit 1E. The first layer surface is the upper surface of the dielectric substrate 3E.
  • FIG. 30 is a top view showing a second layer of the dielectric substrate 3E in the nonreciprocal circuit 1E.
  • FIG. 31 is a top view showing the third layer of the dielectric substrate 3E in the nonreciprocal circuit 1E.
  • FIG. 32 is a top view showing the fourth layer of the dielectric substrate 3E in the nonreciprocal circuit 1E. The surface of the fourth layer is the lower surface of the dielectric substrate 3E. 28 to 32, the same components as those in FIGS. 23 to 27 are denoted by the same reference numerals and description thereof is omitted.
  • the nonreciprocal circuit 1E includes a permanent magnet 2, a dielectric substrate 3E, a spacer 4A, a ferrite substrate 5A, a high magnetic permeability member 6A, and a lid member 13.
  • the dielectric substrate 3E is a multilayer substrate made of a dielectric, and includes a dielectric 3-1 and a dielectric 3-2.
  • the dielectric 3-1 is a dielectric that becomes the core of the dielectric substrate 3E.
  • the dielectric 3-2 is a dielectric that becomes a prepreg.
  • the ground conductor 3k which is the fourth ground conductor, is provided on the upper surface (first layer) of the dielectric substrate 3E and integrally surrounds the signal conductors 3i-1 to 3i-3.
  • the ground conductor 3k is a solid conductor that integrally surrounds the signal conductors 3i-1 to 3i-3.
  • the via holes 7p, 7q, and 7r and the ground conductors 8k and 8l are provided in the dielectric substrate 3E, and are eighth connection portions that electrically connect the ground conductor 3k and the ground conductors 3b, 3f, and 3g. .
  • the via hole 7p penetrates the dielectric 3-2 and electrically connects the first ground conductor 3k and the second ground conductor 8k.
  • the ground conductor 8k is a solid conductor that occupies the outer shape of the end portions of the signal conductors 3i-1 to 3i-3 protruding from the outer shape of the ferrite substrate 5A and the position close to the outer shape of the center conductor 14. is there.
  • the via hole 7q penetrates the dielectric 3-1, and electrically connects the second-layer ground conductor 8k and the third-layer ground conductor 8l.
  • the ground conductor 8l is a solid conductor that occupies the outer shape of the ferrite substrate 5A and a location close to the conductors 8h-1 to 8h-3.
  • the via hole 7r passes through the dielectric 3-2 and electrically connects the third-layer ground conductor 8l and the fourth-layer ground conductors 3b, 3f, and 3g.
  • the eighth connecting portion composed of the via holes 7p, 7q, 7r and the ground conductors 8k, 8l is arranged along the outer shape of the ferrite substrate 5A so as to surround the ferrite substrate 5A.
  • the adjacent eighth connection portions are arranged at a pitch that is a cut-off frequency of the use frequency of the nonreciprocal circuit 1E.
  • a conductor provided on the lower surface of the dielectric substrate 3E is electrically connected to a conductor on the upper surface of the mother substrate using solder.
  • the nonreciprocal circuit 1E can be surface-mounted on the mother board via the conductor provided on the lower surface of the dielectric substrate 3E.
  • the lid member 13 covers the permanent magnet 2 and the spacer 4A on the upper surface of the dielectric substrate 3E, and is electrically connected to the ground conductor 3k.
  • a bias magnetic field is applied to the ferrite substrate 5A from the permanent magnet 2 via the spacer 4A and the central conductor 14. Therefore, the signals input to the input / output terminals 3c-1 to 3c-3 are affected by the bias magnetic field. For example, a signal input to the input / output terminal 3c-1 is transmitted with almost no attenuation and is output from the input / output terminal 3c-2. In addition, a greatly attenuated signal is transmitted and output to the input / output terminal 3c-3. The signal input to the input / output terminal 3c-2 is transmitted with almost no attenuation and is output from the input / output terminal 3c-3.
  • the nonreciprocal circuit 1E has a characteristic that the signal in the transmission direction is hardly attenuated and the signal in the reverse direction is greatly attenuated.
  • the nonreciprocal circuit 1E according to Embodiment 6 includes a plurality of eighth connection portions that are provided inside the dielectric substrate 3E and electrically connect the ground conductor 3b and the ground conductor 3k.
  • Each of the plurality of eighth connection parts is composed of via holes 7p, 7q, 7r and ground conductors 8k, 8l, and is arranged along the outer shape of the ferrite substrate 5A so as to surround the ferrite substrate 5A.
  • FIG. 33 is a side sectional view showing a configuration of a nonreciprocal circuit 1F according to Embodiment 7 of the present invention.
  • the structure from the first layer to the fourth layer of the dielectric substrate 3A in the nonreciprocal circuit 1F according to the seventh embodiment is the same as the structure from FIG. 8 to FIG. 11 shown in the second embodiment.
  • the nonreciprocal circuit 1F includes a permanent magnet 2, a dielectric substrate 3A, a spacer 4, a ferrite substrate 5, a ferrite substrate 5B, a highly permeable member 6, a resin 16, and a conductive member 17. .
  • the ferrite substrate 5 is a first ferrite substrate provided inside the dielectric substrate 3, and its upper surface is in close contact with the lower surface of the central conductor 3a.
  • the ferrite substrate 5 is accommodated in the opening of the dielectric 3-1 of the dielectric substrate 3, and is attached using an adhesive so that the upper surface is in close contact with the lower surface of the central conductor 3a.
  • the ferrite substrate 5 is disposed at a position facing the permanent magnet 2 through the central conductor 3a and the spacer 4.
  • the gap between the inner peripheral surface of the opening of the dielectric 3-1 and the ferrite substrate 5 is filled with the dielectric 3-2 in the process of forming the dielectric substrate 3 by laminating the dielectric.
  • the ferrite substrate 5B is a second ferrite substrate that is opposed to the ferrite substrate 5 and has a lower surface in close contact with the upper surface of the central conductor 3a, and is molded with a resin 16 on the upper surface of the dielectric substrate 3A.
  • the ferrite substrate 5B is attached in a state of being in close contact with the upper surface of the center conductor 3a using an adhesive.
  • a bias magnetic field is applied to the ferrite substrate 5B from the permanent magnet 2 through the spacer 4, the conductive member 17, the ferrite substrate 5, and the central conductor 3a.
  • the insulating resin 16 covers the center conductor 3a and the ferrite substrate 5B on the upper surface of the dielectric substrate 3A.
  • the conductive member 17 covers the surface of the resin 16.
  • the conductive member 17 is a film of a conductive material formed on the surface of the resin 16 and is electrically connected to the ground conductor 3e.
  • the signal conductor including the center conductor 3a is prevented from emitting unnecessary electromagnetic waves to the outside by the conductive member 17 having the ground potential.
  • Via holes 7a-1 to 7a-3, 7b-1 to 7b-3, 7c-1 to 7c-3, and conductors 8a-1 to 8a-3, 8b-1 to 8b-3 are provided inside dielectric substrate 3.
  • a first connection portion is provided and electrically connects the central conductor 3a and the input / output terminals 3c-1 to 3c-3.
  • the via hole 9 is a second connection portion that is provided inside the dielectric substrate 3 ⁇ / b> A and electrically connects the ground conductor 3 b and the high magnetic permeability member 6.
  • non-reciprocal circuit 1F as in FIG. 12 of the second embodiment, the conductor provided on the lower surface of dielectric substrate 3A and the conductor on the upper surface of the mother substrate are electrically connected using solder.
  • the nonreciprocal circuit 1F can be surface-mounted on the mother board via the conductor provided on the lower surface of the dielectric substrate 3A.
  • a bias magnetic field is applied to the ferrite substrate 5 and the ferrite substrate 5B from the permanent magnet 2 via the spacer 4, the central conductor 3a, and the conductive member 17. Therefore, the signals input to the input / output terminals 3c-1 to 3c-3 are affected by the bias magnetic field.
  • a signal input to the input / output terminal 3c-1 is transmitted with almost no attenuation and is output from the input / output terminal 3c-2.
  • a greatly attenuated signal is transmitted and output to the input / output terminal 3c-3.
  • the signal input to the input / output terminal 3c-2 is transmitted with almost no attenuation and is output from the input / output terminal 3c-3.
  • the nonreciprocal circuit 1F has a characteristic that the signal in the transmission direction is hardly attenuated and the signal in the reverse direction is greatly attenuated.
  • FIG. 34 is a side sectional view showing the configuration of the nonreciprocal circuit 1F ′ according to the seventh embodiment.
  • the conductive member 17A is also formed on the side of the dielectric substrate 3A.
  • the conductive member 17A is electrically connected to the ground conductors 3e, 3f, 8c, and 8d exposed laterally from the inner layer of the dielectric substrate 3A.
  • the nonreciprocal circuit 1F according to the seventh embodiment can be surface-mounted on the mother board via the conductors 3b and 3c-1 to 3c-3 provided on the lower surface of the dielectric substrate 3A. Further, a uniform distribution of the bias magnetic field is given to the ferrite substrate 5 and the ferrite substrate 5B by the high magnetic permeability member 6 provided below the ferrite substrate 5 and the ferrite substrate 5B. Further, via holes 7a-1 to 7a-3, 7b-1 to 7b-3, 7c-1 to 7c-3 and conductors 8a-1 to 8a-3, 8b-1 to 8b-3 are inserted into the central conductor 3a.
  • the output terminals 3c-1 to 3c-3 are electrically connected, and the via hole 9 electrically connects the ground conductor 3b and the high magnetic permeability member 6.
  • the electrical performance deterioration of the nonreciprocal circuit 1F can be suppressed, and the connection reliability between the dielectric substrate 3A and the ferrite substrates 5 and 5B can be enhanced.
  • the time required for manufacturing the non-reciprocal circuit 1F can be shortened and the manufacturing cost can also be reduced.
  • unnecessary radiation of electromagnetic waves from the non-reciprocal circuit 1F to the outside can be suppressed by the ground conductor 3f and the conductive member 17.
  • the conductive member 17A is electrically connected to the ground conductors 3e, 3f, 8c, and 8d exposed laterally from the inner layer of the dielectric substrate 3A. . Since the conductive member 17A also covers the side of the dielectric substrate 3A, unnecessary electromagnetic wave radiation from the non-reciprocal circuit 1F 'can be suppressed more than the conductive member 17.
  • FIG. 35 is a side sectional view showing a configuration of a nonreciprocal circuit 1G according to Embodiment 8 of the present invention.
  • FIG. 36 is a top view showing conductive member 17B in the eighth embodiment.
  • the structure from the first layer to the fourth layer of the dielectric substrate 3B in the nonreciprocal circuit 1G according to the eighth embodiment is the same as the structure from FIGS. 14 to 17 shown in the third embodiment.
  • the nonreciprocal circuit 1G includes a permanent magnet 2, a dielectric substrate 3B, a spacer 4, a ferrite substrate 5, a ferrite substrate 5B, a highly permeable member 6, a resin 16, and a conductive member 17B.
  • the conductive member 17B is provided with a via hole 18.
  • the ground conductor 3h as the second ground conductor is provided around the center conductor 3a on the upper surface (first layer) of the dielectric substrate 3B.
  • the ground conductor 3f as the third ground conductor is provided around the ground conductor 3b on the lower surface (fourth layer) of the dielectric substrate 3B.
  • a plurality of ground conductors 3f and a plurality of ground conductors 3g are provided on the lower surface of the dielectric substrate 3B so as to surround the ground conductor 3b.
  • the conductive member 17 ⁇ / b> B covers the surface of the resin 16.
  • the conductive member 17B is a film of a conductive material formed on the surface of the resin 16, and is electrically connected to the ground conductor 3h.
  • the signal conductor including the center conductor 3a is prevented from emitting unnecessary electromagnetic waves to the outside by the conductive member 17B having the ground potential.
  • the via holes 7g, 7h, 7i and the ground conductors 8e, 8f are ninth connection portions that are provided inside the dielectric substrate 3B and electrically connect the ground conductor 3h and the ground conductors 3b, 3f, 3g.
  • the via hole 18 is a tenth connection portion that electrically connects the conductive member 17B and the ground conductor 3h of the ninth connection portion. As shown in FIG. 36, the via hole 18 is provided in the conductive member 17B along the outer shape of the ferrite substrate 5B. With this configuration, the resonance frequency of the electromagnetic wave radiated from the signal conductor covered with the conductive member 17B can be shifted to a frequency higher than the use frequency of the nonreciprocal circuit 1G. Thereby, it is possible to prevent malfunction caused by resonance of electromagnetic waves generated in the portion covered with the conductive member 17B.
  • the conductor provided on the lower surface of the dielectric substrate 3B and the conductor on the upper surface of the mother substrate are electrically connected using solder.
  • the nonreciprocal circuit 1G can be surface-mounted on the mother board via the conductor provided on the lower surface of the dielectric substrate 3B.
  • a bias magnetic field is applied to the ferrite substrate 5 and the ferrite substrate 5B from the permanent magnet 2 via the spacer 4, the central conductor 3a, and the conductive member 17. Therefore, the signals input to the input / output terminals 3c-1 to 3c-3 are affected by the bias magnetic field.
  • a signal input to the input / output terminal 3c-1 is transmitted with almost no attenuation and is output from the input / output terminal 3c-2.
  • a greatly attenuated signal is transmitted and output to the input / output terminal 3c-3.
  • the signal input to the input / output terminal 3c-2 is transmitted with almost no attenuation and is output from the input / output terminal 3c-3.
  • the nonreciprocal circuit 1G has a characteristic that the signal in the transmission direction is hardly attenuated and the signal in the reverse direction is greatly attenuated.
  • the irreversible circuit 1G includes the plurality of ninth connection portions and the plurality of tenth connection portions.
  • the ninth connection portion electrically connects the ground conductor 3b and the ground conductor 3h.
  • the tenth connection portion electrically connects the conductive member 17B and the ninth connection portion.
  • Each of the plurality of ninth connection portions is formed of via holes 7g, 7h, 7i and ground conductors 8e, 8f, and is arranged along the outer shape of the ferrite substrate 5 so as to surround the ferrite substrate 5.
  • Each of the plurality of tenth connection portions is a via hole 18 and is arranged along the outer shape of the ferrite substrate 5B so as to surround the ferrite substrate 5B.
  • the resonance frequency of the electromagnetic wave radiated from the signal conductor can be shifted to a frequency higher than the use frequency of the nonreciprocal circuit 1G, and is generated in a portion covered by the conductive member 17B. It is possible to prevent malfunction caused by electromagnetic resonance.
  • FIG. 37 is a top view showing a first layer of dielectric substrate 3 in the nonreciprocal circuit according to Embodiment 9 of the present invention.
  • lossy member 19 is connected to terminal 3a-3 among terminals 3a-1 to 3a-3 of center conductor 3a provided on dielectric substrate 3, and lossy member The part ahead of 19 is short-circuited.
  • the lossy member 19 is a member made of a lossy material that absorbs electromagnetic waves, and is, for example, a chip resistor.
  • the lossy member 19 may be a resistance film provided in the inner layer of the dielectric substrate 3.
  • FIG. 37 shows a configuration in which the part ahead of the lossy member 19 in the terminal 3a-3 is short-circuited, but the part ahead of the lossy member 19 is opened depending on the operating frequency of the nonreciprocal circuit. May be.
  • a bias magnetic field is applied to the ferrite substrate 5 from the permanent magnet 2 via the spacer 4 and the center conductor 3a. Therefore, the signals input to the input / output terminals 3c-1 to 3c-3 are affected by the bias magnetic field.
  • a signal input to the input / output terminal 3c-1 is transmitted with almost no attenuation and is output from the input / output terminal 3c-2.
  • the lossy member 19 is transmitted with a greatly attenuated signal and is terminated by the lossy member 19.
  • the signal input to the input / output terminal 3 c-2 is transmitted with almost no attenuation and is output to the lossy member 19. At this time, the output is resistance-terminated by the lossy member 19.
  • the nonreciprocal circuit according to Embodiment 9 has a characteristic that the signal in the transmission direction is hardly attenuated and the signal in the reverse direction is greatly attenuated, and one of the terminals to which the signal is transmitted is terminated. Has been. Thereby, the nonreciprocal circuit can operate as an isolator.
  • one of the terminals 3a-1 to 3a-3 is terminated.
  • the ninth embodiment is not limited to this.
  • one of a plurality of terminals of the central conductor 3a provided on the dielectric substrates 3A and 3B may be terminated, and one of the signal conductors 3i-1 to 3i-3 provided on the dielectric substrate 3C. May be terminated.
  • one of the terminals 3a-1 to 3a-3 of the center conductor 3a is terminated, or the signal conductors 3i-1 to 3i-3 One of them is terminated.
  • any combination of each embodiment, any component of each embodiment can be modified, or any component can be omitted in each embodiment. .
  • the non-reciprocal circuit according to the present invention can be used as, for example, a circulator and an isolator of a communication device.

Landscapes

  • Non-Reversible Transmitting Devices (AREA)

Abstract

誘電体基板（３）の中心導体（３ａ）に密着して設けられたフェライト基板（５）と、フェライト基板（５）に密着して設けられた高透磁部材（６）を備え、ビアホール（７ａ－１～７ａ－３，７ｂ－１～７ｂ－３，７ｃ－１～７ｃ－３）および導体（８ａ－１～８ａ－３，８ｂ－１～８ｂ－３）が、中心導体（３ａ）と入出力端子（３ｃ－１～３ｃ－３）とを電気的に接続し、ビアホール（９）が、地導体（３ｂ）と高透磁部材（６）とを電気的に接続する。

Description

非可逆回路
　この発明は、主に通信機器に使用される、サーキュレータおよびアイソレータといった非可逆回路に関する。
　サーキュレータおよびアイソレータといった非可逆回路は、例えば、通信機器の送受信回路に使用されている。一般的に、非可逆回路は、伝送方向の信号をほとんど減衰させることなく伝送させ、逆方向の信号を大きく減衰させる特性を有している。
　近年、非可逆回路の小型化および低コスト化を目的として、表面実装可能な非可逆回路が求められている。例えば、特許文献１に記載される非可逆回路は、高透磁材料の極片をフェライト基板の下面中央部に有し、はんだボールが上記極片の周囲に配置されている。
米国特許第８２３４７７７号明細書
　特許文献１に記載された非可逆回路は、極片によって磁力が誘引されるため、電気的な性能劣化を抑えた表面実装が可能である。
　しかしながら、フェライト基板の下面中央部に極片が配置されるので、この領域には、はんだボールを配置できない。このため、フェライト基板を誘電体基板上に実装したときに、フェライト基板の下面中央が誘電体基板に接続されず、フェライト基板と誘電体基板との間の接続信頼性が低下するという課題があった。
　この発明は上記課題を解決するもので、電気的な性能劣化を抑えた表面実装が可能で、かつフェライト基板と誘電体基板との間の接続信頼性を高めることができる非可逆回路を得ることを目的とする。
　この発明に係る非可逆回路は、永久磁石と、多層の誘電体基板と、誘電体基板の上面に設けられた中心導体と、中心導体の上面に設けられて永久磁石を保持するスペーサ部材と、誘電体基板の下面に設けられた第１の地導体と、誘電体基板の下面において第１の地導体の周囲に設けられた複数の入出力端子と、誘電体基板の内部に設けられて上面が中心導体の下面に密着されたフェライト基板と、誘電体基板の内部に設けられて上面がフェライト基板の下面に密着された高透磁部材と、誘電体基板の内部に設けられて中心導体と複数の入出力端子のそれぞれとを電気的に接続する第１の接続部と、誘電体基板の内部に設けられて第１の地導体と高透磁部材とを電気的に接続する第２の接続部とを備える。
　この発明によれば、誘電体基板の下面に設けた導体を介して母基板への表面実装が可能である。また、フェライト基板直下の高透磁部材によってフェライト基板にバイアス磁界の一様な分布が与えられ、第１の接続部が、中心導体と入出力端子とを電気的に接続し、第２の接続部が、第１の地導体と高透磁部材とを電気的に接続している。これによって、電気的な性能劣化を抑えることができ、フェライト基板と誘電体基板との間の接続信頼性を高めることができる。
この発明の実施の形態１に係る非可逆回路の構成を示す側断面図である。 実施の形態１に係る非可逆回路における誘電体基板の１層目を示す上面図である。 実施の形態１に係る非可逆回路における誘電体基板の２層目を示す上面図である。 実施の形態１に係る非可逆回路における誘電体基板の３層目を示す上面図である。 実施の形態１に係る非可逆回路における誘電体基板の４層目を示す上面図である。 母基板に実装された実施の形態１に係る非可逆回路の構成を示す側断面図である。 この発明の実施の形態２に係る非可逆回路の構成を示す側断面図である。 実施の形態２に係る非可逆回路における誘電体基板の１層目を示す上面図である。 実施の形態２に係る非可逆回路における誘電体基板の２層目を示す上面図である。 実施の形態２に係る非可逆回路における誘電体基板の３層目を示す上面図である。 実施の形態２に係る非可逆回路における誘電体基板の４層目を示す上面図である。 母基板に実装された実施の形態２に係る非可逆回路の構成を示す側断面図である。 この発明の実施の形態３に係る非可逆回路の構成を示す側断面図である。 実施の形態３に係る非可逆回路における誘電体基板の１層目を示す上面図である。 実施の形態３に係る非可逆回路における誘電体基板の２層目を示す上面図である。 実施の形態３に係る非可逆回路における誘電体基板の３層目を示す上面図である。 実施の形態３に係る非可逆回路における誘電体基板の４層目を示す上面図である。 この発明の実施の形態４に係る非可逆回路の構成を示す側断面図である。 実施の形態４に係る非可逆回路における誘電体基板の１層目を示す上面図である。 実施の形態４に係る非可逆回路における誘電体基板の２層目を示す上面図である。 実施の形態４に係る非可逆回路における誘電体基板の３層目を示す上面図である。 実施の形態４に係る非可逆回路における誘電体基板の４層目を示す上面図である。 この発明の実施の形態５に係る非可逆回路の構成を示す側断面図である。 実施の形態５に係る非可逆回路における誘電体基板の１層目を示す上面図である。 実施の形態５に係る非可逆回路における誘電体基板の２層目を示す上面図である。 実施の形態５に係る非可逆回路における誘電体基板の３層目を示す上面図である。 実施の形態５に係る非可逆回路における誘電体基板の４層目を示す上面図である。 この発明の実施の形態６に係る非可逆回路の構成を示す側断面図である。 実施の形態６に係る非可逆回路における誘電体基板の１層目を示す上面図である。 実施の形態６に係る非可逆回路における誘電体基板の２層目を示す上面図である。 実施の形態６に係る非可逆回路における誘電体基板の３層目を示す上面図である。 実施の形態６に係る非可逆回路における誘電体基板の４層目を示す上面図である。 この発明の実施の形態７に係る非可逆回路の構成を示す側断面図である。 実施の形態７に係る非可逆回路の別の構成を示す側断面図である。 この発明の実施の形態８に係る非可逆回路の構成を示す側断面図である。 実施の形態８における導電性部材を示す上面図である。 この発明の実施の形態９に係る非可逆回路における誘電体基板の１層目を示す上面図である。
　以下、この発明をより詳細に説明するため、この発明を実施するための形態について、添付の図面に従って説明する。
実施の形態１．
　図１は、この発明の実施の形態１に係る非可逆回路１の構成を示す側断面図である。
　図２は、非可逆回路１における誘電体基板３の１層目を示す上面図である。１層目の面は、誘電体基板３の上面である。図３は、非可逆回路１における誘電体基板３の２層目を示す上面図である。図４は、非可逆回路１における誘電体基板３の３層目を示す上面図である。図５は、非可逆回路１における誘電体基板３の４層目を示す上面図である。４層目の面は、誘電体基板３の下面である。
　非可逆回路１は、図１に示すように、永久磁石２、誘電体基板３、スペーサ４、フェライト基板５および高透磁部材６を備えている。永久磁石２は、バイアス磁界をフェライト基板５に印加する部材であり、例えば、フェライト磁石で構成される。誘電体基板３は、誘電体で構成された多層基板であり、誘電体３－１および誘電体３－２を備える。誘電体３－１は、誘電体基板３のコアとなる誘電体である。誘電体３－２は、プリプレグとなる誘電体である。
　中心導体３ａは、例えば、金属導体で構成され、誘電体基板３の上面（１層目）に設けられている。図２に示すように、中心導体３ａは、円形状の本体部３ａ’と本体部３ａ’から延びた端子３ａ－１～３ａ－３とを備えている。
　第１の地導体である地導体３ｂは、誘電体基板３の下面（４層目）に設けられている。例えば、地導体３ｂは、図５に示すように、中心導体３ａの本体部３ａ’よりも面積が大きい導体である。
　入出力端子３ｃ－１～３ｃ－３は、誘電体基板３の下面において、地導体３ｂの周囲に設けられた導体である。誘電体基板３の下面には、複数の地導体３ｄが地導体３ｂの周囲に設けられている。
　スペーサ４は、中心導体３ａの上面に設けられて永久磁石２を保持するスペーサ部材である。永久磁石２と中心導体３ａとは、スペーサ４によって互いに接触しない状態になっている。スペーサ４は、誘電材料で構成されており、フェライト基板５は、スペーサ４を介して永久磁石２からバイアス磁界が印加される。
　フェライト基板５は、誘電体基板３の内部に設けられて、上面が中心導体３ａの下面に密着されている。例えば、フェライト基板５は、誘電体基板３の誘電体３－１の開口部に収容され、接着剤を用いて上面が中心導体３ａの下面に密着した状態で取り付けられる。フェライト基板５は、中心導体３ａおよびスペーサ４を介して永久磁石２と対向する位置に配置される。なお、誘電体３－１の開口部の内周面とフェライト基板５との隙間には、誘電体を積層して誘電体基板３を形成する過程で、誘電体３－２が充填される。
　高透磁部材６は、高透磁材料で構成された平板状の部材であり、誘電体基板３の内部に設けられて上面がフェライト基板５の下面に密着されている。例えば、高透磁部材６は、接着剤を用いて上面がフェライト基板５の下面に密着した状態で取り付けられる。
　フェライト基板５に向かう磁束密度は、高透磁部材６によって増加する。高透磁部材６の透磁率は、非可逆回路１の電気的な性能を確保可能な値であればよい。
　ビアホール７ａ－１～７ａ－３，７ｂ－１～７ｂ－３，７ｃ－１～７ｃ－３および導体８ａ－１～８ａ－３，８ｂ－１～８ｂ－３は、誘電体基板３の内部に設けられて、中心導体３ａと入出力端子３ｃ－１～３ｃ－３とを電気的に接続する第１の接続部である。
　ビアホール７ａ－１～７ａ－３は、誘電体基板３の内部に設けられて、１層目の導体と２層目の導体とを電気的に接続している。
　例えば、ビアホール７ａ－１は、誘電体３－２を貫通して、中心導体３ａの端子３ａ－１と２層目の導体８ａ－１とを電気的に接続している。ビアホール７ａ－２は、誘電体３－２を貫通して、中心導体３ａの端子３ａ－２と２層目の導体８ａ－２とを電気的に接続している。ビアホール７ａ－３は、誘電体３－２を貫通して、中心導体３ａの端子３ａ－３と２層目の導体８ａ－３とを電気的に接続している。
　導体８ａ－１～８ａ－３は、図３に示すように、ビアホール７ａ－１～７ａ－３のそれぞれに対応して誘電体基板３の２層目に設けられている。
　ビアホール７ｂ－１～７ｂ－３は、誘電体基板３の内部に設けられて、２層目の導体と３層目の導体とを電気的に接続している。
　例えば、ビアホール７ｂ－１は、誘電体３－１を貫通して、２層目の導体８ａ－１と３層面目の導体８ｂ－１とを電気的に接続している。ビアホール７ｂ－２は、誘電体３－１を貫通して、２層目の導体８ａ－２と３層目の導体８ｂ－２を電気的に接続している。ビアホール７ｂ－３は、誘電体３－１を貫通して、２層目の導体８ａ－３と３層目の導体８ｂ－３を電気的に接続している。
　導体８ｂ－１～８ｂ－３は、図４に示すように、ビアホール７ｂ－１～７ｂ－３のそれぞれに対応して誘電体基板３の３層目に設けられている。
　ビアホール７ｃ－１～７ｃ－３は、誘電体基板３の内部に設けられて、３層目の導体と４層目の導体とを電気的に接続している。
　例えば、ビアホール７ｃ－１は、誘電体３－２を貫通して、３層目の導体８ｂ－１と４層目の入出力端子３ｃ－１とを電気的に接続している。ビアホール７ｃ－２は、誘電体３－２を貫通して、３層目の導体８ｂ－２と４層目の入出力端子３ｃ－２とを電気的に接続している。ビアホール７ｃ－３は、誘電体３－２を貫通して、３層目の導体８ｂ－３と４層目の入出力端子３ｃ－３とを電気的に接続している。
　ビアホール９は、誘電体基板３の内部に設けられて、地導体３ｂと高透磁部材６とを電気的に接続する第２の接続部である。例えば、地導体３ｂと高透磁部材６は、図１および図５に示すように、複数のビアホール９によって接続されている。
　特許文献１に記載された非可逆回路は、極片の周囲に設けられたはんだボールで誘電体基板に接続されるため、フェライト基板の下面中央が誘電体基板に接触しない。
　これに対して、非可逆回路１では、ビアホール９によって、フェライト基板５の直下に設けた高透磁部材６と誘電体基板３の地導体３ｂとが接続されている。これにより、ビアホール９を介して、フェライト基板５側の熱を誘電体基板３へ放熱することができる。
　誘電体基板３は、下記の手順で作成される。
　まず、高透磁部材６が密着したフェライト基板５をベタの導体の上に接着剤で搭載し、この後、フェライト基板５と高透磁部材６とを収容する部分が開口したプリプレグを積層する。その上に、フェライト基板５と高透磁部材６とを収容する部分が開口した誘電体３－１を積層する。その上に、プリプレグを積層し、ベタの導体を積層して圧着する。この後、中心導体３ａ、端子３ａ－１～３ａ－３、地導体３ｂ、入出力端子３ｃ－１～３ｃ－３および端子３ｄをエッチングなどで形成する。この後、地導体３ｂと高透磁部材６、導体８ｂ－１と入出力端子３ｃ－１、導体８ｂ－２と入出力端子３ｃ－２、導体８ｂ－３と入出力端子３ｃ－３のそれぞれを、レーザビアによって電気的に接続する。
　このように誘電体基板３を作成することで、非可逆回路１の実装面を平坦にすることができ、接続信頼性が向上する。
　また、フェライト基板５および高透磁部材６の高さにばらつきが生じても、レーザビアによって高さのばらつきが許容されて、地導体３ｂと高透磁部材６、導体８ｂ－１と入出力端子３ｃ－１、導体８ｂ－２と入出力端子３ｃ－２、導体８ｂ－３と入出力端子３ｃ－３のそれぞれを接続することができる。
　図６は、母基板１０に実装された非可逆回路１の構成を示す側断面図である。
　図６において、母基板１０は、誘電体１０－１を備えた両面基板である。誘電体１０－１の上面には、信号導体１０ａ－１，１０ａ－２および地導体１０ｂが設けられている。誘電体１０－１の下面には、地導体１０ｃが設けられている。ビアホール１１は、母基板１０の内部に設けられて、地導体１０ｂと地導体１０ｃとを電気的に接続している。
　非可逆回路１は、はんだ１２を用いて、入出力端子３ｃ－１，３ｃ－２と母基板１０の信号導体１０ａ－１，１０ａ－２とが電気的に接続され、地導体３ｂと母基板１０の地導体１０ｂとが電気的に接続される。
　このように、非可逆回路１は、誘電体基板３の下面に設けた導体を介して母基板１０への表面実装が可能である。
　なお、図６では、非可逆回路１の入出力端子３ｃ－１，３ｃ－２と母基板１０の信号導体１０ａ－１，１０ａ－２とを接続する構成を示したが、入出力端子３ｃ－１～３ｃ－３と母基板１０の３つの信号導体とを接続する構成（３端子接続）であってもよい。
　次に動作について説明する。
　フェライト基板５には、スペーサ４と中心導体３ａとを介して永久磁石２からバイアス磁界が印加されている。このため、入出力端子３ｃ－１～３ｃ－３に入力された信号は、バイアス磁界の影響を受けることになる。
　例えば、入出力端子３ｃ－１に入力された信号は、ほとんど減衰することなく伝送されて、入出力端子３ｃ－２から出力される。また、入出力端子３ｃ－３には、大きく減衰された信号が伝送されて出力される。
　入出力端子３ｃ－２に入力された信号は、ほとんど減衰することなく伝送されて、入出力端子３ｃ－３から出力される。また、入出力端子３ｃ－１には、大きく減衰された信号が伝送されて出力される。
　入出力端子３ｃ－３に入力された信号は、ほとんど減衰することなく伝送されて、入出力端子３ｃ－１から出力される。また、入出力端子３ｃ－２には、大きく減衰された信号が伝送されて出力される。
　このように、非可逆回路１は、伝送方向の信号がほとんど減衰せず、逆方向の信号が大きく減衰する特性を有している。
　以上のように、実施の形態１に係る非可逆回路１は、誘電体基板３の下面に設けた導体３ｂ，３ｃ－１～３ｃ－３を介して母基板１０への表面実装が可能である。
　また、フェライト基板５直下の高透磁部材６によってフェライト基板５にバイアス磁界の一様な分布が与えられる。
　さらに、ビアホール７ａ－１～７ａ－３，７ｂ－１～７ｂ－３，７ｃ－１～７ｃ－３および導体８ａ－１～８ａ－３，８ｂ－１～８ｂ－３が、中心導体３ａと入出力端子３ｃ－１～３ｃ－３とを電気的に接続し、ビアホール９が、地導体３ｂと高透磁部材６とを電気的に接続している。
　これによって、非可逆回路１の電気的な性能劣化を抑えることができ、誘電体基板３とフェライト基板５との間の接続信頼性を高めることもできる。
　さらに、加工しにくいフェライト基板５にスルーホールなどを設ける必要がないので、非可逆回路１の製造に要する時間を短縮でき、製造コストも低減できる。
実施の形態２．
　図７は、この発明の実施の形態２に係る非可逆回路１Ａの構成を示す側断面図である。図８は、非可逆回路１Ａにおける誘電体基板３Ａの１層目を示す上面図である。１層目の面は、誘電体基板３Ａの上面である。図９は、非可逆回路１Ａにおける誘電体基板３Ａの２層目を示す上面図である。図１０は、非可逆回路１Ａにおける誘電体基板３Ａの３層目を示す上面図である。図１１は、非可逆回路１Ａにおける誘電体基板３Ａの４層目を示す上面図である。４層目の面は、誘電体基板３Ａの下面である。図７から図１１において、図１から図５までと同一の構成要素には同一の符号を付して説明を省略する。
　非可逆回路１Ａは、図７に示すように、永久磁石２、誘電体基板３Ａ、スペーサ４、フェライト基板５、高透磁部材６および蓋部材１３を備えている。
　誘電体基板３Ａは、誘電体で構成された多層基板であり、誘電体３－１および誘電体３－２を備える。誘電体３－１は、誘電体基板３Ａのコアとなる誘電体である。誘電体３－２は、プリプレグとなる誘電体である。
　第２の地導体である地導体３ｅは、誘電体基板３Ａの上面（１層目）において中心導体３ａの周囲に設けられている。例えば、地導体３ｅは、図８に示すように、中心導体３ａを取り囲む環状の導体である。
　第３の地導体である地導体３ｆは、誘電体基板３Ａの下面（４層目）において地導体３ｂの周囲に設けられている。例えば、図１１に示すように、誘電体基板３Ａの下面には、地導体３ｂを取り囲むように複数の地導体３ｆが設けられる。さらに、誘電体基板３Ａの下面には、複数の地導体３ｇが地導体３ｂの周囲に設けられている。
　ビアホール７ｄ，７ｅ，７ｆおよび地導体８ｃ，８ｄは、誘電体基板３Ａの内部に設けられて地導体３ｅと複数の地導体３ｆのそれぞれとを電気的に接続する第３の接続部である。ビアホール７ｄは、誘電体３－２を貫通して、１層目の地導体３ｅと２層目の地導体８ｃとを電気的に接続する。ビアホール７ｅは、誘電体３－１を貫通して、２層目の地導体８ｃと３層目の地導体８ｄとを電気的に接続する。例えば、地導体８ｃ，８ｄは、図９および図１０に示すように、フェライト基板５を取り囲む環状の導体である。複数のビアホール７ｆのそれぞれは、誘電体３－２を貫通して、３層目の地導体８ｄと４層目の複数の地導体３ｆのそれぞれとを電気的に接続する。
　導電性の蓋部材１３は、誘電体基板３Ａの上面における永久磁石２およびスペーサ４を覆い、地導体３ｅに電気的に接続されている。中心導体３ａを含む信号導体は、接地電位の蓋部材１３によって覆われている。信号導体から外部への不要な電磁波の放射は、蓋部材１３によって遮蔽されて抑制される。
　図１２は、母基板１０Ａに実装された非可逆回路１Ａの構成を示す側断面図である。
　図１２において、母基板１０Ａは、誘電体１０Ａ－１を備えた両面基板である。誘電体１０Ａ－１の上面には、信号導体１０ａ－１，１０ａ－２および地導体１０ｂ，１０ｄが設けられている。誘電体１０Ａ－１の下面には、地導体１０ｃが設けられている。また、母基板１０Ａの内部には、信号導体１０ｅ－１，１０ｅ－２が設けられている。
　ビアホール１１は、母基板１０Ａの内部に設けられて、地導体１０ｂと地導体１０ｃとを電気的に接続している。ビアホール１４ａ－１は、母基板１０Ａの内部に設けられて、信号導体１０ａ－１と信号導体１０ｅ－１とを電気的に接続している。ビアホール１４ａ－２は、母基板１０Ａの内部に設けられて、信号導体１０ａ－２と信号導体１０ｅ－２とを電気的に接続している。
　非可逆回路１Ａは、はんだ１２を用いて、入出力端子３ｃ－１，３ｃ－２と母基板１０Ａの信号導体１０ａ－１，１０ａ－２とが電気的に接続され、地導体３ｂと母基板１０Ａの地導体１０ｂとが電気的に接続され、地導体３ｆと母基板１０Ａの地導体１０ｄとが電気的に接続される。このように、非可逆回路１Ａは、誘電体基板３Ａの下面に設けた導体を介して母基板１０Ａへの表面実装が可能である。
　なお、図１２では、非可逆回路１Ａの入出力端子３ｃ－１，３ｃ－２と母基板１０Ａの信号導体１０ａ－１，１０ａ－２とを接続する構成を示したが、入出力端子３ｃ－１～３ｃ－３と母基板１０Ａの３つの信号導体を接続する構成（３端子接続）であってもよい。
　次に動作について説明する。
　フェライト基板５には、スペーサ４と中心導体３ａとを介して永久磁石２からバイアス磁界が印加されている。このため、入出力端子３ｃ－１～３ｃ－３に入力された信号は、バイアス磁界の影響を受けることになる。
　例えば、入出力端子３ｃ－１に入力された信号は、ほとんど減衰することなく伝送されて、入出力端子３ｃ－２から出力される。また、入出力端子３ｃ－３には、大きく減衰された信号が伝送されて出力される。
　入出力端子３ｃ－２に入力された信号は、ほとんど減衰することなく伝送されて、入出力端子３ｃ－３から出力される。また、入出力端子３ｃ－１には、大きく減衰された信号が伝送されて出力される。
　入出力端子３ｃ－３に入力された信号は、ほとんど減衰することなく伝送されて、入出力端子３ｃ－１から出力される。また、入出力端子３ｃ－２には、大きく減衰された信号が伝送されて出力される。
　このように、非可逆回路１Ａは、伝送方向の信号がほとんど減衰せず、逆方向の信号が大きく減衰する特性を有している。
　以上のように、実施の形態２に係る非可逆回路１Ａは、地導体３ｅ，３ｆ、ビアホール７ｄ，７ｅ，７ｆ、地導体８ｃ，８ｄおよび蓋部材１３を備えている。地導体３ｅは、誘電体基板３Ａの上面において中心導体３ａの周囲に設けられる。複数の地導体３ｆは、誘電体基板３Ａの下面において地導体３ｂの周囲に設けられる。ビアホール７ｄ，７ｅ，７ｆおよび地導体８ｃ，８ｄは、誘電体基板３Ａの内部に設けられて地導体３ｅと複数の地導体３ｆのそれぞれとを電気的に接続する。導電性の蓋部材１３は、誘電体基板３Ａの上面における永久磁石２およびスペーサ４を覆い、地導体３ｅに電気的に接続されている。
　これらの構成を有することで、地導体３ｆおよび蓋部材１３によって、非可逆回路１Ａから外部への不要な電磁波の放射を抑制できる。
実施の形態３．
　図１３は、この発明の実施の形態３に係る非可逆回路１Ｂの構成を示す側断面図である。図１４は、非可逆回路１Ｂにおける誘電体基板３Ｂの１層目を示す上面図である。１層目の面は、誘電体基板３Ｂの上面である。図１５は、非可逆回路１Ｂにおける誘電体基板３Ｂの２層目を示す上面図である。図１６は、非可逆回路１Ｂにおける誘電体基板３Ｂの３層目を示す上面図である。図１７は、非可逆回路１Ｂにおける誘電体基板３Ｂの４層目を示す上面図である。４層目の面は、誘電体基板３Ｂの下面である。図１３から図１７において、図１から図５および図７から図１１までと同一の構成要素には同一の符号を付して説明を省略する。
　非可逆回路１Ｂは、図１３に示すように、永久磁石２、誘電体基板３Ｂ、スペーサ４、フェライト基板５、高透磁部材６および蓋部材１３を備えている。
　誘電体基板３Ｂは、誘電体で構成された多層基板であり、誘電体３－１および誘電体３－２を備える。誘電体３－１は、誘電体基板３Ｂのコアとなる誘電体である。誘電体３－２は、プリプレグとなる誘電体である。
　第２の地導体である地導体３ｈは、誘電体基板３Ｂの上面（１層目）において中心導体３ａの周囲に設けられている。例えば、地導体３ｈは、誘電体基板３Ｂの上面において、図１４に示すように、中心導体３ａの外形に近接した箇所まで占めるベタ導体である。
　第３の地導体である地導体３ｆは、誘電体基板３Ｂの下面（４層目）において地導体３ｂの周囲に設けられている。例えば、図１７に示すように、誘電体基板３Ｂの下面には、地導体３ｂを取り囲むように複数の地導体３ｆおよび複数の地導体３ｇが設けられる。
　ビアホール７ｇ，７ｈ，７ｉおよび地導体８ｅ，８ｆは、誘電体基板３Ｂの内部に設けられて地導体３ｈと地導体３ｂ，３ｆ，３ｇとを電気的に接続する第４の接続部である。ビアホール７ｇは、誘電体３－２を貫通して１層目の地導体３ｈと２層目の地導体８ｅとを電気的に接続する。地導体８ｅは、例えば、図１５に示すように、中心導体３ａの外形に近接した箇所まで占めるベタ導体である。
　ビアホール７ｈは、誘電体３－１を貫通して２層目の地導体８ｅと３層目の地導体８ｆとを電気的に接続する。地導体８ｆは、例えば、図１６に示すようにフェライト基板５の外形および導体８ｂ－１～８ｂ－３に近接した箇所まで占めるベタ導体である。
　ビアホール７ｉは、誘電体３－２を貫通して３層目の地導体８ｆと４層目の地導体３ｂ，３ｆ，３ｇのそれぞれとを電気的に接続する。
　ビアホール７ｇ，７ｈ，７ｉおよび地導体８ｅ，８ｆから構成される第４の接続部は、図１４から図１６に示すように、フェライト基板５を取り囲むように、フェライト基板５の外形に沿って配置されている。また、隣り合った第４の接続部同士は、非可逆回路１Ｂの使用周波数のカットオフ周波数となるピッチで配置される。
　このように構成することで、蓋部材１３によって覆われた信号導体から放射された電磁波の共振周波数を、非可逆回路１Ｂの使用周波数よりも高い周波数にシフトさせることができる。これにより、蓋部材１３の内部で発生した電磁波の共振に起因した誤動作を防ぐことができる。
　非可逆回路１Ｂは、実施の形態２の図１２と同様に、はんだを用いて、誘電体基板３Ｂの下面に設けた導体と母基板の上面の導体とが電気的に接続される。
　このように、非可逆回路１Ｂは、誘電体基板３Ｂの下面に設けた導体を介して母基板への表面実装が可能である。
　蓋部材１３は、誘電体基板３Ｂの上面における、永久磁石２およびスペーサ４を覆い、地導体３ｈに電気的に接続されている。これらの構成を有することで、地導体３ｆおよび蓋部材１３によって非可逆回路１Ｂから外部への不要な電磁波の放射を抑制できる。
　次に動作について説明する。
　フェライト基板５には、スペーサ４と中心導体３ａとを介して永久磁石２からバイアス磁界が印加されている。このため、入出力端子３ｃ－１～３ｃ－３に入力された信号は、バイアス磁界の影響を受けることになる。
　例えば、入出力端子３ｃ－１に入力された信号は、ほとんど減衰することなく伝送されて、入出力端子３ｃ－２から出力される。また、入出力端子３ｃ－３には、大きく減衰された信号が伝送されて出力される。
　入出力端子３ｃ－２に入力された信号は、ほとんど減衰することなく伝送されて、入出力端子３ｃ－３から出力される。また、入出力端子３ｃ－１には、大きく減衰された信号が伝送されて出力される。
　入出力端子３ｃ－３に入力された信号は、ほとんど減衰することなく伝送されて、入出力端子３ｃ－１から出力される。また、入出力端子３ｃ－２には、大きく減衰された信号が伝送されて出力される。
　このように、非可逆回路１Ｂは、伝送方向の信号がほとんど減衰せず、逆方向の信号が大きく減衰する特性を有している。
　以上のように、実施の形態３に係る非可逆回路１Ｂは、誘電体基板３Ｂの内部に設けられて地導体３ｂと地導体３ｈとを電気的に接続する複数の第４の接続部を備える。複数の第４の接続部のそれぞれは、ビアホール７ｇ，７ｈ，７ｉおよび地導体８ｅ，８ｆから構成されており、フェライト基板５を取り囲むように、フェライト基板５の外形に沿って配置されている。これらの構成を有することで、信号導体から放射された電磁波の共振周波数を、非可逆回路１Ｂの使用周波数よりも高い周波数にシフトさせることができ、蓋部材１３の内部で発生した電磁波の共振に起因した誤動作を防ぐことができる。
実施の形態４．
　図１８は、この発明の実施の形態４に係る非可逆回路１Ｃの構成を示す側断面図である。図１９は、非可逆回路１Ｃにおける誘電体基板３Ｃの１層目を示す上面図である。１層目の面は、誘電体基板３Ｃの上面である。図２０は、非可逆回路１Ｃにおける誘電体基板３Ｃの２層目を示す上面図である。図２１は、非可逆回路１Ｃにおける誘電体基板３Ｃの３層目を示す上面図である。図２２は、非可逆回路１Ｃにおける誘電体基板３Ｃの４層目を示す上面図である。４層目の面は、誘電体基板３Ｃの下面である。
　なお、図１８から図２２までにおいて、図１から図５までと同一の構成要素には同一の符号を付して説明を省略する。
　非可逆回路１Ｃは、図１８に示すように、永久磁石２、誘電体基板３Ｃ、スペーサ４Ａ、フェライト基板５Ａおよび高透磁部材６Ａを備えている。
　誘電体基板３Ｃは、誘電体で構成された多層基板であり、誘電体３－１および誘電体３－２を備える。誘電体３－１は、誘電体基板３Ｃのコアとなる誘電体である。誘電体３－２は、プリプレグとなる誘電体である。
　信号導体３ｉ－１～３ｉ－３は、図１９に示すように、入出力端子３ｃ－１～３ｃ－３のそれぞれに対応して誘電体基板３Ｃの上面に設けられている。
　スペーサ４Ａは、誘電体基板３Ｃの上面において、信号導体３ｉ－１～３ｉ－３の内側の端部上に設けられたスペーサ部材である。
　永久磁石２と信号導体３ｉ－１～３ｉ－３のそれぞれとは、スペーサ４Ａによって互いに接触しない状態になっている。スペーサ４Ａは、誘電材料で構成され、フェライト基板５Ａは、スペーサ４Ａを介して永久磁石２からバイアス磁界が印加される。
　中心導体１４は、例えば、金属導体で構成され、図１８に示すように、フェライト基板５Ａの上面に設けられている。また、中心導体１４は、図２０に示すように円形状の導体である。
　フェライト基板５Ａは、誘電体基板３Ｃの内部に設けられて、その上面に中心導体１４が形成されている。中心導体１４は、フェライト基板５Ａ上にめっき等により形成されている。
　高透磁部材６Ａは、高透磁材料で構成された平板状の部材であり、誘電体基板３Ｃの内部に設けられて上面がフェライト基板５Ａの下面に密着されている。
　例えば、高透磁部材６Ａは、接着剤を用いて、上面がフェライト基板５Ａの下面に密着した状態で取り付けられる。フェライト基板５Ａに向かう磁束密度は、高透磁部材６Ａによって増加する。高透磁部材６Ａの透磁率は、非可逆回路１Ｃの電気的な性能を確保可能な値であればよい。
　例えば、中心導体１４、フェライト基板５Ａおよび高透磁部材６Ａは、誘電体基板３Ｃの誘電体３－１の開口部に収容され、接着剤を用いて地導体３ｂ上に密着して配置されている。これによって、フェライト基板５Ａ側の熱を誘電体基板３Ｃへ放熱することができる。フェライト基板５Ａは、中心導体１４、プリプレグ３－２およびスペーサ４Ａを介して、永久磁石２と対向する位置に配置される。
　なお、誘電体３－１の開口部の内周面とフェライト基板５Ａとの隙間には、誘電体を積層して誘電体基板３Ｃを形成する過程で誘電体３－２が充填される。
　ビアホール７ｊ－１～７ｊ－３，７ｋ－１～７ｋ－３，７ｌ－１～７ｌ－３および導体８ｇ－１～８ｇ－３，８ｈ－１～８ｈ－３は、誘電体基板３Ｃの内部に設けられた第５の接続部である。第５の接続部は、信号導体３ｉ－１と入出力端子３ｃ－１とを電気的に接続し、信号導体３ｉ－２と入出力端子３ｃ－２とを電気的に接続し、信号導体３ｉ－３と入出力端子３ｃ－３とを電気的に接続する。
　ビアホール７ｊ－１～７ｊ－３は、誘電体基板３Ｃの内部に設けられて、１層目の導体と２層目の導体とを電気的に接続している。
　例えば、ビアホール７ｊ－１は、誘電体３－２を貫通して、１層目の信号導体３ｉ－１と２層目の導体８ｇ－１とを電気的に接続している。ビアホール７ｊ－２は、誘電体３－２を貫通して、１層目の信号導体３ｉ－２と２層目の導体８ｇ－２とを電気的に接続している。ビアホール７ｊ－３は、誘電体３－２を貫通して、１層目の信号導体３ｉ－３と２層目の導体８ｇ－３とを電気的に接続している。導体８ｇ－１～８ｇ－３は、図２０に示すように、ビアホール７ｊ－１～７ｊ－３のそれぞれに対応して誘電体基板３Ｃの２層目に設けられている。
　ビアホール７ｋ－１～７ｋ－３は、誘電体基板３Ｃの内部に設けられて、２層目の導体と３層目の導体とを電気的に接続している。
　例えば、ビアホール７ｋ－１は、誘電体３－１を貫通して、２層目の導体８ｇ－１と３層面目の導体８ｈ－１とを電気的に接続している。ビアホール７ｋ－２は、誘電体３－１を貫通して、２層目の導体８ｇ－２と３層目の導体８ｈ－２を電気的に接続している。ビアホール７ｋ－３は、誘電体３－１を貫通して、２層目の導体８ｇ－３と３層目の導体８ｈ－３を電気的に接続している。導体８ｈ－１～８ｈ－３は、図２１に示すように、ビアホール７ｋ－１～７ｋ－３のそれぞれに対応して誘電体基板３Ｃの３層目に設けられている。
　ビアホール７ｌ－１～７ｌ－３は、誘電体基板３Ｃの内部に設けられて、３層目の導体と４層目の導体とを電気的に接続している。
　例えば、ビアホール７ｌ－１は、誘電体３－２を貫通して、３層目の導体８ｈ－１と４層目の入出力端子３ｃ－１とを電気的に接続している。ビアホール７ｌ－２は、誘電体３－２を貫通して、３層目の導体８ｈ－２と４層目の入出力端子３ｃ－２とを電気的に接続している。ビアホール７ｌ－３は、誘電体３－２を貫通して、３層目の導体８ｈ－３と４層目の入出力端子３ｃ－３とを電気的に接続している。
　誘電体基板３Ｃは、下記の手順で作成される。
　まず、上面に中心導体１４が形成され下面に高透磁部材６Ａが密着したフェライト基板５Ａを、ベタの導体の上に接着剤で搭載し、この後、フェライト基板５Ａと高透磁部材６Ａとを収容する部分が開口したプリプレグを積層する。その上に、フェライト基板５Ａと高透磁部材６Ａとを収容する部分が開口した誘電体３－１を積層する。その上に、プリプレグを積層し、ベタの導体を積層して圧着する。この後、信号導体３ｉ－１～３ｉ－３、地導体３ｂ、入出力端子３ｃ－１～３ｃ－３および端子３ｄをエッチングなどで形成する。この後、中心導体１４と信号導体３ｉ－１～３ｉ－３、信号導体３ｉ－１～３ｉ－３と導体８ｇ－１～８ｇ－３のそれぞれをレーザビアによって電気的に接続する。
　このように誘電体基板３Ｃを作成することで、非可逆回路１Ｃの実装面を平坦にすることができ、接続信頼性が向上する。
　また、誘電体３－１とフェライト基板５Ａおよび高透磁部材６Ａとの高さにばらつきが生じても、レーザビアによって高さのばらつきが許容されて、中心導体１４と信号導体３ｉ－１～３ｉ－３、信号導体３ｉ－１～３ｉ－３と導体８ｇ－１～８ｇ－３のそれぞれを接続することができる。
　ビアホール１５－１～１５－３は、誘電体基板３Ｃの内部に設けられて、信号導体３ｉ－１～３ｉ－３のそれぞれと中心導体１４とを電気的に接続する第６の接続部である。
　非可逆回路１Ｃは、はんだを用いて誘電体基板３Ｃの下面に設けた導体と母基板の上面の導体とが電気的に接続される。
　このように、非可逆回路１Ｃは、誘電体基板３Ｃの下面に設けた導体を介して母基板への表面実装が可能である。
　次に動作について説明する。
　フェライト基板５Ａには、スペーサ４Ａと中心導体１４とを介して永久磁石２からバイアス磁界が印加されている。このため、入出力端子３ｃ－１～３ｃ－３に入力された信号は、バイアス磁界の影響を受けることになる。
　例えば、入出力端子３ｃ－１に入力された信号は、ほとんど減衰することなく伝送されて、入出力端子３ｃ－２から出力される。また、入出力端子３ｃ－３には、大きく減衰された信号が伝送されて出力される。
　入出力端子３ｃ－２に入力された信号は、ほとんど減衰することなく伝送されて、入出力端子３ｃ－３から出力される。また、入出力端子３ｃ－１には、大きく減衰された信号が伝送されて出力される。
　入出力端子３ｃ－３に入力された信号は、ほとんど減衰することなく伝送されて、入出力端子３ｃ－１から出力される。また、入出力端子３ｃ－２には、大きく減衰された信号が伝送されて出力される。
　このように、非可逆回路１Ｃは、伝送方向の信号がほとんど減衰せず、逆方向の信号が大きく減衰する特性を有している。
　以上のように、実施の形態４に係る非可逆回路１Ｃは、誘電体基板３Ｃの下面に設けた導体３ｂ，３ｃ－１～３ｃ－３を介して母基板への表面実装が可能である。
　また、フェライト基板５Ａ直下の高透磁部材６Ａによって、フェライト基板５Ａにバイアス磁界の一様な分布が与えられる。
　さらに、第５の接続部が、フェライト基板５Ａの上面に設けられた中心導体１４と誘電体基板３Ｃの上面に設けられた信号導体３ｉ－１～３ｉ－３のそれぞれとを電気的に接続する。第６の接続部が、誘電体基板３Ｃの下面において地導体３ｂの周囲に設けられた入出力端子３ｃ－１～３ｃ－３のそれぞれと信号導体３ｉ－１～３ｉ－３のそれぞれとを電気的に接続する。ここで、第５の接続部は、ビアホール１５－１～１５～３であり、第６の接続部は、ビアホール７ｊ－１～７ｊ－３，７ｋ－１～７ｋ－３，７ｌ－１～７ｌ－３および導体８ｇ－１～８ｇ－３，８ｈ－１～８ｈ－３である。
　これらの構成によって、非可逆回路１Ｃの電気的な性能劣化を抑えることができ、誘電体基板３Ｃとフェライト基板５Ａとの間の接続信頼性を高めることもできる。さらに、加工しにくいフェライト基板５Ａにスルーホールなどを設ける必要がないので、非可逆回路１Ｃの製造に要する時間を短縮でき、製造コストも低減できる。
実施の形態５．
　図２３は、この発明の実施の形態５に係る非可逆回路１Ｄの構成を示す側断面図である。図２４は、非可逆回路１Ｄにおける誘電体基板３Ｄの１層目を示す上面図である。１層目の面は、誘電体基板３Ｄの上面である。図２５は、非可逆回路１Ｄにおける誘電体基板３Ｄの２層目を示す上面図である。図２６は、非可逆回路１Ｄにおける誘電体基板３Ｄの３層目を示す上面図である。図２７は、非可逆回路１Ｄにおける誘電体基板３Ｄの４層目を示す上面図である。４層目の面は、誘電体基板３Ｄの下面である。
　なお、図２３から図２７までにおいて、図７から図１１および図１８から図２２までと同一の構成要素には、同一の符号を付して説明を省略する。
　非可逆回路１Ｄは、図２３に示すように、永久磁石２、誘電体基板３Ｄ、スペーサ４Ａ、フェライト基板５Ａ、高透磁部材６Ａおよび蓋部材１３を備えている。
　誘電体基板３Ｄは、誘電体で構成された多層基板であり、誘電体３－１および誘電体３－２を備える。誘電体３－１は、誘電体基板３Ｄのコアとなる誘電体である。誘電体３－２は、プリプレグとなる誘電体である。
　第４の地導体である地導体３ｊは、誘電体基板３Ｄの上面（１層目）に設けられ、信号導体３ｉ－１～３ｉ－３を一体として囲んでいる。例えば、地導体３ｊは、図２４に示すように、信号導体３ｉ－１～３ｉ－３を一体として取り囲む環状の導体である。
　第３の地導体である地導体３ｆは、誘電体基板３Ｄの下面（４層目）において地導体３ｂの周囲に設けられている。例えば、図２７に示すように、誘電体基板３Ｄの下面には、地導体３ｂを取り囲むように複数の地導体３ｆ，３ｇが設けられる。
　ビアホール７ｍ，７ｎ，７ｏおよび地導体８ｉ，８ｊは、誘電体基板３Ｄの内部に設けられて、地導体３ｊと複数の地導体３ｆのそれぞれとを電気的に接続する第７の接続部である。ビアホール７ｍは、誘電体３－２を貫通して１層目の地導体３ｆと２層目の地導体８ｉとを電気的に接続する。ビアホール７ｎは、誘電体３－１を貫通して２層目の地導体８ｉと３層目の地導体８ｊとを電気的に接続する。例えば、地導体８ｉ，８ｊは、図２５および図２６に示すようにフェライト基板５Ａを取り囲む環状の導体である。複数のビアホール７ｏのそれぞれは、誘電体３－２を貫通して、３層目の地導体８ｊと４層目の複数の地導体３ｆのそれぞれとを電気的に接続する。
　導電性の蓋部材１３は、誘電体基板３Ｄの上面における永久磁石２およびスペーサ４Ａを覆い、地導体３ｊに電気的に接続されている。信号導体３ｉ－１～３ｉ－３は、接地電位の蓋部材１３によって覆われている。信号導体から外部への不要な電磁波の放射は、蓋部材１３によって遮蔽されて抑制される。
　非可逆回路１Ｄは、はんだを用いて誘電体基板３Ｄの下面に設けた導体と母基板の上面の導体とが電気的に接続される。
　このように、非可逆回路１Ｄは、誘電体基板３Ｄの下面に設けた導体を介して母基板への表面実装が可能である。
　次に動作について説明する。
　フェライト基板５Ａには、スペーサ４Ａと中心導体１４とを介して永久磁石２からバイアス磁界が印加されている。このため、入出力端子３ｃ－１～３ｃ－３に入力された信号は、バイアス磁界の影響を受けることになる。
　例えば、入出力端子３ｃ－１に入力された信号は、ほとんど減衰することなく伝送されて、入出力端子３ｃ－２から出力される。また、入出力端子３ｃ－３には、大きく減衰された信号が伝送されて出力される。
　入出力端子３ｃ－２に入力された信号は、ほとんど減衰することなく伝送されて、入出力端子３ｃ－３から出力される。また、入出力端子３ｃ－１には、大きく減衰された信号が伝送されて出力される。
　入出力端子３ｃ－３に入力された信号は、ほとんど減衰することなく伝送されて、入出力端子３ｃ－１から出力される。また、入出力端子３ｃ－２には、大きく減衰された信号が伝送されて出力される。
　このように、非可逆回路１Ｄは、伝送方向の信号がほとんど減衰せず、逆方向の信号が大きく減衰する特性を有している。
　以上のように、実施の形態５に係る非可逆回路１Ｄは、地導体３ｆ、地導体３ｊ、第７の接続部および蓋部材１３を備える。地導体３ｆは、誘電体基板３Ｄの下面において地導体３ｂの周囲に設けられている。地導体３ｊは、誘電体基板３Ｄの上面に設けられて信号導体３ｉ－１～３ｉ－３を一体として囲んでいる。蓋部材１３は、誘電体基板３Ｄの上面における永久磁石２およびスペーサ４Ａを覆い、地導体３ｊに電気的に接続されている。第７の接続部は、誘電体基板３Ｄの内部に設けられて地導体３ｆと地導体３ｊとを電気的に接続している。第７の接続部は、ビアホール７ｍ～７ｏおよび地導体８ｉ，８ｊから構成されている。これらの構成を有することで、地導体３ｆおよび蓋部材１３によって非可逆回路１Ｄから外部への不要な電磁波の放射を抑制できる。
実施の形態６．
　図２８は、この発明の実施の形態６に係る非可逆回路１Ｅの構成を示す側断面図である。図２９は、非可逆回路１Ｅにおける誘電体基板３Ｅの１層目を示す上面図である。１層目の面は、誘電体基板３Ｅの上面である。図３０は、非可逆回路１Ｅにおける誘電体基板３Ｅの２層目を示す上面図である。図３１は、非可逆回路１Ｅにおける誘電体基板３Ｅの３層目を示す上面図である。図３２は、非可逆回路１Ｅにおける誘電体基板３Ｅの４層目を示す上面図である。４層目の面は、誘電体基板３Ｅの下面である。
　なお、図２８から図３２までにおいて、図２３から図２７までと同一の構成要素には、同一の符号を付して説明を省略する。
　非可逆回路１Ｅは、図２８に示すように、永久磁石２、誘電体基板３Ｅ、スペーサ４Ａ、フェライト基板５Ａ、高透磁部材６Ａおよび蓋部材１３を備えている。
　誘電体基板３Ｅは、誘電体で構成された多層基板であり、誘電体３－１および誘電体３－２を備える。誘電体３－１は、誘電体基板３Ｅのコアとなる誘電体である。誘電体３－２は、プリプレグとなる誘電体である。
　第４の地導体である地導体３ｋは、誘電体基板３Ｅの上面（１層目）に設けられ、信号導体３ｉ－１～３ｉ－３を一体として囲んでいる。例えば、地導体３ｋは、図２９に示すように、信号導体３ｉ－１～３ｉ－３を一体として取り囲むベタ導体である。
　ビアホール７ｐ，７ｑ，７ｒおよび地導体８ｋ，８ｌは、誘電体基板３Ｅの内部に設けられて、地導体３ｋと地導体３ｂ，３ｆ，３ｇとを電気的に接続する第８の接続部である。ビアホール７ｐは、誘電体３－２を貫通して、１層目の地導体３ｋと２層目の地導体８ｋとを電気的に接続する。地導体８ｋは、例えば、図３０に示すようにフェライト基板５Ａの外形から突出した信号導体３ｉ－１～３ｉ－３の端部の外形および中心導体１４の外形に近接した箇所まで占めるベタ導体である。
　ビアホール７ｑは、誘電体３－１を貫通して、２層目の地導体８ｋと３層目の地導体８ｌとを電気的に接続する。地導体８ｌは、例えば、図３１に示すように、フェライト基板５Ａの外形および導体８ｈ－１～８ｈ－３に近接した箇所まで占めるベタ導体である。
　ビアホール７ｒは、誘電体３－２を貫通して、３層目の地導体８ｌと４層目の地導体３ｂ，３ｆ，３ｇのそれぞれとを電気的に接続する。
　ビアホール７ｐ，７ｑ，７ｒおよび地導体８ｋ，８ｌから構成される第８の接続部は、図２９から図３２までに示すように、フェライト基板５Ａを取り囲むようにフェライト基板５Ａの外形に沿って配置されている。また、隣り合った第８の接続部同士は、非可逆回路１Ｅの使用周波数のカットオフ周波数となるピッチで配置される。
　このように構成することで、蓋部材１３によって覆われた信号導体から放射された電磁波の共振周波数を、非可逆回路１Ｅの使用周波数よりも高い周波数にシフトさせることができる。これにより、蓋部材１３の内部で発生した電磁波の共振に起因した誤動作を防ぐことができる。
　非可逆回路１Ｅは、はんだを用いて誘電体基板３Ｅの下面に設けた導体と母基板の上面の導体とが電気的に接続される。
　このように、非可逆回路１Ｅは、誘電体基板３Ｅの下面に設けた導体を介して母基板への表面実装が可能である。
　蓋部材１３は、誘電体基板３Ｅの上面における永久磁石２およびスペーサ４Ａを覆い、地導体３ｋに電気的に接続されている。これらの構成を有することで、地導体３ｆおよび蓋部材１３によって非可逆回路１Ｅから外部への不要な電磁波の放射を抑制できる。
　次に動作について説明する。
　フェライト基板５Ａには、スペーサ４Ａと中心導体１４とを介して永久磁石２からバイアス磁界が印加されている。このため、入出力端子３ｃ－１～３ｃ－３に入力された信号は、バイアス磁界の影響を受けることになる。
　例えば、入出力端子３ｃ－１に入力された信号は、ほとんど減衰することなく伝送されて、入出力端子３ｃ－２から出力される。また、入出力端子３ｃ－３には、大きく減衰された信号が伝送されて出力される。
　入出力端子３ｃ－２に入力された信号は、ほとんど減衰することなく伝送されて、入出力端子３ｃ－３から出力される。また、入出力端子３ｃ－１には、大きく減衰された信号が伝送されて出力される。
　入出力端子３ｃ－３に入力された信号は、ほとんど減衰することなく伝送されて、入出力端子３ｃ－１から出力される。また、入出力端子３ｃ－２には、大きく減衰された信号が伝送されて出力される。
　このように、非可逆回路１Ｅは、伝送方向の信号がほとんど減衰せず、逆方向の信号が大きく減衰する特性を有している。
　以上のように、実施の形態６に係る非可逆回路１Ｅは、誘電体基板３Ｅの内部に設けられて地導体３ｂと地導体３ｋとを電気的に接続する複数の第８の接続部を備える。複数の第８の接続部のそれぞれは、ビアホール７ｐ，７ｑ，７ｒおよび地導体８ｋ，８ｌから構成されており、フェライト基板５Ａを取り囲むように、フェライト基板５Ａの外形に沿って配置されている。これらの構成を有することで、信号導体から放射された電磁波の共振周波数を、非可逆回路１Ｅの使用周波数よりも高い周波数にシフトさせることができ、蓋部材１３の内部で発生した電磁波の共振に起因した誤動作を防ぐことができる。
実施の形態７．
　図３３は、この発明の実施の形態７に係る非可逆回路１Ｆの構成を示す側断面図である。実施の形態７による非可逆回路１Ｆにおける誘電体基板３Ａの１層目から４層目までの構造は、実施の形態２で示した図８から図１１までの構造と同様である。
　非可逆回路１Ｆは、図３３に示すように、永久磁石２、誘電体基板３Ａ、スペーサ４、フェライト基板５、フェライト基板５Ｂ、高透磁部材６、樹脂１６および導電性部材１７を備えている。
　フェライト基板５は、誘電体基板３の内部に設けられた第１のフェライト基板であり、上面が中心導体３ａの下面に密着されている。
　例えば、フェライト基板５は、誘電体基板３の誘電体３－１の開口部に収容され、接着剤を用いて上面が中心導体３ａの下面に密着した状態で取り付けられる。フェライト基板５は、中心導体３ａおよびスペーサ４を介して永久磁石２と対向する位置に配置される。
　なお、誘電体３－１の開口部の内周面とフェライト基板５との隙間には、誘電体を積層して誘電体基板３を形成する過程で、誘電体３－２が充填される。
　フェライト基板５Ｂは、フェライト基板５に対向して下面が中心導体３ａの上面に密着しており、誘電体基板３Ａの上面において、樹脂１６でモールドされた第２のフェライト基板である。例えば、フェライト基板５Ｂは、接着剤を用いて中心導体３ａの上面に密着した状態で取り付けられる。フェライト基板５Ｂには、スペーサ４、導電性部材１７、フェライト基板５および中心導体３ａを介して永久磁石２からバイアス磁界が印加される。
　絶縁性の樹脂１６は、誘電体基板３Ａの上面において、中心導体３ａおよびフェライト基板５Ｂを覆っている。導電性部材１７は、樹脂１６の表面を覆っている。
　例えば、導電性部材１７は、樹脂１６の表面に形成された導電性材料の膜であり、地導体３ｅに電気的に接続されている。中心導体３ａを含む信号導体は、接地電位の導電性部材１７によって外部への不要な電磁波の放射が抑制される。
　ビアホール７ａ－１～７ａ－３，７ｂ－１～７ｂ－３，７ｃ－１～７ｃ－３および導体８ａ－１～８ａ－３，８ｂ－１～８ｂ－３は、誘電体基板３の内部に設けられて、中心導体３ａと入出力端子３ｃ－１～３ｃ－３とを電気的に接続する第１の接続部である。
　ビアホール９は、誘電体基板３Ａの内部に設けられて、地導体３ｂと高透磁部材６とを電気的に接続する第２の接続部である。
　非可逆回路１Ｆは、実施の形態２の図１２と同様に、はんだを用いて、誘電体基板３Ａの下面に設けた導体と母基板の上面の導体とが電気的に接続される。
　このように、非可逆回路１Ｆは、誘電体基板３Ａの下面に設けた導体を介して母基板への表面実装が可能である。
　次に動作について説明する。
　フェライト基板５およびフェライト基板５Ｂには、スペーサ４と中心導体３ａと導電性部材１７を介して永久磁石２からバイアス磁界が印加されている。このため、入出力端子３ｃ－１～３ｃ－３に入力された信号は、バイアス磁界の影響を受けることになる。
　例えば、入出力端子３ｃ－１に入力された信号は、ほとんど減衰することなく伝送されて、入出力端子３ｃ－２から出力される。また、入出力端子３ｃ－３には、大きく減衰された信号が伝送されて出力される。
　入出力端子３ｃ－２に入力された信号は、ほとんど減衰することなく伝送されて、入出力端子３ｃ－３から出力される。また、入出力端子３ｃ－１には、大きく減衰された信号が伝送されて出力される。
　入出力端子３ｃ－３に入力された信号は、ほとんど減衰することなく伝送されて、入出力端子３ｃ－１から出力される。また、入出力端子３ｃ－２には、大きく減衰された信号が伝送されて出力される。
　このように、非可逆回路１Ｆは、伝送方向の信号がほとんど減衰せず、逆方向の信号が大きく減衰する特性を有している。
　図３４は、実施の形態７に係る非可逆回路１Ｆ’の構成を示す側断面図である。図３４に示すように、非可逆回路１Ｆ’において、導電性部材１７Ａは、誘電体基板３Ａの側方にも形成されている。これにより、導電性部材１７Ａは、誘電体基板３Ａの内層から側方に露出した地導体３ｅ，３ｆ，８ｃ，８ｄと電気的に接続される。このように構成することで、非可逆回路１Ｆ’からの不要な電磁波の放射を、導電性部材１７よりも抑制することができる。
　以上のように、実施の形態７に係る非可逆回路１Ｆは、誘電体基板３Ａの下面に設けた導体３ｂ，３ｃ－１～３ｃ－３を介して母基板への表面実装が可能である。
　また、フェライト基板５およびフェライト基板５Ｂの下側に設けられた高透磁部材６によってフェライト基板５およびフェライト基板５Ｂにバイアス磁界の一様な分布が与えられる。さらに、ビアホール７ａ－１～７ａ－３，７ｂ－１～７ｂ－３，７ｃ－１～７ｃ－３および導体８ａ－１～８ａ－３，８ｂ－１～８ｂ－３が、中心導体３ａと入出力端子３ｃ－１～３ｃ－３とを電気的に接続し、ビアホール９が、地導体３ｂと高透磁部材６とを電気的に接続している。これによって、非可逆回路１Ｆの電気的な性能劣化を抑えることができ、誘電体基板３Ａとフェライト基板５，５Ｂとの間の接続信頼性を高めることもできる。さらに、加工しにくいフェライト基板５，５Ｂにスルーホールなどを設ける必要がないので、非可逆回路１Ｆの製造に要する時間を短縮でき、製造コストも低減できる。
　さらに、地導体３ｆおよび導電性部材１７によって非可逆回路１Ｆから外部への不要な電磁波の放射を抑制できる。
　また、実施の形態７に係る非可逆回路１Ｆ’において、導電性部材１７Ａは、誘電体基板３Ａの内層から側方に露出した地導体３ｅ，３ｆ，８ｃ，８ｄと電気的に接続されている。導電性部材１７Ａは、誘電体基板３Ａの側方も覆っているので、非可逆回路１Ｆ’からの不要な電磁波の放射を、導電性部材１７よりも抑制することができる。
実施の形態８．
　図３５は、この発明の実施の形態８に係る非可逆回路１Ｇの構成を示す側断面図である。図３６は、実施の形態８における導電性部材１７Ｂを示す上面図である。
　実施の形態８による非可逆回路１Ｇにおける誘電体基板３Ｂの１層目から４層目までの構造は、実施の形態３で示した図１４から図１７までの構造と同様である。
　非可逆回路１Ｇは、図３５に示すように、永久磁石２、誘電体基板３Ｂ、スペーサ４、フェライト基板５、フェライト基板５Ｂ、高透磁部材６、樹脂１６および導電性部材１７Ｂを備えている。また、導電性部材１７Ｂには、ビアホール１８が設けられている。
　第２の地導体である地導体３ｈは、誘電体基板３Ｂの上面（１層目）において中心導体３ａの周囲に設けられている。
　第３の地導体である地導体３ｆは、誘電体基板３Ｂの下面（４層目）において地導体３ｂの周囲に設けられている。また、誘電体基板３Ｂの下面には、地導体３ｂを取り囲んで複数の地導体３ｆおよび複数の地導体３ｇが設けられている。
　導電性部材１７Ｂは、樹脂１６の表面を覆っている。
　例えば、導電性部材１７Ｂは、樹脂１６の表面に形成された導電性材料の膜であって、地導体３ｈに電気的に接続されている。中心導体３ａを含む信号導体は、接地電位の導電性部材１７Ｂによって外部への不要な電磁波の放射が抑制される。
　ビアホール７ｇ，７ｈ，７ｉおよび地導体８ｅ，８ｆは、誘電体基板３Ｂの内部に設けられて地導体３ｈと地導体３ｂ，３ｆ，３ｇとを電気的に接続する第９の接続部である。
　ビアホール１８は、導電性部材１７Ｂと第９の接続部の地導体３ｈとを電気的に接続する第１０の接続部である。ビアホール１８は、図３６に示すように、導電性部材１７Ｂにおいて、フェライト基板５Ｂの外形に沿って設けられている。
　このように構成することで、導電性部材１７Ｂによって覆われた信号導体から放射された電磁波の共振周波数を、非可逆回路１Ｇの使用周波数よりも高い周波数にシフトさせることができる。これにより、導電性部材１７Ｂによって覆われた部分で発生した電磁波の共振に起因した誤動作を防ぐことができる。
　非可逆回路１Ｇは、はんだを用いて誘電体基板３Ｂの下面に設けた導体と母基板の上面の導体とが電気的に接続される。
　このように、非可逆回路１Ｇは、誘電体基板３Ｂの下面に設けた導体を介して母基板への表面実装が可能である。
　次に動作について説明する。
　フェライト基板５およびフェライト基板５Ｂには、スペーサ４と中心導体３ａと導電性部材１７を介して永久磁石２からバイアス磁界が印加されている。このため、入出力端子３ｃ－１～３ｃ－３に入力された信号は、バイアス磁界の影響を受けることになる。
　例えば、入出力端子３ｃ－１に入力された信号は、ほとんど減衰することなく伝送されて、入出力端子３ｃ－２から出力される。また、入出力端子３ｃ－３には、大きく減衰された信号が伝送されて出力される。
　入出力端子３ｃ－２に入力された信号は、ほとんど減衰することなく伝送されて、入出力端子３ｃ－３から出力される。また、入出力端子３ｃ－１には、大きく減衰された信号が伝送されて出力される。
　入出力端子３ｃ－３に入力された信号は、ほとんど減衰することなく伝送されて、入出力端子３ｃ－１から出力される。また、入出力端子３ｃ－２には、大きく減衰された信号が伝送されて出力される。
　このように、非可逆回路１Ｇは、伝送方向の信号がほとんど減衰せず、逆方向の信号が大きく減衰する特性を有している。
　以上のように、実施の形態８に係る非可逆回路１Ｇは、複数の第９の接続部および複数の第１０の接続部を備えている。第９の接続部は、地導体３ｂと地導体３ｈとを電気的に接続する。第１０の接続部は、導電性部材１７Ｂと第９の接続部とを電気的に接続する。複数の第９の接続部のそれぞれは、ビアホール７ｇ，７ｈ，７ｉおよび地導体８ｅ，８ｆから構成されており、フェライト基板５を取り囲むように、フェライト基板５の外形に沿って配置されている。複数の第１０の接続部のそれぞれは、ビアホール１８であり、フェライト基板５Ｂを取り囲むように、フェライト基板５Ｂの外形に沿って配置されている。
　これらの構成を有することで、信号導体から放射された電磁波の共振周波数を、非可逆回路１Ｇの使用周波数よりも高い周波数にシフトさせることができ、導電性部材１７Ｂによって覆われた部分で発生した電磁波の共振に起因した誤動作を防ぐことができる。
実施の形態９．
　図３７は、この発明の実施の形態９に係る非可逆回路における誘電体基板３の１層目を示す上面図である。実施の形態９に係る非可逆回路では、誘電体基板３に設けられた中心導体３ａの端子３ａ－１～３ａ－３のうち、端子３ａ－３に損失性部材１９が接続され、損失性部材１９よりも先の部分が短絡されている。損失性部材１９は、電磁波を吸収する損失性材料で構成された部材であり、例えば、チップ抵抗である。なお、損失性部材１９は、誘電体基板３の内層に設けた抵抗膜であってもよい。
　また、図３７では、端子３ａ－３における損失性部材１９よりも先の部分を短絡させた構成を示したが、非可逆回路の使用周波数によっては、損失性部材１９よりも先の部分を開放してもよい。
　次に動作について説明する。
　フェライト基板５には、スペーサ４と中心導体３ａを介して永久磁石２からバイアス磁界が印加されている。このため、入出力端子３ｃ－１～３ｃ－３に入力された信号は、バイアス磁界の影響を受けることになる。
　例えば、入出力端子３ｃ－１に入力された信号は、ほとんど減衰することなく伝送されて、入出力端子３ｃ－２から出力される。また、損失性部材１９には、大きく減衰された信号が伝送されて、損失性部材１９によって抵抗終端される。
　入出力端子３ｃ－２に入力された信号は、ほとんど減衰することなく伝送されて、損失性部材１９に出力される。このとき、出力は、損失性部材１９によって抵抗終端される。入出力端子３ｃ－１には、大きく減衰された信号が伝送されて出力される。
　このように、実施の形態９に係る非可逆回路は、伝送方向の信号がほとんど減衰せず、逆方向の信号が大きく減衰する特性を有しており、信号が伝送される端子の一つが終端されている。これにより、非可逆回路は、アイソレータとして動作することができる。
　誘電体基板３の１層目に設けられた中心導体３ａにおいて、端子３ａ－１～３ａ－３のうちの一つを終端したが、実施の形態９は、これに限定されるものではない。
　例えば、誘電体基板３Ａ，３Ｂに設けられた中心導体３ａが有する複数の端子の一つを終端してもよく、誘電体基板３Ｃに設けられた信号導体３ｉ－１～３ｉ－３の一つを終端してもよい。
　以上のように、実施の形態９に係る非可逆回路において、中心導体３ａの端子３ａ－１～３ａ－３のうちの一つが終端されるか、あるいは、信号導体３ｉ－１～３ｉ－３のうちの一つが終端されている。このように構成することで、電気的な性能の劣化が抑制され、かつ表面実装が可能なアイソレータを提供することができる。
　なお、本発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。
　この発明に係る非可逆回路は、例えば、通信機器のサーキュレータおよびアイソレータとして利用することができる。
　１，１Ａ～１Ｆ，１Ｆ’，１Ｇ　非可逆回路、２　永久磁石、３，３Ａ～３Ｅ　誘電体基板、３－１，３－２、１０－１，１０Ａ－１　誘電体、３ａ，１４　中心導体、３ａ’　本体部、３ａ－１～３ａ－３　端子、３ｂ，３ｄ～３ｈ，３ｊ，３ｋ，８ｃ～８ｆ，８ｉ～８ｌ，１０ｂ～１０ｄ　地導体、３ｃ－１～３ｃ－３　入出力端子、４，４Ａ　スペーサ、５，５Ａ，５Ｂ　フェライト基板、６，６Ａ　高透磁部材、７ａ－１～７ａ－３，７ｂ－１～７ｂ－３，７ｃ－１～７ｃ－３，７ｄ～７ｉ，７ｊ－１～７ｊ－３，７ｋ－１～７ｋ－３，７ｌ－１～７ｌ－３，７ｍ～７ｒ，９，１１，１４ａ－１，１４ａ－２，１５－１～１５－３，１８　ビアホール、８ａ－１～８ａ－３，８ｂ－１～８ｂ－３，８ｇ－１～８ｇ－３，８ｈ－１～８ｈ－３　導体、１０，１０Ａ　母基板、３ｉ－１～３ｉ－３，１０ａ－１，１０ａ－２，１０ｅ－１，１０ｅ－２　信号導体、１２　はんだ、１３　蓋部材、１６　樹脂、１７，１７Ａ，１７Ｂ　導電性部材、１９　損失性部材。

Claims (12)

  1. 　永久磁石と、
    　多層の誘電体基板と、
    　前記誘電体基板の上面に設けられた中心導体と、
    　前記中心導体の上面に設けられて前記永久磁石を保持するスペーサ部材と、
    　前記誘電体基板の下面に設けられた第１の地導体と、
    　前記誘電体基板の下面において前記第１の地導体の周囲に設けられた複数の入出力端子と、
    　前記誘電体基板の内部に設けられて上面が前記中心導体の下面に密着されたフェライト基板と、
    　前記誘電体基板の内部に設けられて上面が前記フェライト基板の下面に密着された高透磁部材と、
    　前記誘電体基板の内部に設けられて前記中心導体と前記複数の入出力端子のそれぞれとを電気的に接続する第１の接続部と、
    　前記誘電体基板の内部に設けられて前記第１の地導体と前記高透磁部材とを電気的に接続する第２の接続部と
    　を備えたことを特徴とする非可逆回路。
  2. 　前記誘電体基板の上面において前記中心導体の周囲に設けられた第２の地導体と、
    　前記誘電体基板の下面において前記第１の地導体の周囲に設けられた複数の第３の地導体と、
    　前記誘電体基板の内部に設けられて前記第２の地導体と前記複数の第３の地導体のそれぞれとを電気的に接続する第３の接続部と、
    　前記誘電体基板の上面における前記永久磁石および前記スペーサ部材を覆い、前記第２の地導体に電気的に接続された、導電性の蓋部材と
    　を備えたことを特徴とする請求項１記載の非可逆回路。
  3. 　前記誘電体基板の内部に設けられて前記第１の地導体と前記第２の地導体とを電気的に接続する複数の第４の接続部を備え、
    　前記複数の第４の接続部は、前記フェライト基板を取り囲むように前記フェライト基板の外形に沿って配置されていることを特徴とする請求項２記載の非可逆回路。
  4. 　前記中心導体は、前記複数の入出力端子のそれぞれに対応した複数の端子を有し、
    　前記複数の端子のうちの一つは終端されていることを特徴とする請求項１記載の非可逆回路。
  5. 　永久磁石と、
    　多層の誘電体基板と、
    　前記誘電体基板の上面に設けられた複数の信号導体と、
    　前記複数の信号導体の上面に設けられて前記永久磁石を保持するスペーサ部材と、
    　前記誘電体基板の下面に設けられた第１の地導体と、
    　前記誘電体基板の下面において前記第１の地導体の周囲に設けられた複数の入出力端子と、
    　前記誘電体基板の内部に設けられたフェライト基板と、
    　前記フェライト基板の上面に設けられた中心導体と、
    　前記誘電体基板の内部に設けられて上面が前記フェライト基板の下面に密着された高透磁部材と、
    　前記誘電体基板の内部に設けられて前記中心導体と前記複数の信号導体のそれぞれとを電気的に接続する第５の接続部と、
    　前記誘電体基板の内部に設けられて前記複数の入出力端子のそれぞれと前記複数の信号導体のそれぞれとを電気的に接続する第６の接続部と
    　を備えたことを特徴とする非可逆回路。
  6. 　前記誘電体基板の下面において前記第１の地導体の周囲に設けられた第３の地導体と、
    　前記誘電体基板の上面に設けられて前記複数の信号導体を一体として囲む第４の地導体と、
    　前記誘電体基板の内部に設けられて前記第３の地導体と前記第４の地導体とを電気的に接続する第７の接続部と、
    　前記誘電体基板の上面における前記永久磁石および前記スペーサ部材を覆い、前記第４の地導体に電気的に接続された、導電性の蓋部材と
    　を備えたことを特徴とする請求項５記載の非可逆回路。
  7. 　前記誘電体基板の内部に設けられて前記第１の地導体と前記第４の地導体とを電気的に接続する複数の第８の接続部を備え、
    　前記複数の第８の接続部は、前記フェライト基板を取り囲むように前記フェライト基板の外形に沿って配置されていることを特徴とする請求項６記載の非可逆回路。
  8. 　前記複数の信号導体のうちの一つは、終端されていることを特徴とする請求項５記載の非可逆回路。
  9. 　永久磁石と、
    　多層の誘電体基板と、
    　前記誘電体基板の上面に設けられた中心導体と、
    　前記誘電体基板の内部に設けられて上面が前記中心導体の下面に密着された第１のフェライト基板と、
    　前記第１のフェライト基板に対向して下面が前記中心導体の上面に密着し、前記誘電体基板の上面において樹脂でモールドされた第２のフェライト基板と、
    　前記樹脂を覆う導電性部材と、
    　前記樹脂および前記導電性部材から露出した前記第２のフェライト基板の上面に設けられて前記永久磁石を保持するスペーサ部材と、
    　前記誘電体基板の下面に設けられた第１の地導体と、
    　前記誘電体基板の下面において前記第１の地導体の周囲に設けられた複数の入出力端子と、
    　前記誘電体基板の内部に設けられて上面が前記第１のフェライト基板の下面に密着された高透磁部材と、
    　前記誘電体基板の内部に設けられて前記中心導体と前記複数の入出力端子のそれぞれとを電気的に接続する第１の接続部と、
    　前記誘電体基板の内部に設けられて前記第１の地導体と前記高透磁部材とを電気的に接続する第２の接続部と
    　を備えたことを特徴とする非可逆回路。
  10. 　前記導電性部材は、前記誘電体基板の内層から側方に露出した地導体と電気的に接続されていることを特徴とする請求項９記載の非可逆回路。
  11. 　前記誘電体基板の上面において前記中心導体の周囲に設けられた第２の地導体と、
    　前記第１のフェライト基板の外形に沿って設けられて前記第１の地導体と前記第２の地導体とを電気的に接続する第９の接続部と、
    　前記第２のフェライト基板の外形に沿って設けられて前記導電性部材と前記第９の接続部とを電気的に接続する第１０の接続部と
    　を備えたことを特徴とする請求項９記載の非可逆回路。
  12. 　前記中心導体は、前記複数の入出力端子のそれぞれに対応した複数の端子を有し、
    　前記複数の端子のうちの一つは終端されていることを特徴とする請求項９記載の非可逆回路。
PCT/JP2017/020461 2017-06-01 2017-06-01 非可逆回路 WO2018220790A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
PCT/JP2017/020461 WO2018220790A1 (ja) 2017-06-01 2017-06-01 非可逆回路
JP2017554419A JP6275359B1 (ja) 2017-06-01 2017-06-01 非可逆回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2017/020461 WO2018220790A1 (ja) 2017-06-01 2017-06-01 非可逆回路

Publications (1)

Publication Number Publication Date
WO2018220790A1 true WO2018220790A1 (ja) 2018-12-06

Family

ID=61158396

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/020461 WO2018220790A1 (ja) 2017-06-01 2017-06-01 非可逆回路

Country Status (2)

Country Link
JP (1) JP6275359B1 (ja)
WO (1) WO2018220790A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3129038A1 (fr) * 2021-11-10 2023-05-12 Thales Procédé de fabrication amélioré d'un circulateur à ferrite intégré dans une carte multicouche et carte multicouche associée

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000201007A (ja) * 1999-01-08 2000-07-18 Nec Corp 複合基板型の非可逆回路素子及びその製造方法
JP2002033606A (ja) * 2000-07-14 2002-01-31 Alps Electric Co Ltd サーキュレータを備えた電子回路ユニット
JP2006049969A (ja) * 2004-07-30 2006-02-16 Alps Electric Co Ltd 非可逆回路素子を備えた高周波回路モジュール
JP2007259264A (ja) * 2006-03-24 2007-10-04 Tdk Corp 非可逆回路素子及び通信機器
US20100026409A1 (en) * 2008-07-30 2010-02-04 Raytheon Company Low profile and compact surface mount circulator on ball grid array
WO2016151847A1 (ja) * 2015-03-26 2016-09-29 三菱電機株式会社 非可逆回路
WO2017082178A1 (ja) * 2015-11-12 2017-05-18 三菱電機株式会社 非可逆回路素子、非可逆回路装置およびこれらの製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000201007A (ja) * 1999-01-08 2000-07-18 Nec Corp 複合基板型の非可逆回路素子及びその製造方法
JP2002033606A (ja) * 2000-07-14 2002-01-31 Alps Electric Co Ltd サーキュレータを備えた電子回路ユニット
JP2006049969A (ja) * 2004-07-30 2006-02-16 Alps Electric Co Ltd 非可逆回路素子を備えた高周波回路モジュール
JP2007259264A (ja) * 2006-03-24 2007-10-04 Tdk Corp 非可逆回路素子及び通信機器
US20100026409A1 (en) * 2008-07-30 2010-02-04 Raytheon Company Low profile and compact surface mount circulator on ball grid array
WO2016151847A1 (ja) * 2015-03-26 2016-09-29 三菱電機株式会社 非可逆回路
WO2017082178A1 (ja) * 2015-11-12 2017-05-18 三菱電機株式会社 非可逆回路素子、非可逆回路装置およびこれらの製造方法

Also Published As

Publication number Publication date
JP6275359B1 (ja) 2018-02-07
JPWO2018220790A1 (ja) 2019-06-27

Similar Documents

Publication Publication Date Title
JP5176989B2 (ja) コモンモードフィルタ及びその実装構造
WO2007049789A1 (ja) 非可逆回路素子
US7522012B2 (en) Nonreciprocal circuit device and manufacturing method of the same
WO2013088618A1 (ja) 非可逆回路素子、その非可逆回路素子を含む回路を備えた通信装置及び非可逆回路素子の製造方法
US8525612B2 (en) Circuit module
JP6000466B2 (ja) 非可逆回路
US7808339B2 (en) Non-reciprocal circuit element
JP6275359B1 (ja) 非可逆回路
JP5440748B1 (ja) 高周波モジュール
JP5478124B2 (ja) 非可逆回路内蔵多層基板
US8472201B2 (en) Circuit module
WO2007046393A1 (ja) 2ポートアイソレータ
JP2011055222A (ja) 非可逆回路素子
WO2011118072A1 (ja) 回路基板
JP5083113B2 (ja) 非可逆回路素子
JP4182926B2 (ja) 非可逆回路素子及び通信装置
JP5233664B2 (ja) 非可逆回路素子の構成部品
KR20190101022A (ko) 비가역회로소자
JP2006174161A (ja) 非可逆回路素子
JP2005057696A (ja) 高周波装置および無線装置
JP2003304043A (ja) 回路基板およびそれを用いた電子回路装置
JP5799830B2 (ja) 非可逆回路素子
JP2012235418A (ja) 非可逆回路素子
JP2013070287A (ja) 送信モジュール
JPWO2020208780A1 (ja) 非可逆回路

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2017554419

Country of ref document: JP

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17911938

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17911938

Country of ref document: EP

Kind code of ref document: A1