JP2004146886A - 非可逆回路素子 - Google Patents

非可逆回路素子 Download PDF

Info

Publication number
JP2004146886A
JP2004146886A JP2002306429A JP2002306429A JP2004146886A JP 2004146886 A JP2004146886 A JP 2004146886A JP 2002306429 A JP2002306429 A JP 2002306429A JP 2002306429 A JP2002306429 A JP 2002306429A JP 2004146886 A JP2004146886 A JP 2004146886A
Authority
JP
Japan
Prior art keywords
ferrite member
extension
circuit device
extending
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002306429A
Other languages
English (en)
Other versions
JP3663399B2 (ja
Inventor
Yuichi Shimizu
清水 祐一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Priority to JP2002306429A priority Critical patent/JP3663399B2/ja
Priority to US10/689,451 priority patent/US6943641B2/en
Priority to CNB2003101014696A priority patent/CN1253962C/zh
Publication of JP2004146886A publication Critical patent/JP2004146886A/ja
Application granted granted Critical
Publication of JP3663399B2 publication Critical patent/JP3663399B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00Auxiliary devices
    • H01P1/32Non-reciprocal transmission devices
    • H01P1/38Circulators
    • H01P1/383Junction circulators, e.g. Y-circulators
    • H01P1/387Strip line circulators

Landscapes

  • Non-Reversible Transmitting Devices (AREA)

Abstract

【課題】小型で、生産性が良く、安価な非可逆回路素子を提供する。
【解決手段】本発明の非可逆回路素子において、薄膜、或いは厚膜で形成された第1,第2,第3の中心導体5,6,7のそれぞれは、一端から延びてフェライト部材4の側面4b上に形成された第1延長部8と、他端から延びてフェライト部材4の側面4b上に形成された第2延長部9とを有し、互いに隣り合う第1,第2延長部8,9は、薄膜、或いは厚膜で形成された第2の誘電体を介して互いに対向させて、互いに隣り合う第1,第2延長部8,9間でコンデンサを形成したため、従来のチップ型コンデンサを使用することがなく、コンデンサを薄く形成できて、小型で安価なものが得られる。
【選択図】    図3

Description

【0001】
【発明の属する技術分野】
本発明は送受信システム等に適用されるサーキュレータ、アイソレータ等の非可逆回路素子に関する。
【0002】
【従来の技術】
従来の非可逆回路素子の図面を説明すると、図13は従来の非可逆回路素子の分解斜視図、図14は従来の非可逆回路素子に係るフェライト部材の斜視図である。
【0003】
次に、従来の非可逆回路素子の構成を図13,図14に基づいて説明すると、合成樹脂の成型品からなる基台51は、中央部に設けられた凹部51aと、上面に設けられた複数個の切り欠き部51bとを有する。
3個のチップ型コンデンサC1,C2,C3と、1個のチップ型の抵抗Rは、切り欠き部51b内に収納されて取り付けられる。
【0004】
円板状のフェライト部材52の上面には、薄膜で形成された第1,第2,第3の中心導体53,54,55が形成されている。
そして、これ等の第1,第2,第3の中心導体53,54,55は、ここでは図示しないが、絶縁材の薄膜で形成された誘電体を介して積層されると共に、120度の間隔で一部が互いに交叉した状態で形成されている。
【0005】
また、このフェライト部材52は、凹部51a内に収納されると共に、第1の中心導体53の一端部は、コンデンサC1にワイヤーボンディングされ、また、第2の中心導体54の一端部は、コンデンサC2にワイヤーボンディングされ、更に、第3の中心導体55の一端部は、コンデンサC3と抵抗Rにワイヤーボンディングされている。
【0006】
円板状の2個の磁石56がフェライト部材52の上下に配置されると共に、この上部の磁石56上には、第1ヨーク57が配置され、また、下部の磁石56のの下面には、第2のヨーク58が配置されると共に、第1,第2のヨーク57,58を結合して、第1,第2のヨーク57,58とで磁気閉回路が形成された構成となっている。
【0007】
【発明が解決しようとする課題】
従来の非可逆回路素子は、フェライト部材52の上面のみに、薄膜形成された第1,第2,第3の中心導体53,54,55が設けられるため、その配線にワイヤーを使用する必要が生じて、生産性が悪く、コスト高になるという問題がある。
また、チップ型のコンデンサC1,C2,C3やチップ型の抵抗Rを必要とし、その組込作業が面倒であるばかりか、大型になるという問題がある。
【0008】
そこで、本発明は小型で、生産性が良く、安価な非可逆回路素子を提供することを目的とする。
【0009】
【課題を解決するための手段】
上記課題を解決するための第1の解決手段として、平板状のフェライト部材と、このフェライト部材の上面に位置し、第1の誘電体を挟んで上下方向の異なる面に設けられて、上下方向に一部が交叉する第1,第2,第3の中心導体とを備え、前記第1,第2,第3の中心導体、及び第1の誘電体は、積層された薄膜、或いは厚膜で形成されると共に、前記第1,第2,第3の中心導体のそれぞれは、一端から延びて前記フェライト部材の側面上に形成された第1延長部と、他端から延びて前記フェライト部材の側面上に形成された第2延長部とを有し、互いに隣り合う前記第1,第2延長部は、薄膜、或いは厚膜で形成された第2の誘電体を介して互いに対向させて、互いに隣り合う前記第1,第2延長部間でコンデンサを形成した構成とした。
【0010】
また、第2の解決手段として、前記第1,第2延長部は、前記中心導体の端部から下方向に延びる縦延部と、この縦延部に対して直角方向に延びる横延部とを有し、互いに隣り合う前記第1,第2延長部の前記横延部同士が前記第2の誘電体を介して対向して前記コンデンサを形成した構成とした。
【0011】
また、第3の解決手段として、前記第1,第3の中心導体との間で第1の前記コンデンサが、また、前記第1,第2の中心導体との間で第2の前記コンデンサが、更に、前記第2,第3の中心導体との間で第3の前記コンデンサが形成された構成とした。
【0012】
また、第4の解決手段として、前記フェライト部材の側面上には、薄膜、或いは厚膜で形成された抵抗体が設けられ、前記抵抗体は、前記第1の中心導体の前記第2延長部と前記第3の中心導体の前記第1延長部との間に接続された構成とした。
【0013】
また、第5の解決手段として、前記第1,第2延長部のそれぞれは、端部から延びて前記フェライト部材の下面に形成された第1,第2の端子部を有する構成とした。
また、第6の解決手段として、前記第2の端子部のそれぞれは、前記フェライト部材の下面に設けられた接続導体によって接続された構成とした。
【0014】
また、第7の解決手段として、互いに結合されて磁気閉回路を形成する第1,第2のヨークと、前記フェライト部材上に配置された磁石と、第1,第2の導電パターン、及び孔が設けられた回路基板とを備え、前記フェライト部材の下面が前記回路基板上に載置されて、前記第1の端子部のそれぞれが第1の導電パターンに接続されると共に、前記第2の端子部が前記第2の導電パターンに接続され、前記第1のヨークが前記フェライト部材上に配置されると共に、前記第2のヨークが前記回路基板の下面に配置されて、前記孔には、前記第1,第2のヨークの何れか一方、或いは双方を挿入して、前記第1,第2のヨークを結合した構成とした。
【0015】
また、第8の解決手段として、互いに結合されて磁気閉回路を形成する第1,第2のヨークと、前記フェライト部材上に配置された磁石と、第1,第2の引出端子を設けた絶縁基板とを備え、前記フェライト部材の下面が前記絶縁基板上に載置されて、前記第1の端子部のそれぞれが第1の引出端子に接続されると共に、前記第2の端子部が前記第2の引出端子に接続され、前記第1のヨークが前記フェライト部材上に配置されると共に、前記第2のヨークが前記絶縁基板の下面に配置されて、前記第1,第2のヨークを結合した構成とした。
【0016】
また、第9の解決手段として、平板状のフェライト部材と、このフェライト部材の上面に位置し、第1の誘電体を挟んで上下方向の異なる面に設けられて、上下方向に一部が交叉する第1,第2,第3の中心導体とを備え、前記第1,第2,第3の中心導体、及び第1の誘電体は、積層された薄膜、或いは厚膜で形成されると共に、前記第1,第2,第3の中心導体のそれぞれは、一端から延びて前記フェライト部材の側面上に形成された第1延長部と、他端から延びて前記フェライト部材の側面上に形成された第2延長部と、前記第1延長部のそれぞれの端部から延びて前記フェライト部材の下面に形成された第1の端子部と、前記第2延長部のそれぞれの端部から延びて前記フェライト部材の下面に形成された構成とした。
【0017】
また、第10の解決手段として、前記第2の端子部のそれぞれは、前記フェライト部材の下面に設けられた接続導体によって接続された構成とした。
【0018】
【発明の実施の形態】
本発明の非可逆回路素子の図面を説明すると、図1は本発明の非可逆回路素子の第1実施例に係り、サーキュレータに適用した正面図、図2は本発明の非可逆回路素子の第1実施例に係り、サーキュレータに適用した回路基板の平面図、図3は本発明の非可逆回路素子の第1実施例に係り、サーキュレータに適用したフェライト部材の斜視図、図4は本発明の非可逆回路素子の第1実施例に係り、サーキュレータに適用したフェライト部材を裏から見た斜視図、図5は本発明の非可逆回路素子の第1実施例に係り、サーキュレータに適用した立体配線図、図6は本発明の非可逆回路素子の第1実施例に係り、サーキュレータに適用した回路図である。
【0019】
また、図7は本発明の非可逆回路素子の第2実施例に係り、アイソレータに適用した正面図、図8は本発明の非可逆回路素子の第2実施例に係り、アイソレータに適用した絶縁基板の平面図、図9は本発明の非可逆回路素子の第2実施例に係り、アイソレータに適用したフェライト部材の斜視図、図10は本発明の非可逆回路素子の第2実施例に係り、アイソレータに適用したフェライト部材を裏から見た斜視図、図11は本発明の非可逆回路素子の第2実施例に係り、アイソレータに適用した立体配線図、図12は本発明の非可逆回路素子の第2実施例に係り、アイソレータに適用した回路図である。
【0020】
次に、本発明の非可逆回路素子の第1実施例としてサーキュレータに適用した場合の構成を図1〜図6に基づいて説明すると、プリント基板からなる回路基板1は、特に図2に示すように、円弧状の複数個の孔1aを有すると共に、回路基板1の上面には、等間隔にランド部2aが配置された複数個の第1の導電パターン2と、中心部にランド部3aを有する第2の導電パターン3が設けられている。
【0021】
そして、第1,第2の導電パター2,3は、回路基板1に形成された送受信回路に接続されると共に、第2のパターン3は、接地用として使用されるようになっている。
また、ランド部2a、3aは、孔1a内に位置した状態で配置されている。
【0022】
YIG(Yttrium iron garnet)等からなる平板状(円板状)のフェライト部材4には、上面4a、側面4b、及び下面4cに跨って、薄膜、或いは厚膜で形成された第1,第2,第3の中心導体5、6,7が形成されている。
【0023】
そして、フェライト部材4の上面4aに設けられた第1,第2,第3の中心導体5、6,7は、ここでは図示しないが、絶縁材からなる薄膜、或いは厚膜で形成された第1の誘電体を介して積層されると共に、第1,第2,第3の中心導体5,6,7は、互いに120度の間隔を置いて配設されると共に、上下方向において一部が交叉した状態となっている。
【0024】
また、第1,第2,第3の中心導体5,6,7の形成は、薄膜の場合、クローム(Cr)や銅(Cu)等を蒸着することにより形成され、また、厚膜の場合、銀(Ag)ペーストや銅(Cu)ペーストを印刷することによって形成される。更に、第1,第2,第3の中心導体5,6,7間を絶縁する第1の誘電体(図示せず)の形成は、薄膜の場合、酸化シリコン等を蒸着することにより形成され、また、厚膜の場合、チタン酸パラジュウム等を印刷することによって形成される。
【0025】
また、第1,第2,第3の中心導体5,6,7のそれぞれは、一端から延びてフェライト部材4の側面4上に形成された第1延長部8と、他端から延びてフェライト部材4の側面4上に形成された第2延長部9とを有する。
そして、第1延長部8は、上面から下方に向かって延びる縦延部8aと、この縦延部8aに対して直角方向に延びる横延部8bとを有し、また、第2延長部9は、上面から下方に向かって延びる縦延部9aと、この縦延部9aに対して直角方向に延びる横延部9bとを有する。
【0026】
更に、第1,第2,第3の中心導体5,6,7の第1、第2延長部8のそれぞれは、端部から延びてフェライト部材4の下面4cに形成された第1,第2の端子部10,11を有すると共に、第2の端子部11のそれぞれは、フェライト部材4の下面4cに設けられた接続導体12によって、互いに接続された状態となっている。
【0027】
また、第1の中心導体5の第1延長部8の横延部8bと、第3の中心導体7の第2延長部9の横延部9bは、薄膜、或いは厚膜で形成された絶縁材からなる第2の誘電体(図示せず)を介して互いに対向させて、互いに隣り合う第1,第2延長部8,9間で第1のコンデンサC1が形成されている。
【0028】
更に、第1の中心導体5の第2延長部9の横延部9bと、第2の中心導体6の第1延長部8の横延部8bは、薄膜、或いは厚膜で形成された絶縁材からなる第2の誘電体(図示せず)を介して互いに対向させて、互いに隣り合う第1,第2延長部8,9間で第2のコンデンサC2が形成されている。
【0029】
更に又、第2の中心導体6の第2延長部9の横延部9bと、第3の中心導体7の第1延長部8の横延部8bは、薄膜、或いは厚膜で形成された絶縁材からなる第2の誘電体(図示せず)を介して互いに対向させて、互いに隣り合う第1,第2延長部8,9間で第3のコンデンサC3が形成されている。
【0030】
その結果、第1,第2,第3のコンデンサC1,C2,C3は、図5に示すような配線となっている。
また、第1,第2延長部8,9間を絶縁する第2の誘電体の形成は、第1の誘電体と同様に、薄膜の場合、酸化シリコン等を蒸着することにより形成され、また、厚膜の場合、チタン酸パラジュウム等を印刷することによって形成される。なお、上部に位置する横延部を削ることによって、コンデンサの容量を調整することができる。
【0031】
このような構成を有するフェライト部材4の下面4cは、回路基板1上に載置されて、第1の端子部10のそれぞれは、第1の導電パターン2のランド部2aに半田付けされて接続され、また、第2の端子部11に導通された接続導体12は、第2の導電パターン3のランド部3aに半田付けされて接続され、第2の端子部11が接地された状態となる。
【0032】
磁性板(鉄板等)からなる第1のヨーク13は、コ字状をなし、上板13aと、この上板13aの対向する辺から下方に折り曲げられた側板13bとを有し、この上板13aの内側には、板状の磁石14が配置されている。
そして、この磁石14は、フェライト部材4の上方に配置されると共に、側板13bの下端部が孔1a内に挿入される。
【0033】
コ字状の磁性板(鉄板等)からなる第2のヨーク15は、四角状の底板15aと、この底板15aの対向する辺から上方に折り曲げられた一対の側板15bとを有する。
そして、第2のヨーク15は、回路基板1の下面側に配置された状態で、側板15bの上端部が孔1aに挿入されて、第1,第2のヨーク13,15が互いに結合された状態となる。
その結果、第1,第2のヨーク13,15は、磁気閉回路が形成される。
【0034】
図4,図6に示すように、第1,第2,第3の中心導体5,6,7の第1の端子部10は、第1,第2,第3のコンデンサC1,C2,C3を介して接地されると共に、第2の端子部11は、それぞれ接地された状態となっている。
【0035】
なお、この第1実施例では、コンデンサを設けたもので説明したが、コンデンサを設けなくても良い。
また、第1,第2のヨーク13,15は、孔1aに挿入したもので説明したが、第1,第2のヨーク13,15の何れか一方を孔1aに挿入したものでも良い。
【0036】
図7〜図12は、本発明の非可逆回路素子の第2実施例としてアイソレータに適用した場合を示し、この第2実施例について説明すると、先ず、第1点として、特に図9,図10に示すように、第1実施例に対して抵抗体16を追加したものである。
【0037】
そして、この抵抗体16は、薄膜、或いは厚膜によって、フェライト部材4の側面4bに形成されたもので、抵抗体16の形成は、薄膜の場合、タンタル酸化シリコン等を蒸着することによって形成され、また、厚膜の場合、カーボンと有機バインダの混合液等からなる抵抗材料を印刷することによって形成される。
また、抵抗体16は、第1の中心導体5の第2延長部9と第3の中心導体7の第1延長部8とに接続された状態となっている。
【0038】
第2点目として、第1実施例の回路基板1に代えて絶縁基板17を使用したもので、この絶縁基板17は、特に図8に示すように、120度の間隔で配置された第1の引出端子18と、第1の引出端子18の間に配置された第2の引出端子19とを有する。
【0039】
そして、第1の引出端子18は、導電パターンで形成されたランド部18aと、このランド部18aに導通した状態で絶縁基板17に取り付けられた端子板18bとで構成され、また、第2の引出端子19は、導電パターンで形成されたランド部19aと、このランド部19aに導通した状態で絶縁基板17に取り付けられた端子板19bとで構成されている。
【0040】
この絶縁基板17には、フェライト部材4の下面4cが載置され、第1の引出端子18のランド部8aには、第1の端子部10のそれぞれが半田付けされて接続され、また、第2の引出端子19のランド部19aには、第2の端子部11に導通された接続導体12が半田付けされて接続されて、第2の端子部11が接地された状態となる。
【0041】
なお、第1,第2の引出端子18,19は、金属板からなる端子部材が絶縁基板17に埋設されて、端子部材でランド部18a、19aと端子板18b、19bを兼ねるようにしても良い。
【0042】
また、その他の構成は、第1実施例と同様であるので、同一部品に同一番号を付し、ここではその説明を省略する。
【0043】
そして、このような構成を有する第2実施例のアイソレータは、図11,図12に示すように、第1,第2の中心導体5,6の第1の端子部10は、第1,第2のコンデンサC1,C2を介して接地されると共に、第1,第2の中心導体5,6の第2の端子部11は、それぞれ接地された状態となっており、また、第3の中心導体7の第1の端子部10は、第3のコンデンサC3と抵抗体Rを介して接地されると共に、第3の中心導体7の第2の端子部11は、接地された状態となっている。
【0044】
なお、この第2実施例では、コンデンサと抵抗体を設けたもので説明したが、コンデンサと抵抗体を設けなくても良い。
また、第1実施例における回路基板1は、第2実施例の絶縁基板17に代えても良く、第2実施例における絶縁基板17は、第1実施例の回路基板1に代えても良い。
【0045】
【発明の効果】
本発明の非可逆回路素子は、平板状のフェライト部材と、このフェライト部材の上面に位置し、第1の誘電体を挟んで上下方向の異なる面に設けられて、上下方向に一部が交叉する第1,第2,第3の中心導体とを備え、第1,第2,第3の中心導体、及び第1の誘電体は、積層された薄膜、或いは厚膜で形成されると共に、第1,第2,第3の中心導体のそれぞれは、一端から延びてフェライト部材の側面上に形成された第1延長部と、他端から延びてフェライト部材の側面上に形成された第2延長部とを有し、互いに隣り合う第1,第2延長部は、薄膜、或いは厚膜で形成された第2の誘電体を介して互いに対向させて、互いに隣り合う第1,第2延長部間でコンデンサを形成した構成とした。
このような構成によって、従来のチップ型コンデンサを使用することがなく、コンデンサを薄く形成できて、小型で安価なものが得られる。
また、コンデンサは、中心導体間に形成されものであるため、ワイヤボンディング等の配線作業が不要となって、組立性の良好なものが得られる。
【0046】
また、第1,第2延長部は、中心導体の端部から下方向に延びる縦延部と、この縦延部に対して直角方向に延びる横延部とを有し、互いに隣り合う第1,第2延長部の横延部同士が第2の誘電体を介して対向してコンデンサを形成したため、フェライト部材の側面を有効に活用できると共に、容量が大きく、且つ、容量精度の良好で、容量調整の容易なコンデンサが得られる。
【0047】
また、第1,第3の中心導体との間で第1のコンデンサが、また、第1,第2の中心導体との間で第2のコンデンサが、更に、第2,第3の中心導体との間で第3のコンデンサが形成されたため、小型で、サーキュレータに使用して好適なものが得られる。
【0048】
また、フェライト部材の側面上には、薄膜、或いは厚膜で形成された抵抗体が設けられ、抵抗体は、第1の中心導体の第2延長部と第3の中心導体の第1延長部との間に接続されたため、従来のチップ型抵抗を使用することが無く、抵抗体を薄く形成できて、小型で、アイソレータに適用して好適なものが得られる。
【0049】
また、第1,第2延長部のそれぞれは、端部から延びてフェライト部材の下面に形成された第1,第2の端子部を有するため、中心導体の他部品(回路基板や絶縁基板)への接続が容易となって、組立性の良好なものが得られる。
【0050】
また、第2の端子部のそれぞれは、フェライト部材の下面に設けられた接続導体によって接続されたため、接地すべき第2の端子部の接続が一括にできると共に、接地を確実にできる。
【0051】
また、互いに結合されて磁気閉回路を形成する第1,第2のヨークと、フェライト部材上に配置された磁石と、第1,第2の導電パターン、及び孔が設けられた回路基板とを備え、フェライト部材の下面が回路基板上に載置されて、第1の端子部のそれぞれが第1の導電パターンに接続されると共に、第2の端子部が第2の導電パターンに接続され、第1のヨークがフェライト部材上に配置されると共に、第2のヨークが回路基板の下面に配置されて、孔には、第1,第2のヨークの何れか一方、或いは双方を挿入して、第1,第2のヨークを結合した構成とした。
このような構成によって、非可逆回路素子が回路基板に直に組み込みできて、コンパクトで、配線作業の容易なものが得られる。
【0052】
また、互いに結合されて磁気閉回路を形成する第1,第2のヨークと、フェライト部材上に配置された磁石と、第1,第2の引出端子を設けた絶縁基板とを備え、フェライト部材の下面が絶縁基板上に載置されて、第1の端子部のそれぞれが第1の引出端子に接続されると共に、第2の端子部が第2の引出端子に接続され、第1のヨークが前記フェライト部材上に配置されると共に、第2のヨークが絶縁基板の下面に配置されて、第1,第2のヨークを結合した構成とした。
このような構成によって、単品としての非可逆回路素子が容易に製造できると共に、小型のものが得られる。
【0053】
また、平板状のフェライト部材と、このフェライト部材の上面に位置し、第1の誘電体を挟んで上下方向の異なる面に設けられて、上下方向に一部が交叉する第1,第2,第3の中心導体とを備え、前記第1,第2,第3の中心導体、及び第1の誘電体は、積層された薄膜、或いは厚膜で形成されると共に、第1,第2,第3の中心導体のそれぞれは、一端から延びてフェライト部材の側面上に形成された第1延長部と、他端から延びてフェライト部材の側面上に形成された第2延長部と、第1延長部のそれぞれの端部から延びてフェライト部材の下面に形成された第1の端子部と、第2延長部のそれぞれの端部から延びてフェライト部材の下面に形成されたため、中心導体の他部品(回路基板や絶縁基板)への接続が容易となって、組立性の良好なものが得られる。
【0054】
また、第2の端子部のそれぞれは、フェライト部材の下面に設けられた接続導体によって接続されたため、接地すべき第2の端子部の接続が一括にできると共に、接地を確実にできる。
【図面の簡単な説明】
【図1】本発明の非可逆回路素子の第1実施例に係り、サーキュレータに適用した正面図。
【図2】本発明の非可逆回路素子の第1実施例に係り、サーキュレータに適用した回路基板の平面図。
【図3】本発明の非可逆回路素子の第1実施例に係り、サーキュレータに適用したフェライト部材の斜視図。
【図4】本発明の非可逆回路素子の第1実施例に係り、サーキュレータに適用したフェライト部材を裏から見た斜視図。
【図5】本発明の非可逆回路素子の第1実施例に係り、サーキュレータに適用した立体配線図。
【図6】本発明の非可逆回路素子の第1実施例に係り、サーキュレータに適用した回路図。
【図7】本発明の非可逆回路素子の第2実施例に係り、アイソレータに適用した正面図。
【図8】本発明の非可逆回路素子の第2実施例に係り、アイソレータに適用した絶縁基板の平面図。
【図9】本発明の非可逆回路素子の第2実施例に係り、アイソレータに適用したフェライト部材の斜視図。
【図10】本発明の非可逆回路素子の第2実施例に係り、アイソレータに適用したフェライト部材を裏から見た斜視図。
【図11】本発明の非可逆回路素子の第2実施例に係り、アイソレータに適用した立体配線図。
【図12】本発明の非可逆回路素子の第2実施例に係り、アイソレータに適用した回路図。
【図13】従来の非可逆回路素子の分解斜視図。
【図14】従来の非可逆回路素子に係るフェライト部材の斜視図。
【符号の説明】
1 回路基板
1a 孔
2 第1の導電パターン
2a ランド部
3 第2の導電パターン
3a ランド部
4 フェライト部材
4a 上面
4b 側面
4c 下面
5 第1の中心導体
6 第2の中心導体
7 第3の中心導体
8 第1延長部
8a 縦延部
8b 横延部
9 第2延長部
9a 縦延部
9b 横延部
10 第1の端子部
11 第2の端子部
12 接続導体
13 第1のヨーク
13a 上板
13b 側板
14 磁石
15 第2のヨーク
15a 底板
15b 側板
16 抵抗体
17 絶縁基板
18 第1の引出端子
18a ランド部
18b 端子板
19 第2の引出端子
19a ランド部
19b 端子板
C1 第1のコンデンサ
C2 第2のコンデンサ
C3 第3のコンデンサ

Claims (10)

  1. 平板状のフェライト部材と、このフェライト部材の上面に位置し、第1の誘電体を挟んで上下方向の異なる面に設けられて、上下方向に一部が交叉する第1,第2,第3の中心導体とを備え、前記第1,第2,第3の中心導体、及び第1の誘電体は、積層された薄膜、或いは厚膜で形成されると共に、前記第1,第2,第3の中心導体のそれぞれは、一端から延びて前記フェライト部材の側面上に形成された第1延長部と、他端から延びて前記フェライト部材の側面上に形成された第2延長部とを有し、互いに隣り合う前記第1,第2延長部は、薄膜、或いは厚膜で形成された第2の誘電体を介して互いに対向させて、互いに隣り合う前記第1,第2延長部間でコンデンサを形成したことを特徴とする非可逆回路素子。
  2. 前記第1,第2延長部は、前記中心導体の端部から下方向に延びる縦延部と、この縦延部に対して直角方向に延びる横延部とを有し、互いに隣り合う前記第1,第2延長部の前記横延部同士が前記第2の誘電体を介して対向して前記コンデンサを形成したことを特徴とする請求項1記載の非可逆回路素子。
  3. 前記第1,第3の中心導体との間で第1の前記コンデンサが、また、前記第1,第2の中心導体との間で第2の前記コンデンサが、更に、前記第2,第3の中心導体との間で第3の前記コンデンサが形成されたことを特徴とする請求項1,又は2記載の非可逆回路素子。
  4. 前記フェライト部材の側面上には、薄膜、或いは厚膜で形成された抵抗体が設けられ、前記抵抗体は、前記第1の中心導体の前記第2延長部と前記第3の中心導体の前記第1延長部との間に接続されたことを特徴とする請求項1から3の何れかに記載の非可逆回路素子。
  5. 前記第1,第2延長部のそれぞれは、端部から延びて前記フェライト部材の下面に形成された第1,第2の端子部を有することを特徴とする請求項1から4の何れかに記載の非可逆回路素子。
  6. 前記第2の端子部のそれぞれは、前記フェライト部材の下面に設けられた接続導体によって接続されたことを特徴とする請求項5記載の非可逆回路素子。
  7. 互いに結合されて磁気閉回路を形成する第1,第2のヨークと、前記フェライト部材上に配置された磁石と、第1,第2の導電パターン、及び孔が設けられた回路基板とを備え、前記フェライト部材の下面が前記回路基板上に載置されて、前記第1の端子部のそれぞれが第1の導電パターンに接続されると共に、前記第2の端子部が前記第2の導電パターンに接続され、前記第1のヨークが前記フェライト部材上に配置されると共に、前記第2のヨークが前記回路基板の下面に配置されて、前記孔には、前記第1,第2のヨークの何れか一方、或いは双方を挿入して、前記第1,第2のヨークを結合したことを特徴とする請求項5、又は6記載の非可逆回路素子。
  8. 互いに結合されて磁気閉回路を形成する第1,第2のヨークと、前記フェライト部材上に配置された磁石と、第1,第2の引出端子を設けた絶縁基板とを備え、前記フェライト部材の下面が前記絶縁基板上に載置されて、前記第1の端子部のそれぞれが第1の引出端子に接続されると共に、前記第2の端子部が前記第2の引出端子に接続され、前記第1のヨークが前記フェライト部材上に配置されると共に、前記第2のヨークが前記絶縁基板の下面に配置されて、前記第1,第2のヨークを結合したことを特徴とする請求項5、又は6記載の非可逆回路素子。
  9. 平板状のフェライト部材と、このフェライト部材の上面に位置し、第1の誘電体を挟んで上下方向の異なる面に設けられて、上下方向に一部が交叉する第1,第2,第3の中心導体とを備え、前記第1,第2,第3の中心導体、及び第1の誘電体は、積層された薄膜、或いは厚膜で形成されると共に、前記第1,第2,第3の中心導体のそれぞれは、一端から延びて前記フェライト部材の側面上に形成された第1延長部と、他端から延びて前記フェライト部材の側面上に形成された第2延長部と、前記第1延長部のそれぞれの端部から延びて前記フェライト部材の下面に形成された第1の端子部と、前記第2延長部のそれぞれの端部から延びて前記フェライト部材の下面に形成された第2の端子部と有することを特徴とする非可逆回路素子。
  10. 前記第2の端子部のそれぞれは、前記フェライト部材の下面に設けられた接続導体によって接続されたことを特徴とする請求項9記載の非可逆回路素子。
JP2002306429A 2002-10-22 2002-10-22 非可逆回路素子 Expired - Fee Related JP3663399B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2002306429A JP3663399B2 (ja) 2002-10-22 2002-10-22 非可逆回路素子
US10/689,451 US6943641B2 (en) 2002-10-22 2003-10-20 Small non-reciprocal circuit element with good productivity
CNB2003101014696A CN1253962C (zh) 2002-10-22 2003-10-20 生产率高的小型不可逆电路元件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002306429A JP3663399B2 (ja) 2002-10-22 2002-10-22 非可逆回路素子

Publications (2)

Publication Number Publication Date
JP2004146886A true JP2004146886A (ja) 2004-05-20
JP3663399B2 JP3663399B2 (ja) 2005-06-22

Family

ID=32105213

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002306429A Expired - Fee Related JP3663399B2 (ja) 2002-10-22 2002-10-22 非可逆回路素子

Country Status (3)

Country Link
US (1) US6943641B2 (ja)
JP (1) JP3663399B2 (ja)
CN (1) CN1253962C (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005236366A (ja) * 2004-02-17 2005-09-02 Alps Electric Co Ltd 非可逆回路素子
CN105050329B (zh) * 2015-06-30 2017-10-03 成都八九九科技有限公司 集总参数微带隔离器、环行器厚膜生产工艺

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3467918A (en) * 1967-12-21 1969-09-16 Melabs Microstrip junction circulator wherein the ferrite body is disposed on the dielectric slab
JP2000332510A (ja) 1999-05-25 2000-11-30 Hitachi Metals Ltd 非可逆回路素子
JP3649162B2 (ja) * 2001-07-06 2005-05-18 株式会社村田製作所 中心電極組立体、非可逆回路素子、通信装置及び中心電極組立体の製造方法

Also Published As

Publication number Publication date
CN1253962C (zh) 2006-04-26
US6943641B2 (en) 2005-09-13
CN1497770A (zh) 2004-05-19
JP3663399B2 (ja) 2005-06-22
US20040080375A1 (en) 2004-04-29

Similar Documents

Publication Publication Date Title
JP3663399B2 (ja) 非可逆回路素子
US20050180093A1 (en) Non-reciprocal circuit element
WO2007046393A1 (ja) 2ポートアイソレータ
US6597563B2 (en) Thin irreversible circuit element provided with capacitors
JP3663396B2 (ja) 非可逆回路素子
JP3779532B2 (ja) サーキュレータを備えた電子回路ユニット
JP3334284B2 (ja) 非可逆回路素子
JP3660316B2 (ja) 非可逆回路素子
JP3092228U (ja) 非可逆回路素子
JP3093563U (ja) アイソレータ
JP3660315B2 (ja) 面実装型の非可逆回路素子
JP3092227U (ja) 非可逆回路素子
JP4024709B2 (ja) 非可逆回路素子
JP3673512B2 (ja) 非可逆回路素子
JP2004247920A (ja) 非可逆回路素子
JP2003204208A (ja) 非可逆回路素子
JP3714220B2 (ja) 非可逆回路素子及び通信装置
JP2004222144A (ja) 非可逆回路素子
JP2003188607A (ja) 非可逆回路素子の製造方法
JP2003218608A (ja) 非可逆回路素子
JP2004135101A (ja) 非可逆回路素子
JP2003209410A (ja) 非可逆回路素子
JP2002094305A (ja) サーキュレータを備えた電子回路ユニット
JP2003203819A (ja) チップコンデンサ、及びこのチップコンデンサを使用した非可逆回路素子
JP2002100905A (ja) 非可逆回路素子

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050118

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050223

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050322

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050328

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080401

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090401

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090401

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100401

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees