JP2006148217A - 非可逆回路素子 - Google Patents

非可逆回路素子 Download PDF

Info

Publication number
JP2006148217A
JP2006148217A JP2004331847A JP2004331847A JP2006148217A JP 2006148217 A JP2006148217 A JP 2006148217A JP 2004331847 A JP2004331847 A JP 2004331847A JP 2004331847 A JP2004331847 A JP 2004331847A JP 2006148217 A JP2006148217 A JP 2006148217A
Authority
JP
Japan
Prior art keywords
yoke
capacitor
multilayer substrate
ferrite member
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2004331847A
Other languages
English (en)
Inventor
Isao Ishigaki
功 石垣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Priority to JP2004331847A priority Critical patent/JP2006148217A/ja
Publication of JP2006148217A publication Critical patent/JP2006148217A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Non-Reversible Transmitting Devices (AREA)

Abstract

【課題】 生産性が良く、安価で、フェライト部材の割れの少ない非可逆回路素子を提供する。
【解決手段】 本発明の非可逆回路素子は、フェライト部材4上に位置し、誘電体層を介して互いに絶縁された第1,第2,第3の中心導体6,7,8を有する多層基板5と、磁石2と、第1のヨーク1と、フェライト部材4の下面側を載置する底板3a、及びこの底板3aから折り曲げられて上方に延びる側板3bを有する第2のヨーク3と、中心導体6,7,8に接続されるコンデンサC1,C2,C3とを備え、第1,第2,第3の中心導体6,7,8のアース部6b、7b、8bが多層基板5の上面に引き出され、このアース部6b、7b、8bを第2のヨーク3の側板3bに接地するようにしたため、生産性が良く、安価なものが得られる。
【選択図】 図1

Description

本発明はアンテナ共用器等に適用されるアイソレータやサーキュレータからなる非可逆回路素子に関する。
図4は従来の非可逆回路素子の要部断面図、図5は従来の非可逆回路素子の要部の分解斜視図であり、次に、従来の非可逆回路素子の構成を図4、図5に基づいて説明すると、箱形の第1のヨーク51内には、磁石52が配置されると共に、箱形の第2のヨーク53が第1のヨーク51に結合されて、第1,第2のヨーク51,53とで磁気閉回路が形成されている。
平板状のフェライト部材54の下面、側面、及び上面の一部には、導電材からなる電極部55が設けられ、このフェライト部材54は、第2のヨーク53の底板53a上に載置されて、フェライト部材54の下面に設けられた電極部55が底板53aに接続されている。
積層基板56は、複数枚の絶縁層が積層されて構成され、この積層基板56には、絶縁層を介して所定の角度で交叉した状態で互いに絶縁された第1,第2,第3の中心導体57,58,59が形成され、これ等の中心導体57,58,59は、接続導体60によって積層基板56の下面に引き出されたポート部57a、58a、59aと、接続導体61によって積層基板56の下面に引き出されたアース部57b、58b、59bを有する。
この積層基板56は、フェライト部材54上に載置され、それぞれのアース部57b、58b、59bがフェライト部材54の上面に設けられた電極部55に接続されて、アース部57b、58b、59bが電極部55を介して底板53aに接地されている。
チップ型の第1,第2,第3のコンデンサC1,C2,C3は、絶縁体62と、この絶縁体62を挟んで対向して設けられた第1,第2の電極63a、63bを有し、これ等のコンデンサC1,C2,C3は、フェライト部材54の外周部に配置され、第1の電極63aが底板53aに接続されて接地されている。
また、コンデンサC1,C2,C3の第2の電極63bには、引出端子64が接続されると共に、この引出端子64のそれぞれには、ポート部57a、58a、59aが接続されて、従来の非可逆回路素子が構成されている。(例えば、特許文献1参照)
しかし、従来の非可逆回路素子は、フェライト部材54の表面に電極部55を設ける必要があるため、生産性が悪く、コスト高になるばかりか、電極部55は、フェライト部材54の下面、側面、及び上面に跨って設けられるため、一層生産性が悪くなる。
また、コンデンサC1,C2,C3は、平板状の底板53aと平板状の積層基板56との間に配置されているため、フェライト部材54が薄くなって、割れが生じ易くなって、歩留まりが悪くなる。
特開2003−209409号公報
従来の非可逆回路素子は、フェライト部材54の表面に電極部55を設ける必要があるため、生産性が悪く、コスト高になるばかりか、電極部55は、フェライト部材54の下面、側面、及び上面に跨って設けられるため、一層生産性が悪くなるという問題がある。
また、コンデンサC1,C2,C3は、平板状の底板53aと平板状の積層基板56との間に配置されているため、フェライト部材54が薄くなって、割れが生じ易くなって、歩留まりが悪くなるという問題がある。
そこで、本発明は生産性が良く、安価で、フェライト部材の割れの少ない非可逆回路素子を提供することを目的とする。
上記課題を解決するための第1の解決手段として、平板状のフェライト部材と、このフェライト部材上に位置し、誘電体層を介して所定の角度で交叉した状態で互いに絶縁された第1,第2,第3の中心導体を有する多層基板と、前記中心導体上に配置された磁石と、この磁石の上面を覆うように配置された第1のヨークと、前記フェライト部材の下面側を載置する底板、及びこの底板から折り曲げられて上方に延びる側板を有し、前記第1のヨークとで磁気閉回路を構成する第2のヨークと、この第2のヨーク内に配置され、前記中心導体に接続されるコンデンサとを備え、前記中心導体は、前記コンデンサに接続されるポート部と、前記第2のヨークに接地されるアース部を有し、前記多層基板の上面には、前記第1,第2,第3の中心導体の前記アース部が設けられると共に、前記多層基板の下面には、前記第1,第2,第3の中心導体の前記ポート部が設けられ、前記アース部が前記第2のヨークの前記側板に接続されると共に、前記ポート部が前記コンデンサに接続された構成とした。
また、第2の解決手段として、前記第2のヨークの前記底板には、上方に突出する突出部を有し、前記コンデンサは、絶縁体と、この絶縁体を挟んで対向して設けられた第1,第2の電極を有し、前記コンデンサが前記突出部の上面に載置されて、前記コンデンサの前記第1の電極が前記突出に接続されると共に、前記コンデンサの前記第2の電極が前記ポート部に接続された構成とした。
また、第3の解決手段として、前記突出部は、前記コンデンサの上面が前記多層基板の下面と面一状態になる高さに形成された構成とした。
また、第4の解決手段として、前記多層基板がフレキシブル基板で構成された。
本発明の非可逆回路素子は、平板状のフェライト部材と、このフェライト部材上に位置し、誘電体層を介して所定の角度で交叉した状態で互いに絶縁された第1,第2,第3の中心導体を有する多層基板と、中心導体上に配置された磁石と、この磁石の上面を覆うように配置された第1のヨークと、フェライト部材の下面側を載置する底板、及びこの底板から折り曲げられて上方に延びる側板を有し、第1のヨークとで磁気閉回路を構成する第2のヨークと、この第2のヨーク内に配置され、中心導体に接続されるコンデンサとを備え、中心導体は、コンデンサに接続されるポート部と、第2のヨークに接地されるアース部を有し、多層基板の上面には、第1,第2,第3の中心導体のアース部が設けられると共に、多層基板の下面には、第1,第2,第3の中心導体のポート部が設けられ、アース部が第2のヨークの側板に接続されると共に、ポート部がコンデンサに接続された構成とした。
即ち、第1,第2,第3の中心導体のアース部が多層基板の上面に引き出され、このアース部を第2のヨークの側板に接地するようにしたため、従来のようなフェライト部材の表面に電極部を設ける必要が無く、従って、生産性が良く、安価なものが得られる。
また、第2のヨークの底板には、上方に突出する突出部を有し、コンデンサは、絶縁体と、この絶縁体を挟んで対向して設けられた第1,第2の電極を有し、コンデンサが突出部の上面に載置されて、コンデンサの第1の電極が突出に接続されると共に、コンデンサの第2の電極がポート部に接続されたため、フェライト部材の厚みを厚くできて、フェライト部材の割れが少なくなり、歩留まりの良好なものが得られる。
また、突出部は、コンデンサの上面が多層基板の下面と面一状態になる高さに形成されたため、ポート部とコンデンサの半田による接続が確実で、容易なものが得られる。
また、多層基板がフレキシブル基板で構成されたため、薄型化が図れて、小型化ができる。
本発明の非可逆回路素子の図面を説明すると、図1は本発明の非可逆回路素子に係る要部断面図、図2は本発明の非可逆回路素子に係り、第1のヨークと磁石を取り去った状態を示す平面図、図3は本発明の非可逆回路素子に係る多層基板の下面図である。
次に、本発明の非可逆回路素子をアイソレータに適用した場合の構成を図1〜図3に基づいて説明すると、U字型、或いは箱形の磁性板(鉄板等)からなる第1のヨーク1は、正方形(四角形状)の上板1aと、この上板1aの辺から下方に折り曲げられた側板1bとを有する。
長方形状(四角形状)の磁石2は、第1のヨーク1内に位置した状態で、その上面が上板1aの内面に接触した状態で、接着剤等の適宜手段によって第1のヨーク1に取り付けられている。
U字型、或いは箱形の磁性板(鉄板等)からなる第2のヨーク3は、四角形状の底板3aと、この底板3aの辺から上方に折り曲げられた側板3bと、底板3aの外周近傍に設けられ、上方に向かって突出した複数の突出部3cを有する。
そして、この第2のヨーク3は、底板3aが上板1aと対向して配置された状態で、その側板3bが第1のヨーク1の側板1bと結合されて、磁気閉回路が形成される。
YIG(Yttrium iron garnet)等からなる平板状のフェライト部材4は、磁石2に対向した状態で第2のヨーク3内に配置されている。
フレキシブル基板等からなる多層基板5は、複数枚の誘電体層が積層されて構成され、厚み方向に貫通した複数個の孔5aを有する。
薄い導電板等からなる第1、第2,第3の中心導体6,7,8は、多層基板5の誘電体層を介して所定の角度(120度)で交叉した状態で互いに絶縁されて形成され、第1の中心導体6は、多層基板5の下面に設けられ、また、第2の中心導体7は、多層基板5の積層内に設けられ、更に、第3の中心導体8は、多層基板5の上面に設けられている。
そして、これ等の第1,第2,第3の中心導体6,7,8は、一端側に設けられたポート部6a、7a、8aと、他端側に設けられたアース部6b、7b、8bを有しており、第2,第3の中心導体7,8のポート部7a、8aは、多層基板5の孔5aに設けられたスルーホール等の接続導体9aを介して多層基板5の下面に引き出されて、第1,第2,第3の中心導体6,7,8のポート部6a、7a、8aが多層基板5の下面に配置された状態となっている。
また、第1,第2の中心導体6,7のアース部6b、7bは、多層基板5の孔5aに設けられたスルーホール等の接続導体9bを介して多層基板5の上面に引き出されて、第1,第2、第3の中心導体6,7,8のアース部6b、7b、8bが多層基板5の上面に配置された状態となっている。
このような構成を有する多層基板5は、第1の中心導体6側を下方にして、フェライト部材4上に載置されて、それぞれのアース部6b、7b、8bが第2のヨーク3の側板3bに半田10付けされて、接地される。
なお、接続導体9a、9bは、この実施例ではスルーホールの形態で説明したが、サイド電極による形態でも良い。
チップ型の第1,第2,第3のコンデンサC1,C2,C3は、それぞれ絶縁体11に設けられた第1の電極12aと、絶縁体11を挟んで第1の電極12aに対向して設けられた第2の電極12bを有する。
そして、第1,第2,第3のコンデンサC1,C2,C3は、フェライト部材4の外周に配置した状態で、第1の電極12aが底板3aに設けられた突出部3cの頂部に載置されて、第1の電極12aが突出部3cに半田付によって接地された状態となる。
チップ型の抵抗器Rは、対向する端面側に設けられた一対の電極13a、13bを有し、この抵抗器Rは、第3のコンデンサC3の近傍に配置された状態で、一方の電極13aが底板3aに設けられた突出部3の頂部に載置されて、第1の電極13aが突出部3cに半田付によって接地された状態となり、また、他方の電極13bが底板3aから絶縁された状態となっている。
そして、第1の中心導体6のポート部6aは、第1のコンデンサC1の第2の電極12bに半田によって接続され、また、第2の中心導体7のポート部7aは、第2のコンデンサC2の第2の電極12bに半田によって接続され、更に、第3の中心導体8のポート部8aは、第3のコンデンサC3の第2の電極12bと抵抗器Rの他方の電極13bに半田によって接続されている。
また、第1,第2,第3のコンデンサC1,C2,C3の第1の電極12aが突出部3cの頂部に載置、半田付けされた状態で、多層基板5がフェライト部材4の上面に載置された際、第1,第2,第3のコンデンサC1,C2,C3の上面と多層基板5の下面が面一状態になるように、突出部3cの高さが形成されている。
このような構成によって、アイソレータからなる本発明の非可逆回路素子が形成されており、本発明の非可逆回路素子は、外部機器のマザー基板上に面実装されて組み込まれるようになっている。
また、上記実施例は、アイソレータに適用されたもので説明したが、抵抗器Rを無くしたサーキュレータに適用しても良い。
本発明の非可逆回路素子に係る要部断面図。 本発明の非可逆回路素子に係り、第1のヨークと磁石を取り去った状態を示す平面図。 本発明の非可逆回路素子に係る多層基板の下面図。 従来の非可逆回路素子の要部断面図。 従来の非可逆回路素子の要部の分解斜視図。
符号の説明
1:第1のヨーク
1a:上板
1b:側板
2:磁石
3:第2のヨーク
3a:底板
3b:側板
3c:突出部
4:フェライト部材
5:多層基板
5a:孔
6:第1の中心導体
6a:ポート部
6b:アース部
7:第2の中心導体
7a:ポート部
7b:アース部
8:第3の中心導体
8a:ポート部
8b:アース部
9a、9b:接続導体
10:半田
C1:第1のコンデンサ
C2:第2のコンデンサ
C3:第3のコンデンサ
11:絶縁体
12a:第1の電極
12b:第2の電極
R:抵抗器
13a:電極
13b:電極

Claims (4)

  1. 平板状のフェライト部材と、このフェライト部材上に位置し、誘電体層を介して所定の角度で交叉した状態で互いに絶縁された第1,第2,第3の中心導体を有する多層基板と、前記中心導体上に配置された磁石と、この磁石の上面を覆うように配置された第1のヨークと、前記フェライト部材の下面側を載置する底板、及びこの底板から折り曲げられて上方に延びる側板を有し、前記第1のヨークとで磁気閉回路を構成する第2のヨークと、この第2のヨーク内に配置され、前記中心導体に接続されるコンデンサとを備え、前記中心導体は、前記コンデンサに接続されるポート部と、前記第2のヨークに接地されるアース部を有し、前記多層基板の上面には、前記第1,第2,第3の中心導体の前記アース部が設けられると共に、前記多層基板の下面には、前記第1,第2,第3の中心導体の前記ポート部が設けられ、前記アース部が前記第2のヨークの前記側板に接続されると共に、前記ポート部が前記コンデンサに接続されたことを特徴とする非可逆回路素子。
  2. 前記第2のヨークの前記底板には、上方に突出する突出部を有し、前記コンデンサは、絶縁体と、この絶縁体を挟んで対向して設けられた第1,第2の電極を有し、前記コンデンサが前記突出部の上面に載置されて、前記コンデンサの前記第1の電極が前記突出に接続されると共に、前記コンデンサの前記第2の電極が前記ポート部に接続されたことを特徴とする請求項1記載の非可逆回路素子。
  3. 前記突出部は、前記コンデンサの上面が前記多層基板の下面と面一状態になる高さに形成されたことを特徴とする請求項2記載の非可逆回路素子。
  4. 前記多層基板がフレキシブル基板で構成されたことを特徴とする請求項1から3の何れかに記載の非可逆回路素子。
JP2004331847A 2004-11-16 2004-11-16 非可逆回路素子 Withdrawn JP2006148217A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004331847A JP2006148217A (ja) 2004-11-16 2004-11-16 非可逆回路素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004331847A JP2006148217A (ja) 2004-11-16 2004-11-16 非可逆回路素子

Publications (1)

Publication Number Publication Date
JP2006148217A true JP2006148217A (ja) 2006-06-08

Family

ID=36627433

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004331847A Withdrawn JP2006148217A (ja) 2004-11-16 2004-11-16 非可逆回路素子

Country Status (1)

Country Link
JP (1) JP2006148217A (ja)

Similar Documents

Publication Publication Date Title
JP2006211548A (ja) 非可逆回路素子、及びこの非可逆回路素子を使用した送受信モジュール
JP3655583B2 (ja) 非可逆回路素子
JP2006049969A (ja) 非可逆回路素子を備えた高周波回路モジュール
JP2006148217A (ja) 非可逆回路素子
JP4063816B2 (ja) 非可逆回路素子
US6943642B1 (en) Nonreciprocal circuit element and method of manufacturing the same
US6943641B2 (en) Small non-reciprocal circuit element with good productivity
US20050174187A1 (en) Non-reciprocal circuit device including multilayer board
JP2005236366A (ja) 非可逆回路素子
JP4097084B2 (ja) 非可逆回路素子
JP2006222677A (ja) 非可逆回路素子
JP3717384B2 (ja) サーキュレータ
JP3655591B2 (ja) 非可逆回路素子
JP4024709B2 (ja) 非可逆回路素子
JP2006303596A (ja) 非可逆回路素子
JP2007129314A (ja) 非可逆回路素子
JP3660316B2 (ja) 非可逆回路素子
JP2002135009A (ja) 非可逆回路素子及び通信装置
JP2006222678A (ja) 非可逆回路素子
JP3673512B2 (ja) 非可逆回路素子
JP2005244586A (ja) 非可逆回路素子
JP2006148218A (ja) 非可逆回路素子
JP2006129317A (ja) 非可逆回路素子
JP2006237724A (ja) 非可逆回路素子
JP2005244585A (ja) アイソレータ

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20080205