JP3697870B2 - プリント基板 - Google Patents

プリント基板 Download PDF

Info

Publication number
JP3697870B2
JP3697870B2 JP34246897A JP34246897A JP3697870B2 JP 3697870 B2 JP3697870 B2 JP 3697870B2 JP 34246897 A JP34246897 A JP 34246897A JP 34246897 A JP34246897 A JP 34246897A JP 3697870 B2 JP3697870 B2 JP 3697870B2
Authority
JP
Japan
Prior art keywords
land
resist mask
circuit board
printed circuit
formation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP34246897A
Other languages
English (en)
Other versions
JPH11177221A (ja
Inventor
元祥 北川
康昭 大倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP34246897A priority Critical patent/JP3697870B2/ja
Publication of JPH11177221A publication Critical patent/JPH11177221A/ja
Application granted granted Critical
Publication of JP3697870B2 publication Critical patent/JP3697870B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、チップ部品をリフローではんだ付けされるプリント基板に関するものである。
【0002】
【従来の技術】
以下従来のプリント基板について説明する。
【0003】
従来のプリント基板は、図5にその要部平面図を示すように、プリント基板上に第一のランド1と、この第一のランド1に対向して第二のランド2が設けられていた。そしてこの第一のランド1からは幅広の信号導出部3が導出され、第二のランド2からは幅狭の信号導出部4が設けられていた。そしてこの第一のランド1と第二のランド2にはレジストマスクの不形成部5とレジストマスクの不形成部6がそれぞれ設けられていた。このレジストマスクの不形成部5は第一のランド1を含み、レジストマスクの不形成部6は第二のランド2を含む形状になっていた。次に図6に示すように、このプリント基板7上に設けられた第一のランド1と第二のランド2との間にチップ部品8が載置され、このチップ部品8の電極9と第一のランド1あるいは第二のランド2とが半田10で固着されていた。
【0004】
【発明が解決しようとする課題】
しかしながら、このような従来の構成では、図7に示すようにレジストマスクの不形成部5及び6は印刷ずれを生じることがある。図5に示すように第一のランド1側においての半田の固着する部分は第一のランド1とレジストマスク不形成部5領域内にある幅広の信号導出部3である。しかし図7に示すように一定方向にレジストマスクの印刷がずれたとすると、当然この第一のレジストマスク不形成部5のずれた分だけ半田の固着する部分の面積が増加することとなる。一方第二のランド2側においては、このレジストマスクの印刷がずれたとしても信号導出部4は幅狭であるので半田の付く面積は変化しない。このように一方では半田の固着する部分の面積の増加があり、もう一方での半田の固着する面積の変化がないため、チップ部品の左右で半田の固着する面積が不均一となり、その面積の差が大きくなる。これによりチップ部品8の左右で発生する半田10による表面張力が不均一となる。また半田の固着する面積の増加する第一のランド側においては半田を付ける部分の面積が大きくなるので、当然第二のランド2より暖まりにくくなる。つまり第一のランド1上の半田の方が第二のランド2上の半田より溶融が遅くなり、第二のランド2側での半田10が溶融した瞬間においてはまだ第一のランド1側は溶融しておらず、チップ8に対し第二のランド2側の半田にのみ表面張力が発生することとなる。この結果図8に示すようにチップ部品8がずれたり、倒立することとなるという問題があった。
【0005】
本発明は、このような問題を解決するもので、チップ部品がずれたり、倒立しないプリント基板を提供することを目的としたものである。
【0006】
【課題を解決するための手段】
この目的を達成するために本発明のプリント基板は、第二のランドに設けられるとともに前記第一のランドの信号導出部と同方向かつ略同で形成された凸部を設けこの凸部の先端部は前記第二のレジストマスクの不形成部の印刷ずれの寸法以上突出させるとともに、第一のレジストマスク不形成部より前記印刷ずれの寸法以上の間隔を設け、前記第一のレジストマスクの不形成部における前記幅広の信号導出部と前記第二のレジストマスクの不形成部における前記凸部との面積を前記印刷ずれによらず略等しくした構成としたものである。
【0007】
これにより、チップ部品がずれたり、倒立したりすることはない。
【0008】
【発明の実施の形態】
本発明の請求項1に記載の発明は、チップ部品が装着されるプリント基板と、このプリント基板上に形成されるとともに前記チップ部品の電極と半田で固着される略同面積を有する第一のランド及び第二のランドと、前記第一のランドから導出される幅広の信号導出部と前記第二のランドから導出される幅狭の信号導出部と、前記第一のランドを含む第一のレジストマスクの不形成部と、前記第二のランドを含む第二のレジストマスク不形成部とを備え、前記第二のランドに設けられるとともに前記第一のランドの信号導出部と同方向かつ略同で形成された凸部を設けこの凸部の先端部は前記第二のレジストマスクの不形成部の印刷ずれの寸法以上突出させるとともに、第一のレジストマスク不形成部より前記印刷ずれの寸法以上の間隔を設け、前記第一のレジストマスクの不形成部における前記幅広の信号導出部と前記第二のレジストマスクの不形成部における前記凸部との面積を前記印刷ずれによらず略等しくしたプリント基板であり、第二のランドに接続された導出部は幅狭であるので、幅狭の導出部が露出される面積は非常に小さい。また、第二のランドには幅広の信号導出部と同方向に凸部を設けているので、レジストがズレた場合でもレジストマスクの不形成部における凸部と幅広の信号導出部との面積をチップの左右でほぼ等しくすることができる。これにより、チップの左右での半田による表面張力を均一にする事が可能となり、チップがずれたり、倒立したりすることはない。
【0009】
また、凸部の先端部は第一のレジストマスク不形成部に対して印刷ずれの寸法以上の間隔を有しているので、レジストマスクに印刷ずれが発生した場合においても凸部の先端部が露出することはなく、第一のランド側のチップ電極と凸部とがショートすることはない。
【0010】
請求項に記載の発明は、第一のランドが第一のレジストマスク不形成部の略中央に設けられるとともに、第一のランドと第一のレジストマスクの不形成部との間隔は印刷ずれ寸法と略同一である請求項1記載のプリント基板であり、レジストマスクの印刷ずれが発生した場合においてもランドの半田付け部自身の大きさが変化することはない。
【0011】
請求項に記載の発明は、幅狭の導出部を凸部より導出した請求項1記載のプリント基板であり、幅狭の導出部が幅広の導出部と同方向であってもまったく同じ効果がある。さらに幅狭の導出部の全体はレジストマスクに印刷ずれが発生しても常にレジストマスクに覆われるため、完全にチップの左右の半田の固着部の面積を同一にすることが可能になるので、レジストマスクに印刷ずれがあってもチップ部品のずれや倒立を防止することが可能である。
【0012】
請求項に記載の発明は、チップ部品が装着されるプリント基板と、このプリント基板上に形成されるとともに前記チップ部品の電極とはんだで固着される略同面積を有する第一のランド及び第二のランドと、前記第一のランドから導出される第一の信号導出部と前記第二のランドから導出される第二の信号導出部と、前記第一のランドを含む第一のレジストマスクの不形成部と、前記第二のランドを含む第二のレジストマスク不形成部とを備え、前記第二のランドに設けられるとともに前記第一の信号導出部と同方向かつ略同じ幅で形成された第一の凸部と、前記第一のランドに設けられるとともに前記第二の信号導出部と同方向かつ略同で形成された第二の凸部とを設け、前記第一の凸部の先端部は前記第二のレジストマスクの不形成部の印刷ずれ寸法以上突出させるとともに、前記第二の凸部の先端部は前記第一のレジストマスクの不形成部の印刷ずれ寸法以上突出させて形成し、前記第一のレジストマスクの不形成部における前記第一の信号導出部と、前記第二のレジストマスクの不形成部における前記第一の凸部との面積を前記印刷ずれによらず略等しくするとともに、前記第二のレジストマスクの不形成部における前記第二の信号導出部と、前記第一のレジストマスクの不形成部における前記第二の凸部との面積を前記印刷ずれによらず略等しくしたプリント基板であり、お互いに対応する第一の信号導出部と第二の突出部及び第二の信号導出部と第一の突出部との幅をそれぞれ等しくすることにより、導出部の幅の如何に関わらず半田を固着する面積を等しくすることができ、チップ部品のずれや倒立を防止することが可能である。
【0013】
また、このように第一及び第二の凸部の先端部を設けることにより、レジストマスクに印刷ずれが生じた場合においても、それぞれの凸部の先端部はレジストマスクの印刷ずれの寸法以上突出しているので、チップ部品の左右での半田の固着部の面積を一定に保つことができる。これによりレジストマスクに印刷ずれが発生してもチップの左右での半田による表面張力の差がないので、チップがずれたり、倒立したりすることはない。
【0014】
請求項に記載の発明は、第一のランドが第一のレジストマスク不形成部の略中央に設けられるとともに、前記第一のランドと前記第一のレジストマスクの不形成部との間隔は印刷ずれ寸法と略同一である請求項記載のプリント基板であり、レジストマスクの印刷ずれが発生した場合においてもランドの半田付け部自身の大きさが変化することはないので、チップ部品の左右での半田の表面張力を均等にすることが可能であり、チップのずれや、倒立を発生しない。
【0015】
以下本発明の実施の形態について図1から図4を用いて説明する。
【0016】
(実施の形態1)
図1は本発明の実施の形態1によるプリント基板の要部平面図である。図1において11はプリント基板であり、このプリント基板11上には第一のランド12と第二のランド13が対向して設けられている。この第一のランド12には幅広の信号導出部14が導出されており、第二のランド13には幅狭の信号導出部15が接続されている。16は第一のランド12を含むように設けられた第一のレジストマスクの不形成部であり、17は第二のランド13を含むように設けられた第二のレジストマスクの不形成部である。18は第二のランド13に設けられた凸部であり、第一のランド12に接続された幅広の導出部14と同方向にかつ同幅に設けられている。そしてこの第一のランド12と第二のランド13にはクリーム半田10(図示せず)が塗布され、その上にチップ部品8が載置された状態で加熱し、クリーム半田10を溶融させチップ部品8の電極9(図示せず)と第一のランド12あるいは第二のランド13とが半田付け接続されるものである。ここで、19は第一のランド12と第一のレジストマスクの不形成部16との間の間隔である。これは第二のランド13に対しても同じ間隔を有している。また20は凸部18の第二のレジストマスク不形成部17からの突出寸法である。21は凸部18の先端と第一のレジストマスク不形成部16との間隔である。本実施の形態1においては、間隔19および突出寸法20はレジストマスクの印刷ずれ寸法と同じにしてある。さらに幅狭の導出部15の幅は0.15mm程度であり、第二のレジストマスクの不形成部17による幅狭の導出部15の露出は非常に小さく、この部分の差によるチップ部品8のずれや倒立は発生しない。このように凸部18の先端部は第二のレジストマスクの不形成部17の印刷ずれの寸法以上突出しているので、レジストマスクに印刷ずれが生じた場合においても、チップ部品8の左右での半田10の固着部の面積を同じとすることができる。これによりレジストマスクに印刷ずれが発生してもチップ部品8の左右での半田10による表面張力が等しくなるので、チップ部品8がずれたり、倒立したりすることはない。また、第一のレジストマスク不形成部16と第二のレジストマスク不形成部17との間隔は一般的にチップ部品8の電極9の間隔と同程度にしている。本実施の形態においては1608タイプのチップとした場合で、0.9mmであり、印刷法によるレジストマスクにて一般的に印刷ずれは0.15mmであるので、凸部18の先端部は第一のレジストマスク不形成部16より前記印刷ずれの寸法以上の間隔を有しているので、たとえレジストマスクに印刷ずれが発生しても凸部18の先端部が露出することはなく、第一のランド12側のチップ部品8の電極9と凸部18とがショートすることはない。
【0017】
さらに第一のランド12が第一のレジストマスク不形成部16の中央に印刷された場合の第一のランド12と第一のレジストマスクの不形成部16との間隔19は印刷ずれ寸法と同じ0.15mmであるとしているので、レジストマスクの印刷ずれが発生した場合においても第一のランド12大きさが変化することはない。さらに第二のランド13側についても同じとしているので、レジストマスクの印刷ずれが発生した場合においても第二のランド13大きさが変化することはない。本例においてはスクリーン印刷によるレジストマスクの形成を想定しずれ寸法を0.15mmとしたが、これは一般的に写真法によりレジストマスクを形成した場合には印刷法に比べその位置精度は高く、0.1mm程度でも構わない。さらにこれは各基板のメーカによってもその形成精度の実力は異なり、印刷法の場合は一般的に0.1mmから0.3mm程度、また写真法の場合は0.05mmから0.2mmであるので、間隔19と20及び21の値はこの範囲内にて設定されることが望ましい。
【0018】
(実施の形態2)
図2は実施の形態2を示す。図2において22は凸部18の先端部の略中央部より導出された幅狭の導出部である。これにより幅狭の導出部22の全体はレジストマスクに印刷ずれが発生しても常にレジストマスクに覆われるため、完全にチップ部品8の左右の半田10の固着部の面積を等しくすることが可能になるので、レジストマスクに印刷ずれがあっても完全にチップ部品8のずれや倒立を防止することが可能である。もちろんこの場合においては、幅狭の導出部22と第一のレジストマスク不形成部16との間の間隔23は印刷ずれの寸法以上にしておく。これによりレジストマスクの印刷ずれが発生した場合でも、幅狭の導出部22が露出することはないので、幅狭の導出部22とチップ部品8の電極9とがショートすることはない。
【0019】
(実施の形態3)
図3は実施の形態3を示し、これは第一のランド12と第二のランド13の信号導出部がほぼ同じ幅を有した場合を示している。すなわち第二の凸部18は第一の幅広信号導出部14の幅と方向を略同一とするとともに、第一の凸部24は第二の信号導出部25の幅と方向を略同一にしている。このようにお互いの信号導出部と同方向にかつ同幅に形成することによって、たとえそれら信号導出部の幅が無視できない太さであったとしても半田付け部の面積を等しくすることができる。これにより、チップのずれや倒立等が発生することはない。
【0020】
(実施の形態4)
図4は実施の形態4を示し、これは第一のランド12の信号導出部14が第二のランド13の信号導出部26に対し直交する方向に設けられた場合を示している。
【0021】
すなわち第二のランド13の信号導出部26は第一のランド12の信号の導出部14に対し直交する方向にそれぞれ導出され、第一の凸部27は前記第二の信号導出部26と同幅で同一方向に設けられている。さらに、第二の凸部18は第一の信号導出部14と同幅で同一方向に設けられている。このように凸部をお互いの信号導出部と同方向にかつ同幅に形成することによって、たとえそれら信号導出部が直交する方向に設けられたとしても半田付け部の面積を等しくすることができる。これにより、チップのずれや倒立等が発生することはない。
【0022】
なお本実施の形態ではそれぞれの信号導出部は直交しているが、これは直交以外の角度であったとしても同じ効果を有することは言うまでもない。
【0023】
【発明の効果】
以上のように本発明によれば、第一のランドから導出される幅広の信号導出部と前記第二のランドから導出される幅狭の信号導出部と、前記第一のランドを含む第一のレジストマスクの不形成部と、前記第二のランドを含む第二のレジストマスク不形成部とを備え、前記第二のランドに設けられるとともに前記第一のランドの幅広の信号導出部と同方向かつ略同で形成された凸部を設けこの凸部の先端部は前記第二のレジストマスクの不形成部の印刷ずれの寸法以上突出させるとともに、第一のレジストマスク不形成部より前記印刷ずれの寸法以上の間隔を設け、前記第一のレジストマスクの不形成部におる前記幅広の信号導出部と前記第二のレジストマスクの不形成部における前記凸部との面積を前記印刷ずれによらず略等しくしたプリント基板であり、第二のランドに幅広の信号導出部と同方向かつ同じ幅に凸部を設けているので、レジストがズレた場合でも夫々のレジストマスクの不形成部における凸部と幅広の信号導出部との面積をチップの左右で等しくすることができる。これにより、チップの左右での半田による表面張力を均一にする事が可能となり、チップがずれたり、倒立したりすることはない。
【0024】
また、凸部の先端部は第一のレジストマスク不形成部に対して印刷ずれの寸法以上の間隔を有しているので、レジストマスクに印刷ずれが発生した場合においても凸部の先端部が露出することはなく、第一のランド側のチップ電極と凸部とがショートすることはない。
【図面の簡単な説明】
【図1】 本発明の実施の形態1によるプリント基板の要部平面図
【図2】 本発明の実施の形態2によるプリント基板の要部平面図
【図3】 本発明の実施の形態3によるプリント基板の要部平面図
【図4】 本発明の実施の形態4によるプリント基板の要部平面図
【図5】 従来のプリント基板の要部平面図
【図6】 同、要部断面図
【図7】 同、印刷ズレを説明するための要部平面図
【図8】 同、不具合を説明するための要部断面図
【符号の説明】
8 チップ部品
9 電極
11 プリント基板
12 第一のランド
13 第二のランド
14 幅広信号導出部
15 幅狭信号導出部
16 第一のレジストマスク不形成部
17 第二のレジストマスク不形成部
18 凸部

Claims (5)

  1. チップ部品が装着されるプリント基板と、このプリント基板上に形成されるとともに前記チップ部品の電極と半田で固着される略同面積を有する第一のランド及び第二のランドと、前記第一のランドから導出される幅広の信号導出部と前記第二のランドから導出される幅狭の信号導出部と、前記第一のランドを含む第一のレジストマスクの不形成部と、前記第二のランドを含む第二のレジストマスク不形成部とを備え、前記第二のランドに設けられるとともに前記第一のランドの信号導出部と同方向かつ略同で形成された凸部を設けこの凸部の先端部は前記第二のレジストマスクの不形成部の印刷ずれの寸法以上突出させるとともに、第一のレジストマスク不形成部より前記印刷ずれの寸法以上の間隔を設け、前記第一のレジストマスクの不形成部における前記幅広の信号導出部と前記第二のレジストマスクの不形成部における前記凸部との面積を前記印刷ずれによらず略等しくしたプリント基板。
  2. 第一のランドが第一のレジストマスク不形成部の略中央に設けられるとともに、第一のランドと第一のレジストマスクの不形成部との間隔は印刷ずれ寸法と略同一である請求項1記載のプリント基板。
  3. 幅狭の導出部は凸部より導出した請求項1記載のプリント基板。
  4. チップ部品が装着されるプリント基板と、このプリント基板上に形成されるとともに前記チップ部品の電極とはんだで固着される略同面積を有する第一のランド及び第二のランドと、前記第一のランドから導出される第一の信号導出部と前記第二のランドから導出される第二の信号導出部と、前記第一のランドを含む第一のレジストマスクの不形成部と、前記第二のランドを含む第二のレジストマスク不形成部とを備え、前記第二のランドに設けられるとともに前記第一の信号導出部と同方向かつ略同じ幅で形成された第一の凸部と、前記第一のランドに設けられるとともに前記第二の信号導出部と同方向かつ略同で形成された第二の凸部とを設け、前記第一の凸部の先端部は前記第二のレジストマスクの不形成部の印刷ずれ寸法以上突出させるとともに、前記第二の凸部の先端部は前記第一のレジストマスクの不形成部の印刷ずれ寸法以上突出させて形成し、前記第一のレジストマスクの不形成部における前記第一の信号導出部と、前記第二のレジストマスクの不形成部における前記第一の凸部との面積を前記印刷ずれによらず略等しくするとともに、前記第二のレジストマスクの不形成部における前記第二の信号導出部と、前記第一のレジストマスクの不形成部における前記第二の凸部との面積を前記印刷ずれによらず略等しくしたプリント基板。
  5. 第一のランドが第一のレジストマスク不形成部の略中央に設けられるとともに、前記第一のランドと前記第一のレジストマスクの不形成部との間隔は印刷ずれ寸法と略同一である請求項記載のプリント基板。
JP34246897A 1997-12-12 1997-12-12 プリント基板 Expired - Fee Related JP3697870B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34246897A JP3697870B2 (ja) 1997-12-12 1997-12-12 プリント基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34246897A JP3697870B2 (ja) 1997-12-12 1997-12-12 プリント基板

Publications (2)

Publication Number Publication Date
JPH11177221A JPH11177221A (ja) 1999-07-02
JP3697870B2 true JP3697870B2 (ja) 2005-09-21

Family

ID=18353980

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34246897A Expired - Fee Related JP3697870B2 (ja) 1997-12-12 1997-12-12 プリント基板

Country Status (1)

Country Link
JP (1) JP3697870B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5895374B2 (ja) * 2011-06-24 2016-03-30 株式会社村田製作所 電子部品

Also Published As

Publication number Publication date
JPH11177221A (ja) 1999-07-02

Similar Documents

Publication Publication Date Title
EP0531126B1 (en) Pattern structure of a printed circuit board
JP3697870B2 (ja) プリント基板
US5180097A (en) Method of mounting an electronic part onto a printed circuit board
JP2000299548A (ja) プリント基板のランド構造
JP2004319778A (ja) プリント基板
JPH01289190A (ja) プリント基板接続端子構造
JP2003023244A (ja) 回路基板
JP2606304B2 (ja) クリーム半田印刷方法
JPH0223694A (ja) チップ部品の取付構造
JP2007258524A (ja) プリント基板および半導体装置の実装方法
JPH0821772B2 (ja) 電子部品取り付け方法
JP2586327B2 (ja) 印刷配線板
JPH0878826A (ja) 電子部品搭載基体
JP2503565Y2 (ja) プリント配線基板の部品実装構造
JP2760142B2 (ja) 回路基板
JPH07326851A (ja) プリント回路
JPH04154191A (ja) はんだペーストの印刷方法及び印刷マスク
JPH04373156A (ja) クリーム半田接続方法
JP4303833B2 (ja) 多連チップ抵抗器とその製造方法
JPH01119085A (ja) プリント板
JP2003051664A (ja) チップ部品の取付構造
JPH0749826Y2 (ja) チップ部品の半田付構造
JPH0749825Y2 (ja) チップ部品の半田付構造
JP2008226964A (ja) プリント配線基板の接続装置
JPH0828556B2 (ja) プリント回路基板

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050215

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050401

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050614

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050627

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090715

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090715

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100715

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110715

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110715

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120715

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120715

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130715

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees