JPH0878826A - 電子部品搭載基体 - Google Patents
電子部品搭載基体Info
- Publication number
- JPH0878826A JPH0878826A JP6232156A JP23215694A JPH0878826A JP H0878826 A JPH0878826 A JP H0878826A JP 6232156 A JP6232156 A JP 6232156A JP 23215694 A JP23215694 A JP 23215694A JP H0878826 A JPH0878826 A JP H0878826A
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- electrode
- chip
- component mounting
- mounting substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/09381—Shape of non-curved single flat metallic pad, land or exposed part thereof; Shape of electrode of leadless component
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/04—Soldering or other types of metallurgic bonding
- H05K2203/048—Self-alignment during soldering; Terminals, pads or shape of solder adapted therefor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】
【目的】本発明は、電子部品搭載基体において、リフロ
ーの際の電子部品の位置ずれを防止し得るようにする。 【構成】面状の電極位置規制手段（９）を接続電極部
（８）に形成する。これによりリフローの際に液状とな
つた接続部材（７）が電極位置規制手段（９）の端部で
止められて、電極が所望の位置に接続部材（７）で接続
され、電子部品の位置ずれを防止し得る。
ーの際の電子部品の位置ずれを防止し得るようにする。 【構成】面状の電極位置規制手段（９）を接続電極部
（８）に形成する。これによりリフローの際に液状とな
つた接続部材（７）が電極位置規制手段（９）の端部で
止められて、電極が所望の位置に接続部材（７）で接続
され、電子部品の位置ずれを防止し得る。
Description
【０００１】
【目次】以下の順序で本発明を説明する。 産業上の利用分野 従来の技術（図１０〜図１３） 発明が解決しようとする課題（図１４） 課題を解決するための手段（図１及び図２） 作用（図１及び図２） 実施例（図１〜図９） 発明の効果
【０００２】
【産業上の利用分野】本発明は電子部品搭載基体に関
し、例えば電子部品を表面に実装する際、孔を穿設しな
いではんだ付けのみで実装する硬いプリント基板に適用
し得る。
し、例えば電子部品を表面に実装する際、孔を穿設しな
いではんだ付けのみで実装する硬いプリント基板に適用
し得る。
【０００３】
【従来の技術】従来、この種のプリント基板には、チツ
プ状に小形化した電子部品いわゆるチツプ形電子部品を
実装することによつて、実装厚さを減少させるものがあ
る。図１０（Ａ）及び（Ｂ）に示すように、チツプ形電
子部品１及び２は、１つの素子及びこれの２つの平たい
はんだ付電極（図示せず）が一体に封止され、はんだ付
電極が底面の長さ方向に配されている。因みに、チツプ
形電子部品２のはんだ付電極は、両端の中央部が半円形
状に凹んでいる。図１０（Ｃ）に示すように、チツプ形
電子部品３は、１つの素子のみが素子封止部３Ａに封止
され、素子封止部３Ａの対向する面からそれぞれ１対の
はんだ付電極リード３Ｂ及び３Ｃがプリント基板のラン
ド側に斜めに伸びるように配されている。
プ状に小形化した電子部品いわゆるチツプ形電子部品を
実装することによつて、実装厚さを減少させるものがあ
る。図１０（Ａ）及び（Ｂ）に示すように、チツプ形電
子部品１及び２は、１つの素子及びこれの２つの平たい
はんだ付電極（図示せず）が一体に封止され、はんだ付
電極が底面の長さ方向に配されている。因みに、チツプ
形電子部品２のはんだ付電極は、両端の中央部が半円形
状に凹んでいる。図１０（Ｃ）に示すように、チツプ形
電子部品３は、１つの素子のみが素子封止部３Ａに封止
され、素子封止部３Ａの対向する面からそれぞれ１対の
はんだ付電極リード３Ｂ及び３Ｃがプリント基板のラン
ド側に斜めに伸びるように配されている。
【０００４】図１１に示すように、チツプ形電子部品１
は、例えば実測した長さ及び幅がそれぞれ 3.3〔mm〕及
び 1.7〔mm〕であり、はんだ付電極が底面の両端から最
大 1.4〔mm〕の長さに形成されている。図１２に示すよ
うに、このチツプ形電子部品１をプリント基板面上には
んだ付けする際、チツプ形電子部品のはんだ付電極に比
して大きなランドが形成される。すなわちランド部４に
は、例えば長さ及び幅がそれぞれ 1.2〔mm〕及び 1,9
〔mm〕のランド５及び６が 1.6〔mm〕隔てて形成され
る。
は、例えば実測した長さ及び幅がそれぞれ 3.3〔mm〕及
び 1.7〔mm〕であり、はんだ付電極が底面の両端から最
大 1.4〔mm〕の長さに形成されている。図１２に示すよ
うに、このチツプ形電子部品１をプリント基板面上には
んだ付けする際、チツプ形電子部品のはんだ付電極に比
して大きなランドが形成される。すなわちランド部４に
は、例えば長さ及び幅がそれぞれ 1.2〔mm〕及び 1,9
〔mm〕のランド５及び６が 1.6〔mm〕隔てて形成され
る。
【０００５】ランド５及び６とこの周囲には、１点鎖線
で示すように、長さ及び幅をそれぞれ 0.1〔mm〕ずつ狭
くする範囲迄はんだレジストが塗布される。はんだレジ
ストが塗布された部分以外のランド５及び６上には斜線
で示すクリームはんだ７が印刷等によつて塗布される。
この後、図１３に示すように、チツプ形電子部品１は、
中心１Ａをランド部４の中心４Ａと合わせて載置され、
クリームはんだ７をリフローしてプリント基板に固着さ
れる。矩形のレジストの境界（以下レジスト境界とい
う）の内側のうち、はんだ付電極で覆われなかつた部分
は全てフイレツト形成部となる。
で示すように、長さ及び幅をそれぞれ 0.1〔mm〕ずつ狭
くする範囲迄はんだレジストが塗布される。はんだレジ
ストが塗布された部分以外のランド５及び６上には斜線
で示すクリームはんだ７が印刷等によつて塗布される。
この後、図１３に示すように、チツプ形電子部品１は、
中心１Ａをランド部４の中心４Ａと合わせて載置され、
クリームはんだ７をリフローしてプリント基板に固着さ
れる。矩形のレジストの境界（以下レジスト境界とい
う）の内側のうち、はんだ付電極で覆われなかつた部分
は全てフイレツト形成部となる。
【０００６】
【発明が解決しようとする課題】ところで上述の従来の
ランド５及び６の全体の形状は、チツプ形電子部品１の
底面形状をそのまま大きくした形状に形成されている。
また印刷する際のクリームはんだ７の種類は常に同一で
あるとは限らず、印刷量のばらつき等が発生する。さら
にリフロー炉内の温度のばらつきやプリント基板内の熱
密度差等により、リフローの熱によるプリント基板のそ
りや歪等が発生する。
ランド５及び６の全体の形状は、チツプ形電子部品１の
底面形状をそのまま大きくした形状に形成されている。
また印刷する際のクリームはんだ７の種類は常に同一で
あるとは限らず、印刷量のばらつき等が発生する。さら
にリフロー炉内の温度のばらつきやプリント基板内の熱
密度差等により、リフローの熱によるプリント基板のそ
りや歪等が発生する。
【０００７】このため図１４に示すように、リフロー後
のチツプ形電子部品１は、先に溶解したクリームはんだ
７の表面張力で引き寄せられる等により、一方のランド
側に偏つて固着される。すなわちリフロー後のチツプ形
電子部品１は中心１Ａの位置が一定の場所に揃わない。
回路自体は、通常のコンデンサ、抵抗、トランジスタ等
のチツプ形電子部品の固定位置が多少ずれても完成し
て、十分機能する。
のチツプ形電子部品１は、先に溶解したクリームはんだ
７の表面張力で引き寄せられる等により、一方のランド
側に偏つて固着される。すなわちリフロー後のチツプ形
電子部品１は中心１Ａの位置が一定の場所に揃わない。
回路自体は、通常のコンデンサ、抵抗、トランジスタ等
のチツプ形電子部品の固定位置が多少ずれても完成し
て、十分機能する。
【０００８】ところがチツプ形電子部品１のうち発光ダ
イオードを上述の方法でプリント基板に固着させると、
発光ダイオードの発光点の位置がずれたまま固着される
ことになる。このため完成した製品の外観上等に不具合
が起こるという問題があつた。
イオードを上述の方法でプリント基板に固着させると、
発光ダイオードの発光点の位置がずれたまま固着される
ことになる。このため完成した製品の外観上等に不具合
が起こるという問題があつた。
【０００９】本発明は以上の点を考慮してなされたもの
で、リフローの際の電子部品の位置ずれを防止し得る電
子部品搭載基体を提案しようとするものである。
で、リフローの際の電子部品の位置ずれを防止し得る電
子部品搭載基体を提案しようとするものである。
【００１０】
【課題を解決するための手段】かかる課題を解決するた
め本発明においては、電子部品（１）の電極に対応する
平らな接続電極（１１）が基体面上に複数配設された接
続電極部（８）を有し、電極と接続電極（１１）とを接
続部材（７）で接続して電子部品（１）が接続電極部
（８）に搭載される電子部品搭載基体において、接続電
極部（８）に、接続部材（７）が液状のときの電極の位
置を所定位置に規制する面状の電極位置規制手段（９）
を設ける。
め本発明においては、電子部品（１）の電極に対応する
平らな接続電極（１１）が基体面上に複数配設された接
続電極部（８）を有し、電極と接続電極（１１）とを接
続部材（７）で接続して電子部品（１）が接続電極部
（８）に搭載される電子部品搭載基体において、接続電
極部（８）に、接続部材（７）が液状のときの電極の位
置を所定位置に規制する面状の電極位置規制手段（９）
を設ける。
【００１１】
【作用】電極位置規制手段（９）を接続電極部（８）に
形成することにより、リフローの際に液状となつた接続
部材（７）が電極位置規制手段（９）の端部で止められ
て、電極が所望の位置に接続部材（７）で接続され、電
子部品（１）の位置ずれを防止し得る。
形成することにより、リフローの際に液状となつた接続
部材（７）が電極位置規制手段（９）の端部で止められ
て、電極が所望の位置に接続部材（７）で接続され、電
子部品（１）の位置ずれを防止し得る。
【００１２】
【実施例】以下図面について、本発明の一実施例を詳述
する。
する。
【００１３】図１２との対応部分に同一符号を付して示
す図１において、８は全体としてプリント基板上に形成
されたランド部を示し、チツプ形電子部品（ここでは発
光ダイオード）１を載置してリフローされる。ランド部
８は、ランド部４の構成に加えて、はんだレジストを塗
布したフイレツト非形成部９がランド５及び６の非対向
辺側の中央部にそれぞれ配されている。
す図１において、８は全体としてプリント基板上に形成
されたランド部を示し、チツプ形電子部品（ここでは発
光ダイオード）１を載置してリフローされる。ランド部
８は、ランド部４の構成に加えて、はんだレジストを塗
布したフイレツト非形成部９がランド５及び６の非対向
辺側の中央部にそれぞれ配されている。
【００１４】すなわちフイレツト非形成部９は、１点鎖
線で示すレジスト境界をランド５及び６の非対向辺側の
中央部でランド部８の中心８Ａに向かつて0.25〔mm〕だ
け拡大して形成されている。これにより２つのフイレツ
ト非形成部９はチツプ形電子部品１の長さと同一距離で
隔てられていることになる。またランド５及び６上では
んだレジストを塗布しないコ字形状の範囲のうちフイレ
ツト非形成部９で幅方向（紙面の上下方向）に隔てられ
た部分はフイレツト形成部１０となる。さらにこのコ字
形状の範囲のうちフイレツト形成部１０を除く部分は、
電極部１１となる。
線で示すレジスト境界をランド５及び６の非対向辺側の
中央部でランド部８の中心８Ａに向かつて0.25〔mm〕だ
け拡大して形成されている。これにより２つのフイレツ
ト非形成部９はチツプ形電子部品１の長さと同一距離で
隔てられていることになる。またランド５及び６上では
んだレジストを塗布しないコ字形状の範囲のうちフイレ
ツト非形成部９で幅方向（紙面の上下方向）に隔てられ
た部分はフイレツト形成部１０となる。さらにこのコ字
形状の範囲のうちフイレツト形成部１０を除く部分は、
電極部１１となる。
【００１５】以上の構成において、チツプ形電子部品１
をランド部８に接続する際には、ランド５及び６上のコ
字形状の範囲にクリームはんだ７が印刷等によつて塗布
される。この後、図２に示すように、ランド部８にはチ
ツプ形電子部品１が中心１Ａ及び８Ａを合わせて載置さ
れ、クリームはんだ７がリフローされる。
をランド部８に接続する際には、ランド５及び６上のコ
字形状の範囲にクリームはんだ７が印刷等によつて塗布
される。この後、図２に示すように、ランド部８にはチ
ツプ形電子部品１が中心１Ａ及び８Ａを合わせて載置さ
れ、クリームはんだ７がリフローされる。
【００１６】このときプリント基板のそり等が発生して
も、チツプ形電子部品１は、フイレツト非形成部９には
んだレジストが塗布されているため、長さ方向に移動す
ることが防止される。同様にチツプ形電子部品１は、は
んだレジストを塗布しないコ字形状の幅がチツプ形電子
部品１の幅と同一であることにより、幅方向に移動する
ことも防止される。
も、チツプ形電子部品１は、フイレツト非形成部９には
んだレジストが塗布されているため、長さ方向に移動す
ることが防止される。同様にチツプ形電子部品１は、は
んだレジストを塗布しないコ字形状の幅がチツプ形電子
部品１の幅と同一であることにより、幅方向に移動する
ことも防止される。
【００１７】これによりランド部８及びチツプ形電子部
品１は、リフロー後それぞれの中心８Ａ及び１Ａが合つ
た状態で互いに固着される。フイレツト形成部１０には
リフローしたクリームはんだ７が現れる。これによりは
んだ付けが完了したか否か及びはんだ付け状態の良否を
目で確認して判断することができる。
品１は、リフロー後それぞれの中心８Ａ及び１Ａが合つ
た状態で互いに固着される。フイレツト形成部１０には
リフローしたクリームはんだ７が現れる。これによりは
んだ付けが完了したか否か及びはんだ付け状態の良否を
目で確認して判断することができる。
【００１８】以上の構成によれば、フイレツト非形成部
９をランド部８に形成することにより、リフローの際に
液状となつたクリームはんだ７がレジスト境界で止めら
れて、はんだ付電極が所望の位置にはんだ付けされ、チ
ツプ形電子部品１の位置ずれを防止することができる。
特にチツプ形電子部品１が発光ダイオードである場合、
発光点を所望の位置に容易に合わせて固着することがで
きる。
９をランド部８に形成することにより、リフローの際に
液状となつたクリームはんだ７がレジスト境界で止めら
れて、はんだ付電極が所望の位置にはんだ付けされ、チ
ツプ形電子部品１の位置ずれを防止することができる。
特にチツプ形電子部品１が発光ダイオードである場合、
発光点を所望の位置に容易に合わせて固着することがで
きる。
【００１９】なお上述の実施例においては、フイレツト
非形成部９をランド５及び６の非対向辺側の中央部にそ
れぞれ配して、チツプ形電子部品１を接続する場合につ
いて述べたが、本発明はこれに限らず、図３に示すよう
に、ランド部１２のフイレツト非形成部１３をランド５
及び６の非対向辺側の両端部にそれぞれ配して、チツプ
形電子部品２を接続する場合にも適用できる。この場合
にも上述と同様の効果を得ることができる。
非形成部９をランド５及び６の非対向辺側の中央部にそ
れぞれ配して、チツプ形電子部品１を接続する場合につ
いて述べたが、本発明はこれに限らず、図３に示すよう
に、ランド部１２のフイレツト非形成部１３をランド５
及び６の非対向辺側の両端部にそれぞれ配して、チツプ
形電子部品２を接続する場合にも適用できる。この場合
にも上述と同様の効果を得ることができる。
【００２０】すなわちフイレツト非形成部１３は、１点
鎖線で示すレジスト境界をランド５及び６の非対向辺側
の両端部でランド部１２の中心１２Ａに向かつて従来の
位置から0.25〔mm〕だけ拡大して形成されている。これ
により２対のフイレツト非形成部１３はチツプ形電子部
品２の長さと同一距離で隔てられていることになる。ま
たランド５及び６上ではんだレジストを塗布しない凸形
状の範囲のうちフイレツト非形成部１３で挟まれた半円
形状の突出部はフイレツト形成部１４となる。さらにこ
の凸形状の範囲のうちフイレツト形成部１４を除く部分
は、電極部１５となる。
鎖線で示すレジスト境界をランド５及び６の非対向辺側
の両端部でランド部１２の中心１２Ａに向かつて従来の
位置から0.25〔mm〕だけ拡大して形成されている。これ
により２対のフイレツト非形成部１３はチツプ形電子部
品２の長さと同一距離で隔てられていることになる。ま
たランド５及び６上ではんだレジストを塗布しない凸形
状の範囲のうちフイレツト非形成部１３で挟まれた半円
形状の突出部はフイレツト形成部１４となる。さらにこ
の凸形状の範囲のうちフイレツト形成部１４を除く部分
は、電極部１５となる。
【００２１】ランド部１２及びチツプ形電子部品２のそ
れぞれの中心１２Ａ及び２Ａを合わせてリフローする
と、図４に示すように、チツプ形電子部品２は、フイレ
ツト非形成部１３にはんだレジストが塗布されているた
め、長さ方向に移動することが防止される。これにより
ランド部８とチツプ形電子部品１とは、リフロー後それ
ぞれの中心８Ａ及び１Ａが合つた状態で互いに固着され
る。またフイレツト形成部１４にリフローして現れたク
リームはんだを目で確認することによつて、はんだ付け
が完了したか否か及びはんだ付け状態の良否を判断する
ことができる。
れぞれの中心１２Ａ及び２Ａを合わせてリフローする
と、図４に示すように、チツプ形電子部品２は、フイレ
ツト非形成部１３にはんだレジストが塗布されているた
め、長さ方向に移動することが防止される。これにより
ランド部８とチツプ形電子部品１とは、リフロー後それ
ぞれの中心８Ａ及び１Ａが合つた状態で互いに固着され
る。またフイレツト形成部１４にリフローして現れたク
リームはんだを目で確認することによつて、はんだ付け
が完了したか否か及びはんだ付け状態の良否を判断する
ことができる。
【００２２】また上述の実施例においては、フイレツト
非形成部９を配して、チツプ形電子部品１が長さ方向に
ずれることを防止する場合について述べたが、本発明は
これに限らず、図５に示すように、ランド部１６のフイ
レツト非形成部１７をランド５及び６の中央部にそれぞ
れ配して、チツプ形電子部品３が幅方向（紙面の上下方
向）にずれることを防止する場合にも適用できる。
非形成部９を配して、チツプ形電子部品１が長さ方向に
ずれることを防止する場合について述べたが、本発明は
これに限らず、図５に示すように、ランド部１６のフイ
レツト非形成部１７をランド５及び６の中央部にそれぞ
れ配して、チツプ形電子部品３が幅方向（紙面の上下方
向）にずれることを防止する場合にも適用できる。
【００２３】すなわちランド５及び６には、１点鎖線で
示すレジスト境界の外側をはんだレジストで囲むことに
よつて、１対の矩形領域がそれぞれ形成される。この１
対の矩形領域を隔てる間隔部はフイレツト非形成部１７
であり、この幅がチツプ形電子部品３のはんだ付電極リ
ード３Ｂ及び３Ｃの内側の間隔と同一の 0.5〔mm〕であ
る。この１対の矩形領域の最大幅は、ここでは1.55〔m
m〕に形成されている。
示すレジスト境界の外側をはんだレジストで囲むことに
よつて、１対の矩形領域がそれぞれ形成される。この１
対の矩形領域を隔てる間隔部はフイレツト非形成部１７
であり、この幅がチツプ形電子部品３のはんだ付電極リ
ード３Ｂ及び３Ｃの内側の間隔と同一の 0.5〔mm〕であ
る。この１対の矩形領域の最大幅は、ここでは1.55〔m
m〕に形成されている。
【００２４】これにより図６に示すように、はんだ付電
極リード３Ｂ及び３Ｃを矩形領域に合わせたとき、はん
だ付電極リード３Ｂ及び３Ｃの外側の幅方向に残る部分
がフイレツト形成部１８となる。チツプ形電子部品３の
中心３Ｃは、はんだ付電極リード３Ｃがはんだ付電極リ
ード３Ｂに比して長いことにより、ランド部１６の中心
１６Ａに対してオフセツトして接続されることになる。
極リード３Ｂ及び３Ｃを矩形領域に合わせたとき、はん
だ付電極リード３Ｂ及び３Ｃの外側の幅方向に残る部分
がフイレツト形成部１８となる。チツプ形電子部品３の
中心３Ｃは、はんだ付電極リード３Ｃがはんだ付電極リ
ード３Ｂに比して長いことにより、ランド部１６の中心
１６Ａに対してオフセツトして接続されることになる。
【００２５】さらに上述の実施例においては、チツプ形
電子部品１のみをランド部８に接続し、はんだレジスト
を塗布したフイレツト非形成部９のレジスト境界によつ
て位置ずれを防止する場合について述べたが、本発明は
これに限らず、はんだ付電極の形状が異なる複数種類の
チツプ形電子部品を同一ランド部に接続したり、ランド
と基板露出面との境界で位置ずれを防止する場合にも適
用できる。
電子部品１のみをランド部８に接続し、はんだレジスト
を塗布したフイレツト非形成部９のレジスト境界によつ
て位置ずれを防止する場合について述べたが、本発明は
これに限らず、はんだ付電極の形状が異なる複数種類の
チツプ形電子部品を同一ランド部に接続したり、ランド
と基板露出面との境界で位置ずれを防止する場合にも適
用できる。
【００２６】すなわち例えば図７に示すように、ランド
部２０は、全体としてほぼＴ字形状でなるランド２１及
び２２を有し、チツプ形電子部品１又は３が接続され
る。ランド２１及び２２は、Ｔ字の横棒が互いに対向し
て長さ方向（紙面の左右方向）に 0.4〔mm〕隔てられ、
Ｔ字の縦棒端に幅 0.8〔mm〕の配線パターン２３及び２
４がそれぞれ接続されている。Ｔ字の横棒の幅（紙面の
上下方向の寸法）は 3.2〔mm〕でなる。Ｔ字の縦棒の長
さ（紙面の左右方向の寸法）及び幅はそれぞれ 1.6〔m
m〕及び 1.7〔mm〕でなる。
部２０は、全体としてほぼＴ字形状でなるランド２１及
び２２を有し、チツプ形電子部品１又は３が接続され
る。ランド２１及び２２は、Ｔ字の横棒が互いに対向し
て長さ方向（紙面の左右方向）に 0.4〔mm〕隔てられ、
Ｔ字の縦棒端に幅 0.8〔mm〕の配線パターン２３及び２
４がそれぞれ接続されている。Ｔ字の横棒の幅（紙面の
上下方向の寸法）は 3.2〔mm〕でなる。Ｔ字の縦棒の長
さ（紙面の左右方向の寸法）及び幅はそれぞれ 1.6〔m
m〕及び 1.7〔mm〕でなる。
【００２７】ランド２１及び２２には、銅箔を除去した
スリツト２５が、Ｔ字の横棒中央に開口するようにそれ
ぞれ形成されている。スリツト２５の長さ及び幅はそれ
ぞれ1.25〔mm〕及び 0.4〔mm〕でなる。またランド２１
及び２２には、銅箔を除去した矩形窓２６がスリツト２
３から長さ方向に 0.2〔mm〕隔てて形成されている。矩
形窓２６の長さ及び幅はそれぞれ 0.5〔mm〕及び 1.0
〔mm〕でなる。
スリツト２５が、Ｔ字の横棒中央に開口するようにそれ
ぞれ形成されている。スリツト２５の長さ及び幅はそれ
ぞれ1.25〔mm〕及び 0.4〔mm〕でなる。またランド２１
及び２２には、銅箔を除去した矩形窓２６がスリツト２
３から長さ方向に 0.2〔mm〕隔てて形成されている。矩
形窓２６の長さ及び幅はそれぞれ 0.5〔mm〕及び 1.0
〔mm〕でなる。
【００２８】さらにランド２１及び２２は、Ｔ字の縦棒
のほぼ半分がはんだレジストによつて矩形のレジスト境
界の外側をそれぞれ覆われている。１点鎖線で示す矩形
のレジスト境界は、長さ及び幅がそれぞれ 1.2〔mm〕及
び 2.2〔mm〕でなり、ランド部２０の中心から長さ方向
に均等に 1.4〔mm〕隔てられている。これによりスリツ
ト２５及び矩形窓２６をはんだレジストでほぼ半分覆つ
た矩形の電極及びフイレツト形成部２７が形成される。
のほぼ半分がはんだレジストによつて矩形のレジスト境
界の外側をそれぞれ覆われている。１点鎖線で示す矩形
のレジスト境界は、長さ及び幅がそれぞれ 1.2〔mm〕及
び 2.2〔mm〕でなり、ランド部２０の中心から長さ方向
に均等に 1.4〔mm〕隔てられている。これによりスリツ
ト２５及び矩形窓２６をはんだレジストでほぼ半分覆つ
た矩形の電極及びフイレツト形成部２７が形成される。
【００２９】図８に示すように、ランド部２０にチツプ
形電子部品１を接続する場合、クリームはんだ７はチツ
プ形電子部品１のはんだ付電極が当接する位置にはんだ
付電極の形状とほぼ同一の形状に塗布される。チツプ形
電子部品１をランド部２０に載置してクリームはんだ７
をリフローすると、チツプ形電子部品１は、はんだ付電
極の長さ方向の移動が矩形窓２６の境界で止められて、
位置ずれが防止される。フイレツト形成部２７Ａは、ラ
ンド２１及び２２のＴ字の縦棒のうち、チツプ形電子部
品１のはんだ付電極と矩形のレジスト境界で挟まれると
共に、矩形窓２６で幅方向に隔てられた狭い部分でな
る。
形電子部品１を接続する場合、クリームはんだ７はチツ
プ形電子部品１のはんだ付電極が当接する位置にはんだ
付電極の形状とほぼ同一の形状に塗布される。チツプ形
電子部品１をランド部２０に載置してクリームはんだ７
をリフローすると、チツプ形電子部品１は、はんだ付電
極の長さ方向の移動が矩形窓２６の境界で止められて、
位置ずれが防止される。フイレツト形成部２７Ａは、ラ
ンド２１及び２２のＴ字の縦棒のうち、チツプ形電子部
品１のはんだ付電極と矩形のレジスト境界で挟まれると
共に、矩形窓２６で幅方向に隔てられた狭い部分でな
る。
【００３０】図９に示すように、ランド部２０にチツプ
形電子部品３を接続する場合、クリームはんだ７は上述
した図５の矩形のレジスト境界とほぼ同一の位置にほぼ
同一の形状に塗布される。チツプ形電子部品３をランド
部２０に載置してクリームはんだ７をリフローすると、
チツプ形電子部品３は、はんだ付電極３Ｂ及び３Ｃの幅
方向の移動がスリツト２５の境界で止められて、位置ず
れが防止される。フイレツト形成部２７Ｂは、ランド２
１及び２２のＴ字の縦棒のうち、はんだ付電極３Ｂ及び
３Ｃの外側の幅方向部分でなる。
形電子部品３を接続する場合、クリームはんだ７は上述
した図５の矩形のレジスト境界とほぼ同一の位置にほぼ
同一の形状に塗布される。チツプ形電子部品３をランド
部２０に載置してクリームはんだ７をリフローすると、
チツプ形電子部品３は、はんだ付電極３Ｂ及び３Ｃの幅
方向の移動がスリツト２５の境界で止められて、位置ず
れが防止される。フイレツト形成部２７Ｂは、ランド２
１及び２２のＴ字の縦棒のうち、はんだ付電極３Ｂ及び
３Ｃの外側の幅方向部分でなる。
【００３１】さらに上述の実施例においては、はんだ７
の付着をはんだレジストによつて防止する場合について
述べたが、本発明はこれに限らず、カバーフイルム等、
はんだ７の付着を防止する材料として任意のものを使用
する場合にも適用できる。
の付着をはんだレジストによつて防止する場合について
述べたが、本発明はこれに限らず、カバーフイルム等、
はんだ７の付着を防止する材料として任意のものを使用
する場合にも適用できる。
【００３２】さらに上述の実施例においては、２つ及び
４つのはんだ付電極を有するチツプ形電子部品１〜３を
接続するランド部８、１２、１６及び２０を形成する場
合について述べたが、本発明はこれに限らず、３つ及び
５つ以上のはんだ付電極を有するチツプ形電子部品、例
えばトランジスタや集積回路を接続するランド部を形成
する場合にも適用できる。
４つのはんだ付電極を有するチツプ形電子部品１〜３を
接続するランド部８、１２、１６及び２０を形成する場
合について述べたが、本発明はこれに限らず、３つ及び
５つ以上のはんだ付電極を有するチツプ形電子部品、例
えばトランジスタや集積回路を接続するランド部を形成
する場合にも適用できる。
【００３３】さらに上述の実施例においては、ランド同
士が配線パターンで接続されたプリント基板面上にラン
ド部８、１２、１６及び２０を形成する場合について述
べたが、本発明はこれに限らず、柔らかく曲げることが
できる合成樹脂フイルム等、任意の材質や形状の基体面
上にランド部を形成する場合や、ランドのみが形成され
て、ワイヤで配線する場合にも適用できる。
士が配線パターンで接続されたプリント基板面上にラン
ド部８、１２、１６及び２０を形成する場合について述
べたが、本発明はこれに限らず、柔らかく曲げることが
できる合成樹脂フイルム等、任意の材質や形状の基体面
上にランド部を形成する場合や、ランドのみが形成され
て、ワイヤで配線する場合にも適用できる。
【００３４】さらに上述の実施例においては、チツプ形
電子部品１〜３のはんだ付電極を接続する際、クリーム
はんだ７を使用する場合について述べたが、本発明はこ
れに限らず、液状のときに付着する位置を規制したと
き、チツプ形電子部品の位置を表面張力等で自律的に規
制するものであれば任意の材質のものを使用して良い。
電子部品１〜３のはんだ付電極を接続する際、クリーム
はんだ７を使用する場合について述べたが、本発明はこ
れに限らず、液状のときに付着する位置を規制したと
き、チツプ形電子部品の位置を表面張力等で自律的に規
制するものであれば任意の材質のものを使用して良い。
【００３５】
【発明の効果】上述のように本発明によれば、電極位置
規制手段を接続電極部に形成することにより、リフロー
の際に液状となつた接続部材が電極位置規制手段の端部
で止められて、電極が所望の位置に接続部材で接続さ
れ、電子部品の位置ずれを防止し得る電子部品搭載基体
を実現できる。
規制手段を接続電極部に形成することにより、リフロー
の際に液状となつた接続部材が電極位置規制手段の端部
で止められて、電極が所望の位置に接続部材で接続さ
れ、電子部品の位置ずれを防止し得る電子部品搭載基体
を実現できる。
【図１】本発明による電子部品搭載基体の一実施例によ
るランド部を示す平面図である。
るランド部を示す平面図である。
【図２】実施例によるランド部に載置してリフロー後の
チツプ形電子部品の位置の説明に供する平面図である。
チツプ形電子部品の位置の説明に供する平面図である。
【図３】他の実施例によるランド部を示す平面図であ
る。
る。
【図４】他の実施例によるランド部に載置してリフロー
後のチツプ形電子部品の位置の説明に供する平面図であ
る。
後のチツプ形電子部品の位置の説明に供する平面図であ
る。
【図５】他の実施例によるランド部を示す平面図であ
る。
る。
【図６】他の実施例によるランド部に載置してリフロー
後のチツプ形電子部品の位置の説明に供する平面図であ
る。
後のチツプ形電子部品の位置の説明に供する平面図であ
る。
【図７】他の実施例によるランド部を示す平面図であ
る。
る。
【図８】他の実施例によるランド部に載置してリフロー
後のチツプ形電子部品の位置の説明に供する平面図であ
る。
後のチツプ形電子部品の位置の説明に供する平面図であ
る。
【図９】他の実施例によるランド部に載置してリフロー
後のチツプ形電子部品の位置の説明に供する平面図であ
る。
後のチツプ形電子部品の位置の説明に供する平面図であ
る。
【図１０】チツプ形電子部品の形状を示す斜視図であ
る。
る。
【図１１】チツプ形電子部品の平面寸法を示す略線図で
ある。
ある。
【図１２】従来のランド部を示す平面図である。
【図１３】従来のランド部に載置してリフロー前のチツ
プ形電子部品の位置の説明に供する平面図である。
プ形電子部品の位置の説明に供する平面図である。
【図１４】従来のランド部に載置してリフロー後のチツ
プ形電子部品の位置の説明に供する平面図である。
プ形電子部品の位置の説明に供する平面図である。
１〜３……チツプ形電子部品、３Ａ……素子封止部、３
Ｂ、３Ｃ……はんだ付電極リード、４、８、１２、１
６、２０……ランド部、１Ａ、２Ａ、３Ｄ、……（チツ
プ形電子部品の）中心、４Ａ、８Ａ、１２Ａ、１６Ａ…
…（ランド部の）中心、５、６、２１、２２……ラン
ド、７……クリームはんだ、９、１３、１７……フイレ
ツト非形成部、１０、１４、１８、２７Ａ、２７Ｂ……
フイレツト形成部、１１、１５……電極部、２３〜２４
……配線パターン、２５……スリツト、２６……矩形
窓、２７……電極及びフイレツト形成部。
Ｂ、３Ｃ……はんだ付電極リード、４、８、１２、１
６、２０……ランド部、１Ａ、２Ａ、３Ｄ、……（チツ
プ形電子部品の）中心、４Ａ、８Ａ、１２Ａ、１６Ａ…
…（ランド部の）中心、５、６、２１、２２……ラン
ド、７……クリームはんだ、９、１３、１７……フイレ
ツト非形成部、１０、１４、１８、２７Ａ、２７Ｂ……
フイレツト形成部、１１、１５……電極部、２３〜２４
……配線パターン、２５……スリツト、２６……矩形
窓、２７……電極及びフイレツト形成部。
Claims (9)
- 【請求項１】電子部品の電極に対応する平らな接続電極
が基体面上に複数配設された接続電極部を有し、上記電
極と上記接続電極とを接続部材で接続して上記電子部品
が上記接続電極部に搭載される電子部品搭載基体におい
て、 上記接続電極部に、 上記接続部材が液状のときの上記電極の位置を所定位置
に規制する面状の電極位置規制手段を具えることを特徴
とする電子部品搭載基体。 - 【請求項２】上記電極位置規制手段は、 上記接続部材が上記接続電極に付着することを阻止する
材質でなることを特徴とする請求項１に記載の電子部品
搭載基体。 - 【請求項３】上記電極位置規制手段は、 上記接続電極の上記所定位置に露出する上記基体の露出
面でなることを特徴とする請求項１に記載の電子部品搭
載基体。 - 【請求項４】上記接続電極は、 上記接続部材による接続状態を視覚的に確認させる接続
状態確認手段を配されていることを特徴とする請求項１
に記載の電子部品搭載基体。 - 【請求項５】上記基体は、板形状又はフイルム形状でな
ることを特徴とする請求項１に記載の電子部品搭載基
体。 - 【請求項６】上記接続電極は、上記板形状又はフイルム
形状の基体面上に印刷又はエツチング又は蒸着して形成
されることを特徴とする請求項１又は請求項５に記載の
電子部品搭載基体。 - 【請求項７】上記電子部品は、チツプ形状でなることを
特徴とする請求項１に記載の電子部品搭載基体。 - 【請求項８】上記電子部品は、光を発生する発光点を有
することを特徴とする請求項１又は請求項７に記載の電
子部品搭載基体。 - 【請求項９】上記接続部材は、はんだでなることを特徴
とする請求項１に記載の電子部品搭載基体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6232156A JPH0878826A (ja) | 1994-08-31 | 1994-08-31 | 電子部品搭載基体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6232156A JPH0878826A (ja) | 1994-08-31 | 1994-08-31 | 電子部品搭載基体 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0878826A true JPH0878826A (ja) | 1996-03-22 |
Family
ID=16934878
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6232156A Pending JPH0878826A (ja) | 1994-08-31 | 1994-08-31 | 電子部品搭載基体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0878826A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008041883A (ja) * | 2006-08-04 | 2008-02-21 | Iriso Denshi Kogyo Kk | 過電圧保護素子 |
| US8605446B2 (en) | 2011-03-16 | 2013-12-10 | Kabushiki Kaisha Toshiba | Electronic apparatus |
| JP2020072178A (ja) * | 2018-10-31 | 2020-05-07 | ミネベアミツミ株式会社 | 実装基板、および面状照明装置 |
-
1994
- 1994-08-31 JP JP6232156A patent/JPH0878826A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008041883A (ja) * | 2006-08-04 | 2008-02-21 | Iriso Denshi Kogyo Kk | 過電圧保護素子 |
| US8605446B2 (en) | 2011-03-16 | 2013-12-10 | Kabushiki Kaisha Toshiba | Electronic apparatus |
| JP2020072178A (ja) * | 2018-10-31 | 2020-05-07 | ミネベアミツミ株式会社 | 実装基板、および面状照明装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0878826A (ja) | 電子部品搭載基体 | |
| JPH0427183Y2 (ja) | ||
| JPS5853890A (ja) | 電子部品のはんだ付け方法 | |
| JP2001308503A (ja) | はんだ付け用電極構造 | |
| JPH10270837A (ja) | クリーム半田印刷方法 | |
| JPH05212852A (ja) | クリーム半田供給方法 | |
| JP2003023244A (ja) | 回路基板 | |
| JPH03289192A (ja) | プリント配線基板上における部品のはんだ付け方法 | |
| JP2606304B2 (ja) | クリーム半田印刷方法 | |
| JP2503565Y2 (ja) | プリント配線基板の部品実装構造 | |
| JPH0611531Y2 (ja) | 回路基板装置 | |
| JPH0430590A (ja) | 配線基板 | |
| JPH02172292A (ja) | 電子部品のはんだ付け接合方法 | |
| JP2527326Y2 (ja) | 回路基板装置 | |
| JPS63291494A (ja) | 表面実装用プリント配線板 | |
| JP2020161512A (ja) | 電子部品の実装用基板及びその製造方法 | |
| JPH11177221A (ja) | プリント基板 | |
| JP2586327B2 (ja) | 印刷配線板 | |
| TW202145849A (zh) | 晶片零件的安裝構造 | |
| JPH02303180A (ja) | プリント基板用半田印刷装置 | |
| JPS63263796A (ja) | チツプ部品の取付方法 | |
| JPH04368196A (ja) | プリント基板 | |
| JPH04196191A (ja) | プリント基板 | |
| JPH0382096A (ja) | ハンダ付方法 | |
| JPH06244541A (ja) | 回路基板装置 |