JP3679420B2 - ゲート電極成形方法 - Google Patents

ゲート電極成形方法 Download PDF

Info

Publication number
JP3679420B2
JP3679420B2 JP50862599A JP50862599A JP3679420B2 JP 3679420 B2 JP3679420 B2 JP 3679420B2 JP 50862599 A JP50862599 A JP 50862599A JP 50862599 A JP50862599 A JP 50862599A JP 3679420 B2 JP3679420 B2 JP 3679420B2
Authority
JP
Japan
Prior art keywords
layer
gate electrode
present
region
tantalum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP50862599A
Other languages
English (en)
Other versions
JP2002509635A (ja
Inventor
チャクラバーティー・キショア・ケイ
エリゾンド・フィリップ・ジェイ
Original Assignee
キャンディセント・テクノロジーズ・コーポレーション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by キャンディセント・テクノロジーズ・コーポレーション filed Critical キャンディセント・テクノロジーズ・コーポレーション
Publication of JP2002509635A publication Critical patent/JP2002509635A/ja
Application granted granted Critical
Publication of JP3679420B2 publication Critical patent/JP3679420B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02Manufacture of electrodes or electrode systems
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02Manufacture of electrodes or electrode systems
    • H01J9/022Manufacture of electrodes or electrode systems of cold cathodes
    • H01J9/025Manufacture of electrodes or electrode systems of cold cathodes of field emission cathodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2329/00Electron emission display panels, e.g. field emission display panels

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

技術分野
本発明は、フラット・パネル表示の分野に関する。特に、本発明は、フラット・パネル表示スクリーン用ゲート電極の成形方法に関する。
背景技術
たとえば、冷陰極(cold cathode)を利用するフラット表示装置では、ゲート電極(gate electrode)が必要である。このようなフラット・パネル表示装置では、第一電極(たとえば、ロー電極(row electrode))と第二電極(たとえば、ゲート電極)との間に、電子放出冷陰極が配置される。ロー電極とゲート電極との間に十分な電位を発生することにより、電子放出冷陰極に電子を放出させる。一つの手法では、放出した電子はゲート電極を介し表示スクリーンに向けて加速させる。このようなフラット・パネル表示装置では、開口を一様かつ一貫して、ゲート電極の重なりを避けるよう各開口間に十分な間隔を設けて配置することが望ましい。
そこで従来技術の図1を参照すると、従来のゲート電極の成形に使用される従来方法工程の側断面図が示されている。従来技術の図1に示すように、第一電極102には絶縁層104が堆積される。従来のゲート電極成形方法では、非絶縁材が絶縁層104の頂面に堆積されて非絶縁材のきわめて薄い絶縁層106(たとえば、およそ100オングストローム)を形成する。
次に、従来技術の図2を参照すると、従来のゲート電極成形方法では、次いで、典型的に108で示す球体をきわめて薄い絶縁層106上に堆積する。層106はきわめて薄いため、こうような従来のゲート成形方法では連続してきわめて薄い非絶縁層106を作成することがきわめて難しい。その結果、従来のゲート成形方法では、球体は、きわめて薄い非絶縁層106の表面を横切って一様または一貫して堆積されない。
次に、従来技術の図3を参照すると、非絶縁層110の第二層が次いできわめて薄い非絶縁層106上および球体108上に堆積される。従来技術の図3に示すように、非絶縁層110の第二層は、きわめて薄い層の非絶縁層106よりもかなり厚い。このような従来の手法では、きわめて薄い層の非絶縁層106は第二非絶縁層110と一緒にゲート電極の本体を構成する。
従来技術の図4に示すように、第二非絶縁層110の堆積後、球体108と球体108に横たわる第二非絶縁層110の部分とが除去される。その結果、典型的に112で示す、きわめて薄い非絶縁層106の区域から第二非絶縁層110が除去される。
なお、また従来技術の図4を参照すると、球体108と球体108に横たわる第二非絶縁層110の部分との除去後、エッチング工程が行われる。エッチング工程を用いて、きわめて薄い非絶縁層106を介し開口を形成する。上述のように、従来のゲート成形方法では、球体108は、きわめて薄い非絶縁層106の表面を横切って一様または一貫して堆積されない。その結果、第二非絶縁層110ときわめて薄い非絶縁層106の従来形成開口も同様にきわめて薄い非絶縁層106の表面を横切って一様または一貫して堆積されない。第二非絶縁層110ときわめて薄い非絶縁層106を介する開口の形成に加えて、従来のゲート電極成形方法のエッチング工程もまた第二非絶縁層110を実質的にエッチングする。第二非絶縁層110のエッチングによりその厚みを減少する。そのため、第二非絶縁層110がエッチング環境を受けた後所望の厚みになるように、第二非絶縁層110は、ゲート電極の所望の厚みよりも厚めにしなければならない。このように、従来技術の図5に示すように、従来のゲート電極成形方法は、ゲート電極を介する開口のエッチング時、表面全体を横切るゲート電極の厚みを減少する。
再び従来技術の図5を参照すると、他の欠点として、上記ゲート電極成形方法のエッチング工程中、第二非絶縁層110はエッチング環境の対象となる。第二非絶縁層110の厚みの減少に加え、エッチング環境は、たとえば、第二非絶縁層110の頂面の酸化等有害な影響を誘発する。第二非絶縁層110の頂面の酸化は、実質的に堆積した放出材の除去等他の工程を困難にする。このように、従来のゲート電極成形方法はゲート電極に不要なエッチングをさせ、ゲート電極の表面一体性を低下させる。
さらに他の欠点として、エッチング工程後、残るゲート・フィルムの厚み一様性は、採用されるエッチングシステムびエッチング一様性に決定的に左右される。大きい面積のパネルでは、大面積パネルを横切る十分なエッチング一様性を達成することはきわめて困難なため、このようなエッチング非一様性は重要な問題である。エッチング非一様性の問題は、極微小体のエッチング時にさらに悪化される。このように、ゲート電極を介し形成される開口の間隔を改善するゲート電極成形方法にとって困難性が存する。他の困難性は、ゲート電極を介する開口のエッチング時に表面全体を横切るゲート電極の厚みを減少しないゲート電極成形方法に存する。さらに他の困難性は、成形後における良好な表面一体性と非損傷頂面とを有するゲート電極を得る方法に存する。
発明の要約
本発明は、ゲート電極を介し形成される開口の改善間隔を得る方法より構成される。本発明は、さらに、ゲート電極を介し開口をエッチングするとき表面全体を横切るゲート電極の厚みを減少しない方法よりなる。本発明は、また、成形後良好な表面一体性と非損傷頂面とを有するゲート電極を提供する。
具体的には、一実施例において、ゲート金属層が下地基体上に形成されるようにゲート金属を下地基体上に堆積することよりなる。本発明において、ゲート金属層は、ゲート電極に望まれる厚みとほぼ同じ厚みにされる。次に、本発明は、ポリマー粒子をゲート金属層上に一様かつ一貫して堆積する。ついで犠牲ハード・マスク層をポリマー粒子とゲート金属層との上方に堆積する。本発明において、犠牲ハード・マスク層は、ゲート金属のエッチング中に悪影響/実質的にエッチングされない材料からなる。本発明は、ゲート金属層の第一領域が露出されるように、またゲート金属層の第二領域がハード・マスク層により被覆されたままであるように、ポリマー粒子の上になるハード・マスクの部分を除去する。除去工程後、本発明は、開口が第一領域でゲート金属層を介し完全に形成されるようにゲート金属層の第一領域をエッチングする。開口が形成された後、本発明は、ゲート金属層の第二領域の上になるハード・マスク層の残り部分を除去する。
一実施例において、ゲート金属はクロムからなる。このような実施例では、本発明は、開口が第一領域でクロム層を介し完全に形成されるように、塩素と酸素含有エッチング環境を使用して上記クロム層の第一領域を介しエッチングする。本願の目的のため、エッチング環境はエッチングを行うのに使用されるエッチング剤/ガス/プラズマを言う。本実施例は、また、下地基体を弗素含有エッチング環境にさらす。そのようにして、本発明は、クロム層の第一領域でクロム層を介し形成される開口の下の下地基体にそれぞれキャビティを形成する。クロム層の第二領域の上にあるハードマスク層の残り部分の除去後、本実施例は、それぞれキャビティをウエットエッチング剤にさらすことにより下地基体に形成されるキャビティを拡大する。
本発明のさらに他の実施例において、ゲート金属はタンタルよりなる。この本発明は、開口が第一領域でタンタル層を介し完全に形成されるように、塩素含有エッチング環境を使用して上記タンタル層の第一領域を介しエッチングする。本実施例はまた下地基体を塩素含有エッチング環境にさらす。このようにして、本発明は、タンタル層の第一領域でタンタル層を介し形成される開口の下の下地基体にそれぞれキャビティを形成する。タンタル層の第二領域の上になるハードマスク層の残り部分の除去後、本実施例は、それぞれキャビティを液状エッチング剤にさらすことにより下地基体に形成されるそれぞれキャビティを拡大する。
本発明のこれらおよび他の目的と利益は、各図面に例示される好ましい実施例の下記の詳細な説明を読んだ後、通常な技術を有する者にとってかならず明らかになる。
【図面の簡単な説明】
この明細書に組み入れられその一部をなす添付図面は、発明の実施例を例示し、その説明とともに発明の原理を説明する。
図1は、従来のゲート電極の成形中に使用される従来工程を例示する側断面図である。
図2は、従来のゲート電極の成形中に使用される他の従来工程を例示する側断面図である。
図3は、従来のゲート電極の成形中に使用されるさらに他の従来工程を例示する側断面図である。
図4は、従来のゲート電極の成形中に使用される他の従来工程を例示する側断面図である。
図5は、従来のゲート電極の成形中に使用される他の従来工程を例示する側断面図である。
図6−図13は、本発明によるゲート電極の成形を例示する側断面図である。
この説明中に言及する図面は、特に記載なき限り尺度に基づいて作図されていないものと理解されたい。
好適な実施例の説明
以下、本発明の好ましい実施例を詳細に説明する。その例が添付図面に例示されている。発明を好ましい実施例について説明するが、それらは発明をこれら実施例に限定するものではない。反対に、発明は、請求項に記載される発明の精神と範囲内に含まれる、代替、変型および同等物を包含するものである。さらにまた、本発明の以下の詳細な説明は、多くの特定詳細事項は本発明を十分に理解させるべく記載されている。しかし、本発明はこれら特定詳細事項なしに実施されることは当業者にとって明らかである。また、周知の方法、手順、構成部分、および回路は、本発明の態様が不必要に不明瞭にならないように、詳細に説明されていない。
図6を参照すると、本発明の開始工程を示す側断面図が示されている。本実施例において、第一電極600(たとえば、ロー電極)には誘電材よりなる層602が堆積される。本実施例において、誘電層602は、たとえば、二酸化珪素よりなる。しかし、本発明は、種々他の誘電材の使用に良く適している。さらに、図6に示されていないが、本発明は、また、ロー電極600と誘電層602との間に堆積される抵抗層を含む実施例における使用にも良く適している。このような抵抗層は、明確を目的に図6およびその他の図に示されていない。本実施例において、誘電層602はゲート電極を支持する下地基体を形成する。そこで、本願の目的のため、誘電層602を“下地基体”(underlying substrate)と称する。
さらに図6を参照すると、ゲート金属層604が下地基体602の上方に形成されるように、ゲート金属が下地基体602の上方に堆積される。本発明において、ゲート金属層604は、成形されるゲート電極の所望の厚みとほぼ同じ厚みに堆積される。すなわち、従来のゲート電極成形方法とは異なり、本発明は、ゲート金属を、成形されるゲート電極の企図/所望厚みより厚い厚みに堆積する必要がない。本実施例において、ゲート金属層602は、約300−600オングストローム範囲内の厚みに堆積される。ゲート金属をこのような厚みに堆積することにより、本発明は、その表面全体を横切る一貫する厚みと一様性を有するゲート金属層602を形成する。したがって、本発明は、従来のゲート電極成形方法にみられるきわめて薄い不連続金属層を排除する。本発明の一実施例において、ゲート金属層604はクロムよりなる。他の実施例において、ゲート金属層604はタンタルよりなる。このような金属は、とくに引用されないが、本発明はクロムまたはタンタルのみの使用に限定されない。
つぎに図7を参照すると、本発明は、ついで、ポリマー粒子または“球体”700を層604上に堆積する。本実施例において、ポリマー粒子700の堆積は、たとえば、電気泳動堆積法を用いて行われる。
再び図7を参照すると、粒子700の堆積後、構造部材(すなわち、ロー電極600,下地基体602,層604、および新たに堆積した粒子700)が乾燥される。
なお図7を参照すると、層604の厚み(たとえば、300−1000オングストローム)、したがって、小抵抗および連続性により、本発明は、粒子700の間隔の改善一様性を得る。すなわち、本発明は、従来のゲート電極成形方法に比べ粒子間隔の一様性を改善する。
つぎに図8を参照すると、粒子700の堆積後、本発明は、犠牲“ハード・マスク層”800をポリマー粒子700と層704上に堆積する。本発明において、ハード・マスク層800は、ゲート金属をエッチングするため使用されるプラズマエッチング環境を受けるとゲート金属より有意に低いエッチング速度を有する材料からなる。すなわち、本発明の犠牲ハード・マスク層は、本構造のゲート金属または他の層のエッチング中に悪影響/実質的にエッチングされない材料からなる。本実施例において、ハード・マスク層800は、アルミニュウムからなる。アルミニュウムは本実施例においてハード・マスク層800の材料として引用されないが、本発明は、また、たとえば、ニッケル、クロム等種々他の材料の使用に良く適している。ハード・マスク層800の選択は、構造部材の種々層からなる材料(すなわち、ロー電極、抵抗層、誘電体、ゲート電極等からなる材料)に左右される。加えて、本発明において、ハード・マスク層800の厚みは約200−1000オングストロームである。
つぎに、図9を参照すると、本発明はついで粒子700を除去する。その結果、ポリマー粒子700上にあるハード・マスク層800の部分も除去される。したがって、図9に示すように、層604の、典型的に900で示される第一領域は露出され、層604の第二領域はハード・マスク層800の残り部分により被覆されたままである。本実施例において、ポリマー粒子700は、構造部材を脱イオン水浴に浸漬し、構造部材を、たとえば、音響振動を使用する機械的剥離を受けさせることにより除去される。さらに具体的には、一実施例において、構造部材は、音響変換器にかけて、約5分間、特定サイズ範囲で約50−200ワットの電力範囲を有する粒子を除去するのに使用される周波数範囲で振動される。ついで、構造部材は、音響変換器にかけて、約5分間、特定サイズ範囲で約50−200ワットの電力範囲を有する粒子を除去するのに必要な周波数範囲で振動される。なお、本発明はまた、音響粒子除去方法のパラメーターを変えるのに良く適している。
なお図9を参照すると、本発明の他の実施例において、粒子700は、粒子のブラシ掛け(接触または非接触)と相まって粒子700に高圧流体スプレイを受けさせることにより除去される。
つぎに図10を参照すると、本発明は次いで、典型的に100で示す開口が層604を介し完全に形成されるように、層604の第一領域900をエッチングする。層604がクロムからなる場合の実施例において、塩素と酸素含有エッチング環境を使用して開口100を形成する。このような実施例では、構造部材に、約40秒間、電力50ワット、底部電極バイアス20ワット、温度60℃、および圧力1.33−2.66Pa(10−20ミリ・トル)からなるプラズマエッチング環境を受けさせる。層604がタンタルからなる場合の実施例において、弗素含有エッチング環境(たとえば、CHF3/CF4)を使用して開口1000を形成する。このような実施例において、構造部材は、約160秒間、電力400ワット、底部電極バイアス80ワット、温度60℃、および圧力1.995Pa(15ミリ・トル)からなるプラズマエッチング環境を受けさせる。しかし、本発明は、プラズマエッチング環境のパラメーターを変えることに良く適している。
なお図10を参照すると、開口1000のエッチング中、本発明のハード・マスク層800は、層604の下地頂面をプラズマ環境から保護する。したがって、従来のゲート電極形成方法と異なり、本発明は層604の頂面を、たとえば、酸化から保護する。したがって、本発明において、層604の頂面の状態は、その後の堆積放出材の除去等他の工程を困難にしない。そのため、本発明は、非損傷頂面を有し良好な表面一体性を有するゲート電極を提供する。
つぎに図11を参照すると、本発明はついで、下地基体602の相当量の厚みをエッチングする。層604がクロムからなる場合の実施例において、塩素と酸素含有エッチング環境を使用して開口1000を形成した場合の実施例において、構造部材は、弗素(たとえば、CHF3/CF4)を含有する他のエッチング環境を受ける。弗素エッチング環境を使用して下地基体602のキャビティ1100をエッチングする。本発明において、塩素と酸素含有エッチング環境から弗素含有エッチング環境への変化はエッチング環境の真空を破壊しないでなされる。層604がタンタルからなり、弗素含有エッチング環境を使用して開口1000を形成した場合の実施例において、同じ弗素エッチング環境を使用して下地基体602のキャビティ1100をエッチングする。
再び図11を参照すると、キャビティ1100のエッチング中、ハード・マスク層800は、層604の下地上面をプラズマ環境から保護し続ける。したがって、従来のゲート電極成形方法と異なり、本発明は層604の頂面を、たとえば、酸化から保護する。
つぎに図12を参照すると、本発明は次いで、層604の第二領域上にあるハード・マスク層800の残り部分を除去する。したがって、ハード・マスク層800は、層604と下地基体602とのエッチング中、層604の頂面を保護する。その結果、従来のゲート電極とは異なり、本発明により成形されるゲート電極の頂面は、多くのエッチング工程後でも初期の状態のままである。本実施例において、ハード・マスク層800は、約10%の水酸化ナトリウムからなる選択ウエットエッチング剤を使用して除去される。しかし、ハード・マスク層800はまた、種々他のエッチング剤を使用して除去できる。
次に、図13を参照すると、ハード・マスク層800の除去後、本発明は、残りの下地基体602を除去し、キャビティ1100をウエットエッチング剤にさらすことにより下地基体602に形成されるキャビティ1100を拡大する。したがって、ゲート電極と対応する下地キャビティとがこの発明の本実施例により成形される。従来のゲート電極成形方法に関連する多くの欠点を除去することにより、本発明は、歩留りを増大し、スループットを改善し、かつゲート成形に要する費用を削減する。また別に、ある形式の材料では、ハード・マスク層800は、キャビティのウエットエッチング中(すなわち、拡大中)に除去できることが考えられる。
本発明は、さらに、ゲート電極を介し開口をエッチングしているとき、表面全体を横切るゲート電極の厚みを減少しない方法からなる。本発明は、また、成形後、良好な表面一体性と非損傷頂面とを有するゲート電極を提供する。
例示および説明のため、以上本発明の具体例の説明をした。それらは完全ではなく、または発明を、開示された正確な態様に限定するものではなく、多くの変型および変更が上記の教示に照らし可能である。実施例は、発明の原理およびその実際の適用を良好に説明するために選択説明することによって、他の当業者が発明を最良に利用でき、種々変型を伴う種々実施例は考えられる特別の用途に適している。発明の範囲は添付した請求の範囲およびそれらの均等物により決められる。

Claims (1)

  1. a)タンタルからなる層を下地基体上に堆積する工程と、
    b)ポリマー粒子を前記タンタルからなる層上に電気泳動堆積法を用いて堆積する工程と、
    c)アルミニュウムからなるハード・マスク層を前記ポリマー粒子と前記タンタルからなる層との上に堆積する工程と、
    d)前記タンタルからなる層の第一領域が露出されるように、また前記タンタルからなる層の第二領域が前記ハード・マスク層により被覆されたままであるように、前記ポリマー粒子と前記ポリマー粒子上に存在する前記ハード・マスク層の部分とを除去する工程と、
    e)前記タンタルからなる層の前記第一領域および前記第一領域の下に位置する前記下地基体の一部とを、CHF 3 とCF 4 とを含有する環境下でプラズマエッチングすることで、前記第一領域および前記第一領域の下に位置する前記下地基体の一部に開口を形成する工程と、
    f)前記タンタルからなる層の前記第二領域上に存在する前記ハード・マスク層の残り部分を水酸化ナトリウムからなるウエットエッチング剤を使用して除去する工程、とを有することを特徴とする開口を備えるゲート電極の製造方法
JP50862599A 1997-07-07 1998-05-12 ゲート電極成形方法 Expired - Fee Related JP3679420B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/889,622 US6039621A (en) 1997-07-07 1997-07-07 Gate electrode formation method
US08/889,622 1997-07-07
PCT/US1998/009699 WO1999003123A1 (en) 1997-07-07 1998-05-12 Gate electrode formation method

Publications (2)

Publication Number Publication Date
JP2002509635A JP2002509635A (ja) 2002-03-26
JP3679420B2 true JP3679420B2 (ja) 2005-08-03

Family

ID=25395456

Family Applications (1)

Application Number Title Priority Date Filing Date
JP50862599A Expired - Fee Related JP3679420B2 (ja) 1997-07-07 1998-05-12 ゲート電極成形方法

Country Status (6)

Country Link
US (2) US6039621A (ja)
EP (1) EP0995213B1 (ja)
JP (1) JP3679420B2 (ja)
KR (1) KR100509259B1 (ja)
DE (1) DE69840327D1 (ja)
WO (1) WO1999003123A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6095883A (en) * 1997-07-07 2000-08-01 Candlescent Technologies Corporation Spatially uniform deposition of polymer particles during gate electrode formation
US6039621A (en) * 1997-07-07 2000-03-21 Candescent Technologies Corporation Gate electrode formation method
JPH11233004A (ja) * 1998-02-17 1999-08-27 Sony Corp 電子放出装置の製造方法
EP1088341A2 (en) * 1998-05-22 2001-04-04 The University Of Birmingham Method of producing a structured surface
WO2003089990A2 (en) * 2002-04-19 2003-10-30 Applied Materials, Inc. Process for etching photomasks
US7485024B2 (en) * 2005-10-12 2009-02-03 Chunghwa Picture Tubes, Ltd. Fabricating method of field emission triodes
JP2007287403A (ja) * 2006-04-14 2007-11-01 Futaba Corp 電界電子放出素子の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3116398B2 (ja) * 1991-03-13 2000-12-11 ソニー株式会社 平面型電子放出素子の製造方法及び平面型電子放出素子
US5199917A (en) * 1991-12-09 1993-04-06 Cornell Research Foundation, Inc. Silicon tip field emission cathode arrays and fabrication thereof
US5283500A (en) * 1992-05-28 1994-02-01 At&T Bell Laboratories Flat panel field emission display apparatus
JP2940360B2 (ja) * 1993-09-14 1999-08-25 双葉電子工業株式会社 電界放出素子アレイの製造方法
US5504385A (en) * 1994-08-31 1996-04-02 At&T Corp. Spaced-gate emission device and method for making same
US5601466A (en) * 1995-04-19 1997-02-11 Texas Instruments Incorporated Method for fabricating field emission device metallization
US5865657A (en) * 1996-06-07 1999-02-02 Candescent Technologies Corporation Fabrication of gated electron-emitting device utilizing distributed particles to form gate openings typically beveled and/or combined with lift-off or electrochemical removal of excess emitter material
US5865659A (en) * 1996-06-07 1999-02-02 Candescent Technologies Corporation Fabrication of gated electron-emitting device utilizing distributed particles to define gate openings and utilizing spacer material to control spacing between gate layer and electron-emissive elements
US6039621A (en) * 1997-07-07 2000-03-21 Candescent Technologies Corporation Gate electrode formation method

Also Published As

Publication number Publication date
JP2002509635A (ja) 2002-03-26
EP0995213A1 (en) 2000-04-26
WO1999003123A1 (en) 1999-01-21
EP0995213B1 (en) 2008-12-10
EP0995213A4 (en) 2001-04-04
US6217403B1 (en) 2001-04-17
DE69840327D1 (de) 2009-01-22
KR20010021544A (ko) 2001-03-15
US6039621A (en) 2000-03-21
KR100509259B1 (ko) 2005-08-22

Similar Documents

Publication Publication Date Title
JP2003518328A5 (ja)
JPS5812343B2 (ja) プラズマエツチングしたアルミニウム膜のエツチング処理後の侵食を防止するプラズマパツシベ−シヨン技術
JPH0836967A (ja) 鋭利な先端を有する均一なアレーの形成方法
JPS5941841A (ja) デバイスの製造方法
JP4165916B2 (ja) テーパプロファイルエッチング方法
JP3679420B2 (ja) ゲート電極成形方法
JP3441372B2 (ja) 白金食刻方法
US6306313B1 (en) Selective etching of thin films
EP1029337B1 (en) Spatially uniform deposition of polymer particles during gate electrode formation
JP3397275B2 (ja) トレンチの形成方法
JPH05190508A (ja) 薄膜のエッチング方法および積層薄膜のエッチング方法
TW201729285A (zh) 蝕刻方法
JP2000216148A (ja) ドライエッチングを含むデバイスの製作プロセス
JPS59167021A (ja) 半導体装置の製造方法
JP3304263B2 (ja) Itoのパターニング方法
US20010054599A1 (en) Etching method
JPH08321488A (ja) ドライエッチング方法及びマグネトロンrie装置
JPH09246249A (ja) ドライエッチング方法及び半導体装置の製造方法
JPH05160078A (ja) ドライエッチング方法
JP3409357B2 (ja) エッチング方法
JPH06310457A (ja) コンタクトホールの形成方法
JP2002351092A (ja) エッチング方法
JPH07122534A (ja) 白金のエッチング方法
JP2005089771A (ja) 撥水性構造およびその製造方法
JPH095796A (ja) 液晶表示装置における薄膜ダイオードの製造方法

Legal Events

Date Code Title Description
A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20031118

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20040109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040226

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040803

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041129

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20050324

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050419

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050513

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090520

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100520

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100520

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110520

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120520

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120520

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130520

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140520

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees