JPH06310457A - コンタクトホールの形成方法 - Google Patents
コンタクトホールの形成方法Info
- Publication number
- JPH06310457A JPH06310457A JP9604893A JP9604893A JPH06310457A JP H06310457 A JPH06310457 A JP H06310457A JP 9604893 A JP9604893 A JP 9604893A JP 9604893 A JP9604893 A JP 9604893A JP H06310457 A JPH06310457 A JP H06310457A
- Authority
- JP
- Japan
- Prior art keywords
- film
- contact hole
- etching
- forming
- gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】 テーパーを有するコンタクホールの形成方法
において、等方性エッチングによるホトレジストの寸法
変換差を補正し、より微細なコンタクトホールを形成す
る方法を提供する。 【構成】 等方性エッチングによりテーパーを形成後、
ドライプロセスにおけるエッチング堆積現象を利用し
て、ホトレジスト膜（１４）の開口部の側壁にフロロカ
ーボン（ＣＦX）からなるポリマー膜（１５）を付着
し、これを擬似マスクとして、異方性エッチングにより
残りのＳｉＯ2膜（１２）を完全に除去することによ
り、コンタクトホール（１６）を形成する。
において、等方性エッチングによるホトレジストの寸法
変換差を補正し、より微細なコンタクトホールを形成す
る方法を提供する。 【構成】 等方性エッチングによりテーパーを形成後、
ドライプロセスにおけるエッチング堆積現象を利用し
て、ホトレジスト膜（１４）の開口部の側壁にフロロカ
ーボン（ＣＦX）からなるポリマー膜（１５）を付着
し、これを擬似マスクとして、異方性エッチングにより
残りのＳｉＯ2膜（１２）を完全に除去することによ
り、コンタクトホール（１６）を形成する。
Description
【０００１】
【産業上の利用分野】本発明は、コンタクトホールの形
成方法に関し、さらに詳しく言えば、コンタクトホール
の上部にテーパーを施したコンタクトホールの形成方法
の改良に関するものである。
成方法に関し、さらに詳しく言えば、コンタクトホール
の上部にテーパーを施したコンタクトホールの形成方法
の改良に関するものである。
【０００２】
【従来の技術】近年、半導体集積回路の高集積化と多層
配線化が進展するに伴って、コンタクトホールのアスペ
クト比が増大する傾向にある。このため、コンタクトホ
ールにおける金属配線層のステップカバレージが悪化
し、断線等を引き起こすおそれがある。そこで、コンタ
クトホールにテ−パーを施して、断線等を防止すること
が行われている。
配線化が進展するに伴って、コンタクトホールのアスペ
クト比が増大する傾向にある。このため、コンタクトホ
ールにおける金属配線層のステップカバレージが悪化
し、断線等を引き起こすおそれがある。そこで、コンタ
クトホールにテ−パーを施して、断線等を防止すること
が行われている。
【０００３】以下、従来例のコンタクトホールの形成方
法を図５乃至図７を参照しながら説明する。図５におい
て、半導体基板上（１）に減圧ＣＶＤ法により、絶縁膜
としてＳｉＯ2膜（２）およびＢＰＳＧ膜（３）を形成
し、ホトリソグラフィー法により、コンタクトホール形
成領域上に開口部を設けたホトレジスト膜（４）を形成
している。
法を図５乃至図７を参照しながら説明する。図５におい
て、半導体基板上（１）に減圧ＣＶＤ法により、絶縁膜
としてＳｉＯ2膜（２）およびＢＰＳＧ膜（３）を形成
し、ホトリソグラフィー法により、コンタクトホール形
成領域上に開口部を設けたホトレジスト膜（４）を形成
している。
【０００４】図６において、ホトレジスト膜（４）をマ
スクとして、ＢＰＳＧ膜（３）を等方性エッチングす
る。本工程は、ＣＨＦ3ガスとＯ2ガスからなるエッチン
グガスによりプラズマエッチングをしており、これによ
り、コンタクトホールにテーパーが施されている。図７
において、残存したＳｉＯ2膜（２）を異方性エッチン
グにより完全に除去し、コンタクトホール（５）を形成
している。本工程は、ＣＨＦ3ガス、ＣＦ4ガスおよびＡ
ｒガスからなるエッチングガスでプラズマエッチングを
している。
スクとして、ＢＰＳＧ膜（３）を等方性エッチングす
る。本工程は、ＣＨＦ3ガスとＯ2ガスからなるエッチン
グガスによりプラズマエッチングをしており、これによ
り、コンタクトホールにテーパーが施されている。図７
において、残存したＳｉＯ2膜（２）を異方性エッチン
グにより完全に除去し、コンタクトホール（５）を形成
している。本工程は、ＣＨＦ3ガス、ＣＦ4ガスおよびＡ
ｒガスからなるエッチングガスでプラズマエッチングを
している。
【０００５】
【発明が解決しようとする課題】しかしながら、上記の
等方性エッチングでは、エッチングガスにＯ2ガスを含
むために、活性化したＯ2とホトレジスト膜（４）を構
成するＨ，Ｃ との間で反応を生じ、ホトレジスト膜
（４）に寸法変換差（H2-H1）を生じさせる。この寸法
変換差（H2-H1）は等方性エッチング量によって異なる
が、例えば２５００Åのエッチングをした場合には、
０．０５μ〜０．１μであった。このため、次の異方性
エッチング時には、ホトレジスト膜（４）の開口径がそ
の分大きくなっており、結果としてコンタクトホール
（５）の寸法が大きくなり、微細加工上の問題点とな
る。
等方性エッチングでは、エッチングガスにＯ2ガスを含
むために、活性化したＯ2とホトレジスト膜（４）を構
成するＨ，Ｃ との間で反応を生じ、ホトレジスト膜
（４）に寸法変換差（H2-H1）を生じさせる。この寸法
変換差（H2-H1）は等方性エッチング量によって異なる
が、例えば２５００Åのエッチングをした場合には、
０．０５μ〜０．１μであった。このため、次の異方性
エッチング時には、ホトレジスト膜（４）の開口径がそ
の分大きくなっており、結果としてコンタクトホール
（５）の寸法が大きくなり、微細加工上の問題点とな
る。
【０００６】本発明は、上記の問題点に鑑みて創作され
たものであり、等方性エッチング時に生じる寸法変換差
を補正し、より微細なコンタクトホールの形成を可能に
することを目的としている。
たものであり、等方性エッチング時に生じる寸法変換差
を補正し、より微細なコンタクトホールの形成を可能に
することを目的としている。
【０００７】
【課題を解決するための手段】本発明は、等方性エッチ
ング後に、ホトレジスト膜の開口部の側壁にエッチング
堆積現象を利用して付着し、これを次の異方性エッチン
グ時の擬似マスクとして用いたことを特徴としている。
ング後に、ホトレジスト膜の開口部の側壁にエッチング
堆積現象を利用して付着し、これを次の異方性エッチン
グ時の擬似マスクとして用いたことを特徴としている。
【０００８】
【作用】本発明によれば、ホトレジスト膜の開口部の側
壁にポリマー膜を付着して、異方性エッチングを行って
いるので、等方性エッチング時に生じる寸法変換差を補
正し、より微細なコンタクトホールを形成することがで
きる。
壁にポリマー膜を付着して、異方性エッチングを行って
いるので、等方性エッチング時に生じる寸法変換差を補
正し、より微細なコンタクトホールを形成することがで
きる。
【０００９】
【実施例】次に、本発明のコンタクトホールの形成方法
に係る実施例を図１乃至図４を参照しながら説明する。
図１において、半導体基板（１１）上に減圧ＣＶＤ法に
より、絶縁膜として約５０００ÅのＳｉＯ2膜（１２）
および約４０００ÅのＢＰＳＧ膜（１３）を形成し、ホ
トリソグラフィー法により、コンタクトホール形成領域
上に開口部を設けたホトレジスト膜（１４）を形成して
いる。
に係る実施例を図１乃至図４を参照しながら説明する。
図１において、半導体基板（１１）上に減圧ＣＶＤ法に
より、絶縁膜として約５０００ÅのＳｉＯ2膜（１２）
および約４０００ÅのＢＰＳＧ膜（１３）を形成し、ホ
トリソグラフィー法により、コンタクトホール形成領域
上に開口部を設けたホトレジスト膜（１４）を形成して
いる。
【００１０】図２において、ホトレジスト膜（１４）を
マスクとして、ＢＰＳＧ膜（１３）を等方性エッチング
する。本工程では、ＣＤＥエッチング装置を使用してお
り、１３１SCCMのＣＨＦ3ガスと１０SCCMのＯ2ガスから
なるエッチングガスを用い、真空度４．５Torr、ＲＦパ
ワー６００Ｗの条件で、プラズマエッチングをしてい
る。
マスクとして、ＢＰＳＧ膜（１３）を等方性エッチング
する。本工程では、ＣＤＥエッチング装置を使用してお
り、１３１SCCMのＣＨＦ3ガスと１０SCCMのＯ2ガスから
なるエッチングガスを用い、真空度４．５Torr、ＲＦパ
ワー６００Ｗの条件で、プラズマエッチングをしてい
る。
【００１１】図３において、ホトレジスト膜（１４）の
開口部の側壁にエッチング堆積法によりポリマー膜（１
５）を付着する。本工程は本発明の最も特徴とする工程
であり、異方性エッチング装置を使用し、６５SCCMのフ
ロン系ガスと５SCCMのＳＦ6ガスからなる堆積ガスを用
い、真空度０．０１Torr、ＲＦパワー１２０Ｗ、２００
Ｗの条件で、フロロカーボン（ＣＦx）からなるポリマ
ー膜（１５）を付着している。
開口部の側壁にエッチング堆積法によりポリマー膜（１
５）を付着する。本工程は本発明の最も特徴とする工程
であり、異方性エッチング装置を使用し、６５SCCMのフ
ロン系ガスと５SCCMのＳＦ6ガスからなる堆積ガスを用
い、真空度０．０１Torr、ＲＦパワー１２０Ｗ、２００
Ｗの条件で、フロロカーボン（ＣＦx）からなるポリマ
ー膜（１５）を付着している。
【００１２】図４において、ホトレジスト膜（１４）お
よびポリマー膜（１５）をマスクとして、残存している
ＳｉＯ2膜（１２）を異方性エッチングにより、完全に
除去し、コンタクトホール（１６）を形成する。本工程
は、６０SCCMのＣＨＦ3ガス、６０SCCMのＣＦ4ガスおよ
び８００SCCMのＡｒガスからなるエッチングガスを使用
し、真空度１．７Torr、ＲＦパワー７５０Ｗの条件で、
プラズマエッチングをしている。
よびポリマー膜（１５）をマスクとして、残存している
ＳｉＯ2膜（１２）を異方性エッチングにより、完全に
除去し、コンタクトホール（１６）を形成する。本工程
は、６０SCCMのＣＨＦ3ガス、６０SCCMのＣＦ4ガスおよ
び８００SCCMのＡｒガスからなるエッチングガスを使用
し、真空度１．７Torr、ＲＦパワー７５０Ｗの条件で、
プラズマエッチングをしている。
【００１３】次に、このようにして形成したコンタクト
ホール（１６）の大きさをＳＥＭにより測定した結果を
以下に示す（単位：μ）。 リソ後（H1） エッチング後（H3） 変換差 （１）本発明（120Ｗ) ０．８８ １．１１ −０．２３ （２）本発明（200Ｗ) ０．８９ １．０７ −０．１８ （３）従来例 ０．８８ １．１５ −０．２７ この結果から明らかなように、従来例によればエッチン
グ変換差（H1−H3）は、−０．２７μであるのに対し
て、本発明によれば、ポリマー膜（１５）の形成時のＲ
Ｆパワーが１２０Ｗのときは−０．２３μであり、ＲＦ
パワーが２００Ｗのときは、−０．１８μとなり、コン
タクトホール（１６）の拡がりが抑えられていることが
わかる。ＲＦパワーが２００Ｗの場合の方が、１２０Ｗ
の場合比べてエッチング変換差が小さいのは、ポリマー
膜（１５）の耐エッチング性が高いためであり、ＳｉＯ
2膜（１２）の表面で反射したイオンが側壁に付着して
いるポリマー膜（１５）により強い衝撃を与えることに
より、その膜質が緻密になる結果、耐エッチング性が向
上するためと考えられる。
ホール（１６）の大きさをＳＥＭにより測定した結果を
以下に示す（単位：μ）。 リソ後（H1） エッチング後（H3） 変換差 （１）本発明（120Ｗ) ０．８８ １．１１ −０．２３ （２）本発明（200Ｗ) ０．８９ １．０７ −０．１８ （３）従来例 ０．８８ １．１５ −０．２７ この結果から明らかなように、従来例によればエッチン
グ変換差（H1−H3）は、−０．２７μであるのに対し
て、本発明によれば、ポリマー膜（１５）の形成時のＲ
Ｆパワーが１２０Ｗのときは−０．２３μであり、ＲＦ
パワーが２００Ｗのときは、−０．１８μとなり、コン
タクトホール（１６）の拡がりが抑えられていることが
わかる。ＲＦパワーが２００Ｗの場合の方が、１２０Ｗ
の場合比べてエッチング変換差が小さいのは、ポリマー
膜（１５）の耐エッチング性が高いためであり、ＳｉＯ
2膜（１２）の表面で反射したイオンが側壁に付着して
いるポリマー膜（１５）により強い衝撃を与えることに
より、その膜質が緻密になる結果、耐エッチング性が向
上するためと考えられる。
【００１４】また、コンタクトホール（１６）の形状に
ついては、良好なテーパー形状が得られたが、ＲＦパワ
ーが１２０Ｗのものでは、等方性エッチングと異方性エ
ッチングの境界部分で非連続性がなく、よりなめらかな
形状が得られた。これも、ポリマー膜（１５）の膜質の
相違に起因していると考えられる。なお、本実施例で
は、絶縁膜としてＳｉＯ2膜（１２）およびＢＰＳＧ膜
（１３）からなる二層膜を使用しているが、本発明は単
層膜や三層以上の多層膜に対しても適用できるものであ
る。
ついては、良好なテーパー形状が得られたが、ＲＦパワ
ーが１２０Ｗのものでは、等方性エッチングと異方性エ
ッチングの境界部分で非連続性がなく、よりなめらかな
形状が得られた。これも、ポリマー膜（１５）の膜質の
相違に起因していると考えられる。なお、本実施例で
は、絶縁膜としてＳｉＯ2膜（１２）およびＢＰＳＧ膜
（１３）からなる二層膜を使用しているが、本発明は単
層膜や三層以上の多層膜に対しても適用できるものであ
る。
【００１５】
【発明の効果】本発明によれば、エッチング堆積現象を
利用してホトレジスト膜（１４）の開口部の側壁にポリ
マー膜（１５）を付着して、これを擬似マスクとして異
方性エッチングを行っているので、等方性エッチング時
に生じる寸法変換差を補正し、より微細なテーパー付コ
ンタクトホール（１６）を形成することができる。
利用してホトレジスト膜（１４）の開口部の側壁にポリ
マー膜（１５）を付着して、これを擬似マスクとして異
方性エッチングを行っているので、等方性エッチング時
に生じる寸法変換差を補正し、より微細なテーパー付コ
ンタクトホール（１６）を形成することができる。
【００１６】さらに本発明によれば、ポリマー膜（１
５）の形成時のＲＦパワーを調節することにより、等方
性エッチングと異方性エッチングの境界部分で非連続性
がなく、よりなめらかな形状のコンタクトホール（１
６）を形成することもできる。さらにまた本発明では、
ポリマー膜（１５）は異方性エッチング装置を所定の条
件に設定するだけで形成できるので、製造工程が容易で
ある利点もある。
５）の形成時のＲＦパワーを調節することにより、等方
性エッチングと異方性エッチングの境界部分で非連続性
がなく、よりなめらかな形状のコンタクトホール（１
６）を形成することもできる。さらにまた本発明では、
ポリマー膜（１５）は異方性エッチング装置を所定の条
件に設定するだけで形成できるので、製造工程が容易で
ある利点もある。
【図１】本発明の実施例に係るコンタクトホールの形成
方法を示す断面図である。
方法を示す断面図である。
【図２】本発明の実施例に係るコンタクトホールの形成
方法を示す断面図である。
方法を示す断面図である。
【図３】本発明の実施例に係るコンタクトホールの形成
方法を示す断面図である。
方法を示す断面図である。
【図４】本発明の実施例に係るコンタクトホールの形成
方法を示す断面図である。
方法を示す断面図である。
【図５】従来例に係るコンタクトホールの形成方法を示
す断面図である。
す断面図である。
【図６】従来例に係るコンタクトホールの形成方法を示
す断面図である。
す断面図である。
【図７】従来例に係るコンタクトホールの形成方法を示
す断面図である。
す断面図である。
Claims (1)
- 【請求項１】 半導体基板上の絶縁膜へのコンタクトホ
ールの形成方法において、 絶縁膜上に所定の開口部を設けたホトレジスト膜を形成
する工程と、 前記ホトレジスト膜をマスクとして前記絶縁膜の膜厚の
途中まで等方性エッチングをする工程と、 ホトレジスト膜の開口部の側壁にポリマー膜を付着する
工程と、 前記ホトレジスト膜および前記ポリマー膜をマスクとし
て前記絶縁膜の残りの膜厚を異方性エッチングにより完
全に除去する工程とを含むことを特徴としたコンタクト
ホールの形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9604893A JPH06310457A (ja) | 1993-04-22 | 1993-04-22 | コンタクトホールの形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9604893A JPH06310457A (ja) | 1993-04-22 | 1993-04-22 | コンタクトホールの形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06310457A true JPH06310457A (ja) | 1994-11-04 |
Family
ID=14154590
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9604893A Pending JPH06310457A (ja) | 1993-04-22 | 1993-04-22 | コンタクトホールの形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06310457A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010060984A (ko) * | 1999-12-28 | 2001-07-07 | 박종섭 | 반도체 장치의 콘택홀 형성방법 |
| KR100318462B1 (ko) * | 1997-10-16 | 2002-07-06 | 박종섭 | 반도체소자의미세패턴간극형성방법 |
-
1993
- 1993-04-22 JP JP9604893A patent/JPH06310457A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100318462B1 (ko) * | 1997-10-16 | 2002-07-06 | 박종섭 | 반도체소자의미세패턴간극형성방법 |
| KR20010060984A (ko) * | 1999-12-28 | 2001-07-07 | 박종섭 | 반도체 장치의 콘택홀 형성방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5841196A (en) | Fluted via formation for superior metal step coverage | |
| JP4583706B2 (ja) | 半導体素子の多層金属配線形成方法 | |
| JP3312604B2 (ja) | 半導体装置の製造方法 | |
| JPH07335748A (ja) | 半導体素子の製造方法 | |
| KR100252492B1 (ko) | 반도체디바이스의제조방법 | |
| US6653228B2 (en) | Method for preparing semiconductor including formation of contact hole using difluoromethane gas | |
| US20050161640A1 (en) | Etching gas composition for silicon oxide and method of etching silicon oxide using the same | |
| US6831007B2 (en) | Method for forming metal line of Al/Cu structure | |
| JPH06310457A (ja) | コンタクトホールの形成方法 | |
| KR100289655B1 (ko) | 반도체소자의금속배선형성방법 | |
| JP3282607B2 (ja) | 半導体装置の製造方法 | |
| JP2006032721A (ja) | 半導体装置の製造方法 | |
| JP2002141336A (ja) | 半導体装置の製造方法 | |
| JPH0590197A (ja) | 半導体装置の製造方法 | |
| KR0139072B1 (ko) | 접촉구멍에 플러그를 형성하는 공정을 갖는 반도체 장치 제조방법 | |
| US7148150B2 (en) | Method of forming metal line layer in semiconductor device | |
| JP3160972B2 (ja) | 半導体装置の製造方法 | |
| US20030064599A1 (en) | Pattern forming method | |
| JPH09321141A (ja) | 半導体装置の製造方法 | |
| KR100278995B1 (ko) | 반도체장치의 비어홀 형성방법 | |
| KR100509434B1 (ko) | 포토레지스트 점착성 개선 방법 | |
| JPH07193126A (ja) | 半導体装置及びその製造方法 | |
| US7723239B2 (en) | Method for fabricating capacitor in semiconductor device | |
| JP2001127156A (ja) | 半導体装置の製造方法 | |
| JPH07263571A (ja) | 半導体装置及び半導体装置の製造方法 |