JP2007287403A - 電界電子放出素子の製造方法 - Google Patents
電界電子放出素子の製造方法 Download PDFInfo
- Publication number
- JP2007287403A JP2007287403A JP2006111516A JP2006111516A JP2007287403A JP 2007287403 A JP2007287403 A JP 2007287403A JP 2006111516 A JP2006111516 A JP 2006111516A JP 2006111516 A JP2006111516 A JP 2006111516A JP 2007287403 A JP2007287403 A JP 2007287403A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- forming
- hole
- resist
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【解決手段】スピント型電界放出素子の製造方法は、絶縁基板上にカソード電極層を形成する工程と、カソード電極層を含む絶縁基板上に絶縁層とゲート電極層を順次積層させて形成する工程と、レジストとナノサイズのパーティクルからなるマスク層を形成する工程と、マスク層にイオンを照射し表面を酸化させる工程と、マスク層からナノサイズのパーティクルを薬液処理により除去し、レジストに微小なホールパターンを形成する工程と、微小なホールパターンからゲート電極と絶縁層をエッチングしてゲート電極とホールを形成する工程と、レジストを除去する工程と、ゲート電極の表面に剥離層を形成する工程と、ホール内に向けてエミッタ材料を蒸着することによってホール内にエミッタを形成する工程と、剥離層を除去することにより、この剥離層上に被着したエミッタ材料を除去する工程とからなる。
【選択図】図6
Description
電界電子放出型ディスプレイ(Field Emission Display。以下、「FED」と略称する。)は、金属または半導体表面への印加電界強度を109[V/m]程度にすると、トンネル効果により電子が障壁を通過して、常温でも真空中に電子放出が行われる電界放出(Field Emission)という原理で電子を放出するもので、電界放出素子といわれている。
FEDは、他のFPDと比較して、少ない消費電力で、大型のフラットパネルを実現できるといわれているもので、自発光方式で、白色輝度、ピーク輝度も高く、大きなコントラストをとることができ、全方向の視野角を持ち、応答性も高速であるという利点を備えたものである。
する(図11(d))。
しかし、これらの技術は装置性能に大きく左右される上に、その制御は容易ではない。即ち、微細化に伴うエミッタの形状やゲート電極間距離のばらつきによる素子毎の電子放出特性のばらつきは製造上避けることができないという問題点がある。特に、大画面のFEDを製造する場合には、大きな基板上にエミッタを均一に形成することが困難であるため、エミッタの配列が均一に形成されていない場合には、画面の位置により電界電子放出特性が均一でなくなり、画像を良好に表示することが困難な場合も生じやすかった。
カソード電極204を含む絶縁基板201上にSiO2を1μmの厚さに蒸着して絶縁層205を形成し、その上にMoを0.5μmの厚さに蒸着してゲート電極層206を形成し(図12(b))、
ゲート電極層206の表面に、平均粒径が0.4μmのポリメチルメタクリレート(PMMA)の微粒子207を分散させて、ゲート電極層206上で各微粒子207どうしが接触せずに適当な間隔があくようにし(図12(c))、
絶縁基板201の全体を150℃に加熱して、微粒子207を軟化させ、自重でつぶれ、その底面は点でなく面でゲート電極層206と接するようにし(図12(d))、
レジスト208を溶かさずに微粒子207のみを溶解する溶液を用いて現像し、微粒子207を除去して、レジスト208に、適当な間隔でほぼ一定の径の多数の微小孔210を広範囲にわたって形成する(図12(f))。
ゲート電極層206上に残ったレジスト208を溶剤で除去して、露光したゲート電極層206の表面を熱で酸化させ、0.2μm位の薄い酸化モリブデン(MnO3)からなる剥離層212を形成し、ゲート電極層206の上方から基板に対して垂直下方に向けてエミッタ材料213のMoを蒸着し、ホール211内にエミッタ214を形成し、その際、ゲート電極層206上にエミッタ材料213が積もるにつれて開口部206a上方の孔は次第に小さくなり、これに伴ってホール211内に入るエミッタ材料213の量も少なくなり、開口部206aが塞がるまで蒸着を行うと、ホール211内にはコーン形状のエミッタ214が形成され(図12(h))、
ホール径の縮小化、高密度化を図るため、従来のフォトマスクアライナを利用した製造方法では、1μmのホール径が実際上限界であり、また、引用文献1に記載の電界放出素子の製造方法は、径1μm以下のホールを形成できる電界放出素子の製造方法を提供することを目的としたものであるが、大型のガラス基板に1μmの微細パターンを露光するには、特別な露光装置、高価なフォトマスクアライナを用いるものであること、露光のフィールドサイズはせいぜい50mm程度であり、スループットが低くいこと、ホールの形成工程とホール径の縮小工程が必要であるため、工程数が多いこと、ホール径が大きい場合、成膜時間、エッチング時間が長くなり、生産性が悪くなること、等の課題があった。
一方、電子ビーム露光装置やイオンビーム露光装置は、ゲートホールの口径を1μm以下にできるが、基板の上に一度にパターニングできる面積は狭いために(例えば1×1mm)、パターニング時間が長くなるという課題があった。
また、PMMAの微粒子を大型基板全面に凝集させずに均一に散布するのは困難であった。更に、ホールを基板上の必要箇所に選択的に形成する技術も開示されていなかった。
また、イオン照射は、イオンの量を精密に制御できるのでレジストを残しつつナノパーティクルを変質させる制御性が高いため、工程の再現性がよく、効率よく微小ホールが形成され、さらに、光のように干渉することがないので、光を用いた場合よりレジストパターンをきれいに形成でき、その結果ホール形状も整った形に形成でき、
低電圧化、均一発光、表示品質の向上、長寿命化を実現した電界放出素子を製造することができる。
以上説明したように形成されたホール形成部19が形成されて、ゲート電極15が露出した電界放出素子の基板10(以下、本基板10という。)のゲート電極15上にレジスト22を塗布して全面に、マスク層20を形成する。
ナノパーティクル21は、「ガス中蒸発法」で生成してレジスト22中に独立分散させる。
マスク層20は、ナノパーティクル21が独立分散されているレジスト22をスピンコートで基板10の全面に塗布して形成され、膜厚は0.2μmとしている(図1)。なお、マスク層20は、インクジェットにより必要箇所のみ塗布して形成してもよい。
レジスト22を塗布した後に、本基板10を100℃の温度で加熱して、2分間プリベークする。
酸素イオンにより、マスク層20の表面を除去し、タングステンパーティクル21´を露出させ、さらに、タングステンパーティクル21´に酸素イオン31を照射して酸化させる。
その後、本基板10を120℃で30分間ポストベークしてレジスト22´を硬化させる。
照射するイオンは、本実施例では、酸素イオンを用いたが、N2O 、H2O 等の酸化性ガスを用いることができる。
ナノパーティクル21´を除去した部分には、直径0.1μm以下の窪み24が残ったレジスト22´に形成される(図4)。なお、ホール形成部19の斜面部分は、イオンに入射方向に対して、傾斜面となるため、照射密度が低く、エッチング量は、底面部より少なくなる。
この薬液としては、ナノパーティクルを選択的に除去するものであれば良く、銀のナノパーティクルの場合にはリン酸・硝酸混合液若しくは塩酸系エッチャントが好適である。この他にもナノパーティクル21の材質としてNiの場合、薬液として、FeCl3 が用いられる。
この実施例では、タングステンパーティクルに対して希硫酸を用いる場合を示したが、インジュウム(In)パーティクルに対して、昆酸(H2O:HCl:HNO3=1:1:0.16)を用いても同様にホールを形成してもよい。
この後は、図11(c)、図12(h)に記載されているような通常の工程、つまり、図6に示す本基板10のゲート電極15´の上に、Ni又はAlを本基板10に対して斜め方向から所定角度で斜め蒸着して、剥離層(図示なし、図11(c)の剥離層106に相当)を形成し、次に本基板10に対して垂直な方向から、剥離層及びホール25に向かって、エミッタ−材のMoを垂直蒸着し、エミッタ−26を形成する。この垂直蒸着により、剥離層の上にはMoの層(図示なし、図11(c)のMo層107に相当)が形成され、ホール25にはコーン状のエミッタ26が形成される。
この際、ホール25の上方は、円錐状に塞がれるため、エミッタ26も円錐状に成長し、ホール25の上方が塞がった後、剥離層をMo層とともに剥し、図7に示されるように、ホール25内にエミッタ26が形成された電界放出素子10を完成させ、更にそれを用いて、FEDを完成させる。ホール25は、平均径0.15μmで、FEDの1サブピクセル当たり500〜2000程度形成される。なお、剥離層を剥がすのと同時にエッチングストッパ18も剥がされる。
高価なマスクアライナ等の装置を用いずにスピント型FEDの微小ホールを容易に形成できる。イオン照射は、イオンの量を精密に制御できるのでレジストを残しつつナノパーティクルを変質させる制御性が高く工程の再現性がよい。イオンを用いる加工方法は、RIE(反応性イオンエッチング)もあるが、RIEは多量のイオンを用いるので本発明のような制御を再現性良く行なうことは困難である。
光を用いた場合よりレジストパターンをきれいに形成できる。低電圧駆動、均一発光、表示品質の向上、長寿命が実現できる。ホール径と絶縁膜の厚さは比例関係にあるため、ホール径が小さくなると、絶縁膜を薄くできる。
実施例1で説明した様に、ガラス基板11上にカソード電極12、抵抗層13を形成し、更に絶縁層14、ゲート電極15を形成し、ゲート電極15上に第2絶縁層16と集束電極17、エッチングストッパ層としてアルミ層18を形成し、そして、ホール形成部19に相当する部分のアルミ層18、集束電極17、第2絶縁層16を除去し、ゲート電極15の面を露出させた。
ゲート電極15上に、ナノパーティクル21が分散されているレジスト22をスピンコートで基板全面に塗布してマスク層20を形成し、膜厚は0.1μmとしている(図8(a))。
レジスト塗布後に100℃で2分間プリベークした。
具体的にはレジスト22をマスクとして利用し、アルゴン(Ar)イオン31を加速電圧1500eV、電流密度145mA/cm2 の条件で照射した(図8(b))。
アルゴンイオンを照射した場合のレジスト22と銀のナノパーティクル21のエッチングレートは、銀の方が数倍高いので、レジスト22を残しつつ銀パーティクル21を除去する(図8(c))。
その後基板を120℃で30分間ポストベークしてレジストを硬化させた(図8(c))。
イオンはArガスを用いる。Ar以外として例えば、Xe、He、N2 等の不活性ガスやH2 、等の還元性ガス、O2 、N2O 、H2O 、等の酸化性ガスを用いることができる。
レジスト23´を剥離して、カソード電極部が完成する。この後は、通常の工程により、FEDを完成させる。(図9(c))。
この実施例では、銀パーティクルを用いる例を示したが、金(Au)等、アルゴン(Ar)イオンに対するエッチングレートの高い金属も同様に用いることができる。
本実施例においては、直接イオンによりナノパーティクルが分散されたマスクをエッチングし、材料のエッチング速度の違いを利用して金属パーティクル部が先に除去され微細なホールパターンを形成するようにする。
低電圧、均一発光、表示品質の向上、長寿命、プロセス、ホール径と絶縁膜の厚さは比例関係にあるため、ホール径が小さくなると、絶縁膜を薄くできる。
14 絶縁膜、 15 ゲート電極、 16 絶縁膜、
17 集束電極、 18 エッチングストッパ、19 ホール形成部
20 マスク層、 21 ナノパーティクル、22 レジスト、
25 ホール、 26 エミッタ、
Claims (11)
- 絶縁基板上にカソード電極層を形成する工程と、
前記カソード電極層を含む絶縁基板上に絶縁層とゲート電極層を順次積層させて形成する工程と、
レジストとナノサイズのパーティクルからなるマスク層を形成する工程と、
前記マスク層にイオンを照射し表面を酸化させる工程と、
前記マスク層から前記ナノサイズのパーティクルを薬液処理により除去し、前記マスク層に微小なホールパターンを形成する工程と、
前記微小なホールパターンから前記ゲート電極と前記絶縁層をエッチングしてホールを形成する工程と、
前記マスク層を除去する工程と、
前記ゲート電極の表面に剥離層を形成する工程と、
前記ホール内に向けてエミッタ材料を蒸着することによってホール内にエミッタを形成する工程と、
前記剥離層を除去することにより、この剥離層上に被着したエミッタ材料を除去する工程と
を有するスピント型電界放出素子の製造方法。 - 前記マスク層は、インクジェット方式を用いて、選択的に必要部分に形成することを特徴とする請求項1に記載のスピント型電界放出素子の製造方法。
- 前記ナノサイズのパーティクルが金属材料であることを特徴とする請求項1に記載のスピント型電界放出素子の製造方法。
- 前記ナノサイズのパーティクルをガス中蒸発法で生成してレジストに独立分散させて塗布し、前記マスク層とすることを特徴とする請求項1に記載のスピント型電界放出素子の製造方法。
- 前記ナノサイズのパーティクルをイオンにより酸化させることを特徴とする請求項1に記載のスピント型電界放出素子の製造方法。
- 前記マスク層を形成する前に、エッチングストッパ層を形成する工程を有し、前記ホールを選択的に形成することを特徴とする請求項1に記載のスピント型電界放出素子の製造方法。
- 絶縁基板上にカソード電極層を形成する工程と、
前記カソード電極層を含む絶縁基板上に絶縁層とゲート電極層を順次積層させて形成する工程と、
レジストにナノサイズのパーティクルからなるマスク層を形成する工程と、
前記マスク層にイオンを照射し前記ナノサイズのパーティクルと前記レジスト剤を直接エッチングし、エッチングレートの差を利用して前記マスク層に微小なホールパターンを形成する工程と、
前記微小なホールパターンからゲート電極と絶縁層をエッチングしてホールを形成する工程と
前記レジストを除去する工程と、
前記ゲート電極の表面に剥離層を形成する工程と、
前記ホール内に向けてエミッタ材料を蒸着することによってホール内にエミッタを形成する工程と、
前記剥離層を除去することにより、この剥離層上に被着したエミッタ材料を除去する工程と
を有するスピント型電界放出素子の製造方法。 - 前記ナノサイズのパーティクルが金属材料であることを特徴とする請求項7に記載のスピント型電界放出素子の製造方法。
- 前記ナノサイズのパーティクルをレジストに分散させて塗布し、前記マスク層とすることを特徴とする請求項7に記載のスピント型電界放出素子の製造方法。
- 前記ナノサイズのパーティクルと前記レジスト剤を直接イオンによりエッチングすることを特徴とする請求項7に記載のスピント型電界放出素子の製造方法。
- 前記酸化させたナノサイズのパーティクルを選択的に除去することを特徴とする請求項7に記載のスピント型電界放出素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006111516A JP2007287403A (ja) | 2006-04-14 | 2006-04-14 | 電界電子放出素子の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006111516A JP2007287403A (ja) | 2006-04-14 | 2006-04-14 | 電界電子放出素子の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007287403A true JP2007287403A (ja) | 2007-11-01 |
Family
ID=38758996
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006111516A Pending JP2007287403A (ja) | 2006-04-14 | 2006-04-14 | 電界電子放出素子の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007287403A (ja) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04196026A (ja) * | 1990-11-28 | 1992-07-15 | Futaba Corp | 電界放出素子の製造方法 |
JPH08315722A (ja) * | 1995-05-11 | 1996-11-29 | Akira Tazaki | Mim/mis電子源およびその製造方法 |
JP2000208035A (ja) * | 1999-01-12 | 2000-07-28 | Nec Corp | 微小開口の形成方法、電界放出型冷陰極及びその製造方法及びこの電界放出型冷陰極を用いた平面画像装置 |
JP2001345042A (ja) * | 2000-06-01 | 2001-12-14 | Sony Corp | 冷陰極電界電子放出素子の製造方法、及び、冷陰極電界電子放出表示装置の製造方法 |
JP2002509635A (ja) * | 1997-07-07 | 2002-03-26 | キャンディセント・テクノロジーズ・コーポレーション | ゲート電極成形方法 |
JP2003257306A (ja) * | 2002-02-28 | 2003-09-12 | Canon Inc | 電子源の製造方法 |
JP2005230947A (ja) * | 2004-02-18 | 2005-09-02 | Toshiba Corp | 微細凸凹パターンの形成方法および微細凸凹パターン形成基板 |
-
2006
- 2006-04-14 JP JP2006111516A patent/JP2007287403A/ja active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04196026A (ja) * | 1990-11-28 | 1992-07-15 | Futaba Corp | 電界放出素子の製造方法 |
JPH08315722A (ja) * | 1995-05-11 | 1996-11-29 | Akira Tazaki | Mim/mis電子源およびその製造方法 |
JP2002509635A (ja) * | 1997-07-07 | 2002-03-26 | キャンディセント・テクノロジーズ・コーポレーション | ゲート電極成形方法 |
JP2000208035A (ja) * | 1999-01-12 | 2000-07-28 | Nec Corp | 微小開口の形成方法、電界放出型冷陰極及びその製造方法及びこの電界放出型冷陰極を用いた平面画像装置 |
JP2001345042A (ja) * | 2000-06-01 | 2001-12-14 | Sony Corp | 冷陰極電界電子放出素子の製造方法、及び、冷陰極電界電子放出表示装置の製造方法 |
JP2003257306A (ja) * | 2002-02-28 | 2003-09-12 | Canon Inc | 電子源の製造方法 |
JP2005230947A (ja) * | 2004-02-18 | 2005-09-02 | Toshiba Corp | 微細凸凹パターンの形成方法および微細凸凹パターン形成基板 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20040043219A1 (en) | Pattern forming method for carbon nanotube, and field emission cold cathode and method of manufacturing the cold cathode | |
EP1221710B1 (en) | Method of manufacturing triode carbon nanotube field emitter array | |
KR20030059291A (ko) | 카본 나노튜브의 패턴 형성 방법 및 전계 방출형 냉음극과그 제조 방법 | |
JP2002150922A (ja) | 電子放出装置、冷陰極電界電子放出素子及びその製造方法、並びに、冷陰極電界電子放出表示装置及びその製造方法 | |
JP2005183388A (ja) | 電界放出素子、それを適用した表示素子及びその製造方法 | |
US6803708B2 (en) | Barrier metal layer for a carbon nanotube flat panel display | |
JP2008147169A (ja) | Cntエミッタの製造方法 | |
US20060028111A1 (en) | Field emission device and field emission display using the same | |
US20040036401A1 (en) | Field electron emission apparatus and method for manufacturing the same | |
JP2002270085A (ja) | 電界電子放出素子とその製造方法 | |
JP2007257994A (ja) | 電界電子放出装置およびその製造方法 | |
JP3391360B2 (ja) | 電子放出素子及びその製造方法 | |
JP2007287403A (ja) | 電界電子放出素子の製造方法 | |
JP2004207239A (ja) | 電界放出素子およびその製造方法 | |
US6815238B2 (en) | Method of manufacturing field emission device | |
JP2009199939A (ja) | 電子放出装置及び電子放出装置の製造方法 | |
KR100752509B1 (ko) | 전자 방출 소자 및 그의 제조 방법 및 그를 이용한 전자방출 표시장치 및 그의 제조 방법 | |
JP2007080626A (ja) | 電子放出型電極及びその製造方法 | |
KR100569269B1 (ko) | 전계방출 표시소자의 제조방법 | |
JP5075007B2 (ja) | 冷陰極素子及びその製造方法並びにそれを備えた冷陰極ディスプレイ、照明装置及び液晶表示素子用バックライト | |
JP2009146751A (ja) | 電子放出素子、電子源、および、画像表示装置 | |
JP2006012700A (ja) | 電子放出素子の製造方法及び表示装置の製造方法 | |
JP4490975B2 (ja) | ファイバーを基にした電界放射型ディスプレイ | |
US8016630B2 (en) | Cathode planes for field emission devices | |
JP4082328B2 (ja) | 電子放出素子の製造方法及び表示装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090127 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110707 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110712 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110909 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120724 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20121211 |