JPH04196026A - 電界放出素子の製造方法 - Google Patents
電界放出素子の製造方法Info
- Publication number
- JPH04196026A JPH04196026A JP2322515A JP32251590A JPH04196026A JP H04196026 A JPH04196026 A JP H04196026A JP 2322515 A JP2322515 A JP 2322515A JP 32251590 A JP32251590 A JP 32251590A JP H04196026 A JPH04196026 A JP H04196026A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gate electrode
- resist
- electrode layer
- field emission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 230000005684 electric field Effects 0.000 title 1
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 239000000463 material Substances 0.000 claims abstract description 21
- 239000002245 particle Substances 0.000 claims description 32
- 229920003229 poly(methyl methacrylate) Polymers 0.000 claims description 27
- 239000004926 polymethyl methacrylate Substances 0.000 claims description 27
- 238000000034 method Methods 0.000 claims description 20
- 239000010419 fine particle Substances 0.000 claims description 13
- 238000000151 deposition Methods 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 6
- 229920002120 photoresistant polymer Polymers 0.000 claims description 6
- 150000002894 organic compounds Chemical class 0.000 claims description 3
- 239000005022 packaging material Substances 0.000 claims description 3
- 238000000926 separation method Methods 0.000 abstract 3
- 238000009413 insulation Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 5
- 238000007740 vapor deposition Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 3
- 239000002904 solvent Substances 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010894 electron beam technology Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 229910000476 molybdenum oxide Inorganic materials 0.000 description 2
- PQQKPALAQIIWST-UHFFFAOYSA-N oxomolybdenum Chemical compound [Mo]=O PQQKPALAQIIWST-UHFFFAOYSA-N 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 239000007921 spray Substances 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000004043 dyeing Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 235000011007 phosphoric acid Nutrition 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Cold Cathode And The Manufacture (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は、絶縁層のホール内にコーン形状のエミッタを
有するいわゆるスピンド型の電界放出素子の製造方法に
係り、特に絶縁層にホールを量産的に製造する方法に関
するものである。
有するいわゆるスピンド型の電界放出素子の製造方法に
係り、特に絶縁層にホールを量産的に製造する方法に関
するものである。
[従来の技術1
スピンド型の電界放出素子の従来の製造方法について図
5を用いて説明する。
5を用いて説明する。
■図5(a)に示すように、絶縁基板100土に、カソ
ード電極101と、絶縁層102と、ゲート電極層10
3を積層被着する。
ード電極101と、絶縁層102と、ゲート電極層10
3を積層被着する。
■その」二にレジストを被着し、例えばI 11m径程
度のゲートパターンの露光を光露光又は電子ビーム露光
により順次行う。その後、露光部のレジストを除去し、
さらにゲート電極層103と絶縁層1.02をエツチン
グし、図5(b)に示すようにゲーh 1.04及びポ
ール105を形成する。
度のゲートパターンの露光を光露光又は電子ビーム露光
により順次行う。その後、露光部のレジストを除去し、
さらにゲート電極層103と絶縁層1.02をエツチン
グし、図5(b)に示すようにゲーh 1.04及びポ
ール105を形成する。
■レジスト除去後、絶縁基板1. OOを同一平面内で
回転させながら斜め上方から同基板の表面にA fl
+−06を蒸着し、図5(c)に示すようにゲー1−1
04の開口部を狭くするとともに、剥離層を形成する。
回転させながら斜め上方から同基板の表面にA fl
+−06を蒸着し、図5(c)に示すようにゲー1−1
04の開口部を狭くするとともに、剥離層を形成する。
■図5(d)に示すように、基板に対して垂直上方から
エミッタ材料」07を蒸着させ、ホール1、05内にコ
ーン形状のエミッタ108を形成する。
エミッタ材料」07を蒸着させ、ホール1、05内にコ
ーン形状のエミッタ108を形成する。
0図5(e)に示すように、斜め蒸着させたAj210
6と不要なエミッタ材料107を除去する。
6と不要なエミッタ材料107を除去する。
[発明が解決しようとする課題1
ゲー1−104の開口部及びポール1.05をエツチン
グで形成するため、従来はレジス1−にゲートパターン
の露光を行っていたが、従来の露光装置は基板をミクロ
ン単位で正確に送り、小面積を露光しながら全面を走査
するものであった。このため、ゲートパターンの形状及
び間隔はきオフめで正確になるものの、−回の露光面積
が小さいために基板の全面にゲートパターンを露光する
のには相当の時間がかかり、小面積の基板にしか利用で
きなかった。即ち、近年まずまず大面積化しつつあるデ
イスプレィ装置用基板等に対しては量産性が良くないと
いう問題があった。
グで形成するため、従来はレジス1−にゲートパターン
の露光を行っていたが、従来の露光装置は基板をミクロ
ン単位で正確に送り、小面積を露光しながら全面を走査
するものであった。このため、ゲートパターンの形状及
び間隔はきオフめで正確になるものの、−回の露光面積
が小さいために基板の全面にゲートパターンを露光する
のには相当の時間がかかり、小面積の基板にしか利用で
きなかった。即ち、近年まずまず大面積化しつつあるデ
イスプレィ装置用基板等に対しては量産性が良くないと
いう問題があった。
また、図5(c)に示したようなA℃の斜め蒸着の蒸着
効率は大面積化には極めて悪く、デイスプレィ装置用基
板のようにがなり広い面積に対して斜めh向からの蒸着
を行なうと、ゲートの開口部の位置によって蒸着状態に
違いが生じてしまう。このため、形成されるエミッタの
形状の均一性に問題が生じ、この点においても量産に適
していないという問題、屯があった。
効率は大面積化には極めて悪く、デイスプレィ装置用基
板のようにがなり広い面積に対して斜めh向からの蒸着
を行なうと、ゲートの開口部の位置によって蒸着状態に
違いが生じてしまう。このため、形成されるエミッタの
形状の均一性に問題が生じ、この点においても量産に適
していないという問題、屯があった。
[課題を解決するための手段]
本発明に係る電界放出素子の製造方法は、絶縁基板上に
カソード電極を形成する工程と、前記カソード電極を含
む絶縁基板上に絶縁層とゲート電極層を順次積層させて
形成する工程と、前記グー1−電極層」二にレジストと
微粒子からなるマスク層を形成する工程と、前記マスク
層に露光する工程と、前記マスク層から前記微粒子を除
去して前記レジストに微小孔を形成する工程と、前記微
小孔から前記ゲート電極層と前記絶縁層をエツチングし
てゲート電極とホールを形成する工程と、前記レジスト
を除去する工程と、前記ゲート電極の表面に剥離層を形
成する工程と、前記ホール内に向けてエミッタ材料を蒸
着することによってポール内にエミッタを形成する工程
と、前記剥離層を除ノ(することにより、この剥離層上
に被着したエミッタ材料を除去する工程とを有している
。
カソード電極を形成する工程と、前記カソード電極を含
む絶縁基板上に絶縁層とゲート電極層を順次積層させて
形成する工程と、前記グー1−電極層」二にレジストと
微粒子からなるマスク層を形成する工程と、前記マスク
層に露光する工程と、前記マスク層から前記微粒子を除
去して前記レジストに微小孔を形成する工程と、前記微
小孔から前記ゲート電極層と前記絶縁層をエツチングし
てゲート電極とホールを形成する工程と、前記レジスト
を除去する工程と、前記ゲート電極の表面に剥離層を形
成する工程と、前記ホール内に向けてエミッタ材料を蒸
着することによってポール内にエミッタを形成する工程
と、前記剥離層を除ノ(することにより、この剥離層上
に被着したエミッタ材料を除去する工程とを有している
。
また、本発明によれば、前記製造方法に用いる前記微粒
子をポリメチルメタクリレート(PMMA)のような有
機化合物で構成してもよい。
子をポリメチルメタクリレート(PMMA)のような有
機化合物で構成してもよい。
また、本発明によれば、PMMA粒子を染色した光吸収
性のものを前記微粒子として用いてもよい。
性のものを前記微粒子として用いてもよい。
また、本発明によれば、光分解形のホトレジストを被覆
したPMMA粒子を前記微粒子として用いてもよい。
したPMMA粒子を前記微粒子として用いてもよい。
[実施例1
本発明に係る電界放出素子の製造方法の第1実施例を図
1によって説明する。
1によって説明する。
(1)図1 (a)に示すように、ガラス等の絶縁基板
1の上面に約0.3μmの厚さでA12層2を全面に蒸
着し、さらに必要に応じて約0.4I1mの厚さでSn
○2からなる抵抗層3を全面に蒸着する。そして、これ
をフ1トリソグラフィ法によってストライプ状にしてカ
ソード電極4を形成する。
1の上面に約0.3μmの厚さでA12層2を全面に蒸
着し、さらに必要に応じて約0.4I1mの厚さでSn
○2からなる抵抗層3を全面に蒸着する。そして、これ
をフ1トリソグラフィ法によってストライプ状にしてカ
ソード電極4を形成する。
(2)図1 (b)に示すように、前記カソード電極4
を含む絶縁基板1上に5in2を]I2 mの厚さに蒸
着して絶縁層5を形成する。さらに、その上にMoを0
.5μmの厚さに蒸着してゲート電極層6を形成する。
を含む絶縁基板1上に5in2を]I2 mの厚さに蒸
着して絶縁層5を形成する。さらに、その上にMoを0
.5μmの厚さに蒸着してゲート電極層6を形成する。
(3)図1 (C)に示すように、前記ゲート電極層6
の表面に、平均粒径が0.4μmのポリメチルメタクリ
レ−h(PMMA)粒子7を分散させる。この場合、P
MMA粒子7の表面を接触帯電させた状態でスプレー法
等によって分散させ、ゲート電極層6上で各PMMA粒
子7どうしが接触せずに適当な間隔があくようにする。
の表面に、平均粒径が0.4μmのポリメチルメタクリ
レ−h(PMMA)粒子7を分散させる。この場合、P
MMA粒子7の表面を接触帯電させた状態でスプレー法
等によって分散させ、ゲート電極層6上で各PMMA粒
子7どうしが接触せずに適当な間隔があくようにする。
(4)図1 (d)に示すように、前記絶縁基板1の全
体を150℃に加熱する。これによって前記PMMA粒
子7は軟化して自重でつぶれ、その底面は点でなく面で
ゲート電極層6と接するようになる。
体を150℃に加熱する。これによって前記PMMA粒
子7は軟化して自重でつぶれ、その底面は点でなく面で
ゲート電極層6と接するようになる。
(5)図1 (e)に示すように、前記PMMA粒子7
を覆うように光架橋形レジスト8(以下、レジスト8と
呼ぶ。)をゲート電極層6上にスピンコード法で被着さ
せ、前記PMMA粒子7と共にゲート電極層6上にマス
ク層9を形成する。そして、マスク層9の全面に紫外線
を露光して前記レジスト8を硬化させる。さらに、02
プラズマアツシングによってPMMA粒子7の頂部のレ
ジスト8のみを選択的に焼却除去し、PMMA粒子7の
頂部のみをレジスト8から露出させる。
を覆うように光架橋形レジスト8(以下、レジスト8と
呼ぶ。)をゲート電極層6上にスピンコード法で被着さ
せ、前記PMMA粒子7と共にゲート電極層6上にマス
ク層9を形成する。そして、マスク層9の全面に紫外線
を露光して前記レジスト8を硬化させる。さらに、02
プラズマアツシングによってPMMA粒子7の頂部のレ
ジスト8のみを選択的に焼却除去し、PMMA粒子7の
頂部のみをレジスト8から露出させる。
(6)図1 (f)に示すように、レジスト8を溶かさ
ずにPMMA粒子のみを溶解する溶剤を用いて現像し、
PMMA粒子7を除去する。これによってレジスト8に
は、適当な間隔でほぼ一定の径の多数の微小孔10が広
範囲にわたって形成される。
ずにPMMA粒子のみを溶解する溶剤を用いて現像し、
PMMA粒子7を除去する。これによってレジスト8に
は、適当な間隔でほぼ一定の径の多数の微小孔10が広
範囲にわたって形成される。
(7)図1 (g)に示すように、前記微小孔10から
ゲート電極層6と絶縁層5をそれぞれケミカルエツチン
グする。即ち、ゲート電極層6にはH3PO4+HNO
3を用いてエツチングを行い、1μm径位の開口部6a
を形成する。また、絶縁層5にはHFでサイドエツチン
グを行い、ゲート電極層6の開口部6aより大きい径の
空洞を形成してホール11をつくる。
ゲート電極層6と絶縁層5をそれぞれケミカルエツチン
グする。即ち、ゲート電極層6にはH3PO4+HNO
3を用いてエツチングを行い、1μm径位の開口部6a
を形成する。また、絶縁層5にはHFでサイドエツチン
グを行い、ゲート電極層6の開口部6aより大きい径の
空洞を形成してホール11をつくる。
(8)ゲート電極層6上に残ったレジスト8を溶剤で除
去する。そして、露出したゲート電極層6の表面を熱で
酸化させ、0.2μm位の薄い酸化モリブデン(M n
O3)からなる剥離層12を形成する。
去する。そして、露出したゲート電極層6の表面を熱で
酸化させ、0.2μm位の薄い酸化モリブデン(M n
O3)からなる剥離層12を形成する。
(9)次に、ゲート電極層6の上方から基板に対して垂
直下方に向けてエミッタ材料13のMOを蒸着し、前記
ホール11内にエミッタ14を形成する。図1 (h)
に示すように、ゲート電極層6上にエミッタ材料13が
積もるにつれて開口部6a上方の孔は次第に小さくなり
、これに伴ってホール11内に入るエミッタ材料13の
量も少なくなる。従って開口部6aが塞がるまで蒸着を
行うと、ホール11内にはコーン形状のエミッタ14が
形成される。
直下方に向けてエミッタ材料13のMOを蒸着し、前記
ホール11内にエミッタ14を形成する。図1 (h)
に示すように、ゲート電極層6上にエミッタ材料13が
積もるにつれて開口部6a上方の孔は次第に小さくなり
、これに伴ってホール11内に入るエミッタ材料13の
量も少なくなる。従って開口部6aが塞がるまで蒸着を
行うと、ホール11内にはコーン形状のエミッタ14が
形成される。
(10) 前記剥離層12の酸化モリブデンは水溶性
なので、図1 (i)に示すように、これを水で溶かし
て不要なエミッタ材料13をゲート電極層6から剥離す
る。そして、ゲート電極層6上にホトレジストを被着し
、フォトリングラフィ法によって前記カソード電極4と
直交するストライプ状のパターンに加工し、ゲート電極
15を形成する。
なので、図1 (i)に示すように、これを水で溶かし
て不要なエミッタ材料13をゲート電極層6から剥離す
る。そして、ゲート電極層6上にホトレジストを被着し
、フォトリングラフィ法によって前記カソード電極4と
直交するストライプ状のパターンに加工し、ゲート電極
15を形成する。
以上のように製造された電界放出素子によれば、カソー
ド電極4とゲート電極15は互いに直交するストライブ
状であり、画電極はマトリクスを構成している。従って
、図示しないコレクタに所定の電位を与えるとともに、
カソード電極4とゲート電極15を適宜のタイミングで
駆動すれば、絶縁基板1上の所望の領域にあるエミッタ
群を選択して電子を放出させることができる。
ド電極4とゲート電極15は互いに直交するストライブ
状であり、画電極はマトリクスを構成している。従って
、図示しないコレクタに所定の電位を与えるとともに、
カソード電極4とゲート電極15を適宜のタイミングで
駆動すれば、絶縁基板1上の所望の領域にあるエミッタ
群を選択して電子を放出させることができる。
図4は、このような電界放出素子16を用いた蛍光表示
装置を示している。前述した7トリクス状の電子放出部
が形成されている絶縁基板1の上方には、透光性を有す
る絶縁基板17が設けられている。該絶縁基板17の内
面には、透光性の電極18に蛍光体19をベタ状に被着
させた発光表示部としてのコレクタ20が形成されてい
る。両絶縁基板1,17の外周は図示しない側面板で封
止されており、内部は高真空状態に排気されている。
装置を示している。前述した7トリクス状の電子放出部
が形成されている絶縁基板1の上方には、透光性を有す
る絶縁基板17が設けられている。該絶縁基板17の内
面には、透光性の電極18に蛍光体19をベタ状に被着
させた発光表示部としてのコレクタ20が形成されてい
る。両絶縁基板1,17の外周は図示しない側面板で封
止されており、内部は高真空状態に排気されている。
以上の構成において、コレクタ20に所定の正電圧を与
えた状態で、電子放出部のカソード電極4とゲート電極
15を適宜に駆動すれば、マトリクス上の所望の位置に
あるエミッタ群を駆動できる。そして、ベク状の蛍光体
19のうち、駆動されたエミッタ群の上方にある所望の
領域に電子を射突さゼで発光させることができるので、
文字・図形等のグラフィック表示を行うことができる。
えた状態で、電子放出部のカソード電極4とゲート電極
15を適宜に駆動すれば、マトリクス上の所望の位置に
あるエミッタ群を駆動できる。そして、ベク状の蛍光体
19のうち、駆動されたエミッタ群の上方にある所望の
領域に電子を射突さゼで発光させることができるので、
文字・図形等のグラフィック表示を行うことができる。
この表示は、透光性の電極18及び絶縁基鈑17を介し
て、該絶縁基板j7の外側から観察することができる。
て、該絶縁基板j7の外側から観察することができる。
次に、本発明に係る電界放出素子の製造方法の第2実施
例を図2によって説明する。
例を図2によって説明する。
(1)図2(a)において、31は絶縁基板、34はA
j2層32及び抵抗層33からなるカソード電極、35
は絶縁層、36はゲート電極層であり、これらの材質及
び製法等は第1実施例と同じである。そして、前記ゲー
ト電極層36の表面に光架橋形レジスl−37(レジス
ト37と呼ぶ。)を1μmの厚さでスピンコートシ、乾
燥して溶剤を蒸発させる。
j2層32及び抵抗層33からなるカソード電極、35
は絶縁層、36はゲート電極層であり、これらの材質及
び製法等は第1実施例と同じである。そして、前記ゲー
ト電極層36の表面に光架橋形レジスl−37(レジス
ト37と呼ぶ。)を1μmの厚さでスピンコートシ、乾
燥して溶剤を蒸発させる。
(2)0.6um径のPMMA粒子38を赤黒等の染料
溶液で染色して着色し、紫外線を吸収するPMMA粒子
39を形成する。これをレジス1へ37の」二に接触帯
電等により均一に分散・被着させてマスク層40とする
。そしてこれを加熱すると、粒子39とレジスト37け
軟化し、図2(b)に示すように粒子39の底部がレジ
スト37の中に入り込んで粒子39とレジスト37が固
着する。
溶液で染色して着色し、紫外線を吸収するPMMA粒子
39を形成する。これをレジス1へ37の」二に接触帯
電等により均一に分散・被着させてマスク層40とする
。そしてこれを加熱すると、粒子39とレジスト37け
軟化し、図2(b)に示すように粒子39の底部がレジ
スト37の中に入り込んで粒子39とレジスト37が固
着する。
(3)図2(C)に示すように、PMMA粒子39の上
方から紫外線の平行光線を全面に露光する。前記染料で
着色されたPMMA粒子39の下には紫外線が届かない
ので当該部分のレジスト37bは硬化しないが、他の部
分のレジスト37aは紫外線により硬化する。
方から紫外線の平行光線を全面に露光する。前記染料で
着色されたPMMA粒子39の下には紫外線が届かない
ので当該部分のレジスト37bは硬化しないが、他の部
分のレジスト37aは紫外線により硬化する。
(4)ここで現像を行うと、前記染料で着色されたPM
MA粒子39の下方にあるレジスト37bのみが溶解す
る。これによってレジスト37には、図2(d)に示す
ように、適当な間隔でほぼ0.6μm径の多数の微小孔
41が広範囲にわたって形成される。微小孔41を形成
した後、ボス1ヘベークを行なう。
MA粒子39の下方にあるレジスト37bのみが溶解す
る。これによってレジスト37には、図2(d)に示す
ように、適当な間隔でほぼ0.6μm径の多数の微小孔
41が広範囲にわたって形成される。微小孔41を形成
した後、ボス1ヘベークを行なう。
(5)次に、図2(e)に示すように、前記微小孔41
からゲート電極層36をケミカルエツチングして開口部
36aを形成し、さらに絶縁層35をHF系のエツチン
グ剤で処理してホール42を形成する。
からゲート電極層36をケミカルエツチングして開口部
36aを形成し、さらに絶縁層35をHF系のエツチン
グ剤で処理してホール42を形成する。
(6)図2(f)に示すように、レジスト37を除去す
る。次に、第1実施例と同様、図2(g)、(h)、(
i)に示すようにゲート電極層36を酸化させて剥離層
43を形成した後、上方からエミッタ材料44を蒸着し
て各ホール42内にエミッタ45を形成し、その後前記
剥離層43とどもにグー1−電極層36上の不要なエミ
ッタ材料44を除去する。
る。次に、第1実施例と同様、図2(g)、(h)、(
i)に示すようにゲート電極層36を酸化させて剥離層
43を形成した後、上方からエミッタ材料44を蒸着し
て各ホール42内にエミッタ45を形成し、その後前記
剥離層43とどもにグー1−電極層36上の不要なエミ
ッタ材料44を除去する。
次に、本発明に係る電界放出素子の製造方法の第3実施
例を第3図によって説明する。
例を第3図によって説明する。
(1)図3(a)において、51は絶縁基板、54はA
ρ層52及び抵抗層53からなるカッ−ド電極、55は
絶縁層、56はゲート電極層であり、これらの材質及び
製法等は第1実施例と同じである。
ρ層52及び抵抗層53からなるカッ−ド電極、55は
絶縁層、56はゲート電極層であり、これらの材質及び
製法等は第1実施例と同じである。
(2)0.6um径のPMMA粒子56に、光分解形の
フォトレジストを0.1μmの厚さで被着する。図3(
b)に示すように、このPMMA粒子を接触帯電させた
状態でスプレー法によってゲート電極層56上に均一に
分散する。
フォトレジストを0.1μmの厚さで被着する。図3(
b)に示すように、このPMMA粒子を接触帯電させた
状態でスプレー法によってゲート電極層56上に均一に
分散する。
(3)前記絶縁基板51の全体を約150°Cに加熱す
る。これによってPMMA粒子57は軟化して自重でつ
ぶれ、図3(c)に示すように底面が点でな(面でゲー
ト電極層56と接するようになる。その後、前記光分解
形のフォトレジストよりも表面張力が大きく、かつゲー
ト電極層56よりも表面張力が小さい光架橋形レジスト
58を、スピンコードにより0.41上m厚でゲート電
極層56上に被着する。
る。これによってPMMA粒子57は軟化して自重でつ
ぶれ、図3(c)に示すように底面が点でな(面でゲー
ト電極層56と接するようになる。その後、前記光分解
形のフォトレジストよりも表面張力が大きく、かつゲー
ト電極層56よりも表面張力が小さい光架橋形レジスト
58を、スピンコードにより0.41上m厚でゲート電
極層56上に被着する。
(4)図3(d)に示すように全面に紫外線を露光し、
光架橋形レジスト58を硬化させるとともに、PMMA
粒子57の光分解形のフォトレジストを分解する。
光架橋形レジスト58を硬化させるとともに、PMMA
粒子57の光分解形のフォトレジストを分解する。
(5)フォトレジストの剥離された前記PMMA粒子5
7を現像液中で除去する。これによって、硬化した前記
光架橋形レジスト58上には、適当な間隔でほぼ0.6
+tm径の多数の微小孔が広範囲にわたって形成される
。
7を現像液中で除去する。これによって、硬化した前記
光架橋形レジスト58上には、適当な間隔でほぼ0.6
+tm径の多数の微小孔が広範囲にわたって形成される
。
(6)図3(e)に示すように、この微小孔からエツチ
ングを行ない、ゲート電極層56に開口部56aをあけ
るとともに絶縁層55にはホール59を形成する。この
後、図示はしないが、第1及び第2実施例と同様に、ゲ
ート電極層56上に剥離層を形成し、上方からエミッタ
材料を蒸着して各ホール59内にエミッタを形成する。
ングを行ない、ゲート電極層56に開口部56aをあけ
るとともに絶縁層55にはホール59を形成する。この
後、図示はしないが、第1及び第2実施例と同様に、ゲ
ート電極層56上に剥離層を形成し、上方からエミッタ
材料を蒸着して各ホール59内にエミッタを形成する。
ゲート電極層56上につもった不要なエミッタ材料は剥
離層とともに除去する。
離層とともに除去する。
[発明の効果]
本発明に係る電界放出素子の製造方法によれば、レジス
トと微粒子からなるマスク層に露光した後、微粒子を除
去することにより、ゲート電極の開口部とホールを形成
する際の開ロバターンとなる微小孔を形成している。こ
のような製造方法によれば、次のような効果がある。
トと微粒子からなるマスク層に露光した後、微粒子を除
去することにより、ゲート電極の開口部とホールを形成
する際の開ロバターンとなる微小孔を形成している。こ
のような製造方法によれば、次のような効果がある。
(1)高解像度の電子ビーム露光装置や光露光装置を用
いなくても大面積基板においても正確で均一な孔径をも
つサブミクロンのゲート孔加工ができ、しかも表示装置
等に必要な大面積の電子源を量産性よく作製することが
できる。
いなくても大面積基板においても正確で均一な孔径をも
つサブミクロンのゲート孔加工ができ、しかも表示装置
等に必要な大面積の電子源を量産性よく作製することが
できる。
(2)蒸着効率及び均一性に問題のあるA4の斜め蒸着
を行なわなくても、サブミクロンのゲート孔を大面積基
板上に量産性よく作製することができる。
を行なわなくても、サブミクロンのゲート孔を大面積基
板上に量産性よく作製することができる。
(3)ゲート孔を広い面積の全面に一度に形成すること
ができるので、製造時間を従来よりも大幅に短縮するこ
とができる。
ができるので、製造時間を従来よりも大幅に短縮するこ
とができる。
図1 (a)、’(b)、(c)、(d)。
(e)、(f)、(g)、(h)及び(i)は、それぞ
れ本発明の第1実施例の各工程を示す図である。 図2 (a)、(b)、’ (c)、(d)。 (e)、(f)、(g)、(h)及び(i)は、それぞ
れ本発明の第2実施例の各工程を示す図で′ある。 図3 (a)、(b)、(c)、(d)及び(e)は、
それぞ本発明の第3実施例の各工程を示す図である。 図4は本発明の第1実施例によって得た電界放出素子を
応用した蛍光表示装置の図である。 図5 (a)、(b)、(c)、(d)及び。 (e)は、それぞれ従来の電界放出素子の製造工程を示
す図である。 1.31.51・・・絶縁基板、 4.34.54・・・カソード電極、 5.35.55・・・絶縁層、 6.36.56・・・ゲート電極層、 7.39.57・・・微粒子としてのポリメチルメタク
リレート粒子(PMMA 粒子)、 8.37.58・・・レジスト、 9.40・・・マスク層、 10.41・・・微小孔、 1.1,42.59・・・ホール、 12.43・・・剥離層、 13.44・・・エミッタ材料、 14.45・・・エミッタ、 15.46・・・ゲート電極。 特許出願人 双葉電子工業株式会社 代理人・弁理士 西 村 教 光1 只 ぐ くrノー’1
rJ−一図
5(d) 図5(e)
れ本発明の第1実施例の各工程を示す図である。 図2 (a)、(b)、’ (c)、(d)。 (e)、(f)、(g)、(h)及び(i)は、それぞ
れ本発明の第2実施例の各工程を示す図で′ある。 図3 (a)、(b)、(c)、(d)及び(e)は、
それぞ本発明の第3実施例の各工程を示す図である。 図4は本発明の第1実施例によって得た電界放出素子を
応用した蛍光表示装置の図である。 図5 (a)、(b)、(c)、(d)及び。 (e)は、それぞれ従来の電界放出素子の製造工程を示
す図である。 1.31.51・・・絶縁基板、 4.34.54・・・カソード電極、 5.35.55・・・絶縁層、 6.36.56・・・ゲート電極層、 7.39.57・・・微粒子としてのポリメチルメタク
リレート粒子(PMMA 粒子)、 8.37.58・・・レジスト、 9.40・・・マスク層、 10.41・・・微小孔、 1.1,42.59・・・ホール、 12.43・・・剥離層、 13.44・・・エミッタ材料、 14.45・・・エミッタ、 15.46・・・ゲート電極。 特許出願人 双葉電子工業株式会社 代理人・弁理士 西 村 教 光1 只 ぐ くrノー’1
rJ−一図
5(d) 図5(e)
Claims (1)
- 【特許請求の範囲】 1、絶縁基板上にカソード電極を形成する工程と、前記
カソード電極を含む絶縁基板上に絶縁層とゲート電極層
を順次積層させて形成する工程と、前記ゲート電極層上
にレジストと微粒子からなるマスク層を形成する工程と
、前記マスク層に露光する工程と、前記マスク層から前
記微粒子を除去して前記レジストに微小孔を形成する工
程と、前記微小孔から前記ゲート電極層と前記絶縁層を
エッチングしてゲート電極とホールを形成する工程と、
前記レジストを除去する工程と、前記ゲート電極の表面
に剥離層を形成する工程と、前記ホール内に向けてエミ
ッタ材料を蒸着することによってホール内にエミッタを
形成する工程と、前記剥離層を除去することにより、こ
の剥離層上に被着したエミッタ材料を除去する工程とを
有する電界放出素子の製造方法。 2、前記微粒子が有機化合物である請求項1記載の電界
放出素子の製造方法。 3、前記有機化合物がポリメチルメタクリレート(PM
MA)である請求項2記載の電界放出素子の製造方法。 4、前記微粒子が、光吸収性の染料により染色したPM
MA粒子である請求項3記載の電界放出素子の製造方法
。 5、前記微粒子が、PMMA粒子に光分解形のホトレジ
ストを被覆したものである請求項3記載の電界放出素子
の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32251590A JP2950380B2 (ja) | 1990-11-28 | 1990-11-28 | 電界放出素子の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32251590A JP2950380B2 (ja) | 1990-11-28 | 1990-11-28 | 電界放出素子の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04196026A true JPH04196026A (ja) | 1992-07-15 |
JP2950380B2 JP2950380B2 (ja) | 1999-09-20 |
Family
ID=18144520
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP32251590A Expired - Lifetime JP2950380B2 (ja) | 1990-11-28 | 1990-11-28 | 電界放出素子の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2950380B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007287403A (ja) * | 2006-04-14 | 2007-11-01 | Futaba Corp | 電界電子放出素子の製造方法 |
JP2009170280A (ja) * | 2008-01-17 | 2009-07-30 | Sony Corp | 冷陰極電界電子放出素子の製造方法及び冷陰極電界電子放出表示装置の製造方法 |
CN102436992A (zh) * | 2011-10-17 | 2012-05-02 | 友达光电股份有限公司 | 场发射显示器及其显示阵列基板的制造方法 |
-
1990
- 1990-11-28 JP JP32251590A patent/JP2950380B2/ja not_active Expired - Lifetime
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007287403A (ja) * | 2006-04-14 | 2007-11-01 | Futaba Corp | 電界電子放出素子の製造方法 |
JP2009170280A (ja) * | 2008-01-17 | 2009-07-30 | Sony Corp | 冷陰極電界電子放出素子の製造方法及び冷陰極電界電子放出表示装置の製造方法 |
CN102436992A (zh) * | 2011-10-17 | 2012-05-02 | 友达光电股份有限公司 | 场发射显示器及其显示阵列基板的制造方法 |
CN102436992B (zh) * | 2011-10-17 | 2014-08-13 | 友达光电股份有限公司 | 场发射显示器及其显示阵列基板的制造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2950380B2 (ja) | 1999-09-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5413513A (en) | Method of making flat electron display device with spacer | |
US6387600B1 (en) | Protective layer during lithography and etch | |
MXPA06007895A (es) | Dispositivo emisor de micro-campo para despliegue de panel plano. | |
JPH08111181A (ja) | 定アクセス抵抗を有するフラット・ディスプレイ・スクリーン用の陰極 | |
US5582703A (en) | Method of fabricating an ultra-high resolution three-color screen | |
US6037104A (en) | Methods of forming semiconductor devices and methods of forming field emission displays | |
JPH04196026A (ja) | 電界放出素子の製造方法 | |
KR100442840B1 (ko) | 삼극관 탄소나노튜브 전계방출 어레이의 제조 방법 | |
US6153358A (en) | Polyimide as a mask in vapor hydrogen fluoride etching and method of producing a micropoint | |
JP3833404B2 (ja) | エミッタ及びその製造方法 | |
JPH07320629A (ja) | 電子放出素子及びその製造方法 | |
KR100569269B1 (ko) | 전계방출 표시소자의 제조방법 | |
JP4551411B2 (ja) | フラットパネルディスプレイ用の微小な電界放出装置およびその形成方法 | |
KR100628973B1 (ko) | 격자형 유전체 패턴에 의한 스페이서 제조방법, 및 그것을 이용한 카본나노튜브 전계방출표시소자 및 면광원의 제조방법 | |
KR100569264B1 (ko) | 전계방출 표시소자의 제조방법 | |
KR100774222B1 (ko) | 중성빔을 이용한 cnt 전계방출 표시소자의 제조방법 | |
JP3304645B2 (ja) | 電界放出型装置の製造方法 | |
JPH08241856A (ja) | 高解像度の円をパターニングするためのフォトリソグラフィック方法 | |
KR100374044B1 (ko) | 전계 방출형 표시 소자의 스페이서 전극 형성 방법 | |
KR100400206B1 (ko) | 전계효과전자방출소자의스페이서제조방법 | |
JPH10282330A (ja) | カラーフィルターを有する基板の製造方法及びカラーフィルターを有する基板 | |
KR20000027516A (ko) | 전계 방출 표시 소자의 제조방법 | |
JPH09139174A (ja) | 電子放出素子およびその製造方法 | |
JP2007287403A (ja) | 電界電子放出素子の製造方法 | |
KR20000066957A (ko) | 전계방출 표시소자의 제조방법 |