JPH08111181A

JPH08111181A - 定アクセス抵抗を有するフラット・ディスプレイ・スクリーン用の陰極

Info

Publication number: JPH08111181A
Application number: JP21827395A
Authority: JP
Inventors: Jean Frederic Clerc; クレルクジャン−フレデリク
Original assignee: Pixel International SA
Current assignee: Pixel International SA
Priority date: 1994-08-05
Filing date: 1995-08-04
Publication date: 1996-04-30
Also published as: DE69512722T2; US6104131A; EP0696045A1; DE69512722D1; EP0696045B1; US5808403A; FR2723471A1; FR2723471B1

Abstract

(57)【要約】（修正有）【課題】均一な電子放射のディスプレイ用陰極を提供
する。【解決手段】基板と、少なくとも１つの陰極導体１３
と、抵抗層上に配設されたマイクロチップ２とを含む、
フラット・ディスプレイ・スクリーン用のマイクロチッ
プ陰極。陰極導体は、抵抗層１１の上方に配設され、そ
れぞれ、マイクロチップが中央に配設される、円形アパ
ーチャを有する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、マイクロチップを
含む陰極の製造に関する。本発明は、詳細には、フラッ
ト・ディスプレイ・スクリーン用のマイクロチップを含
む陰極の製造に関する。

【０００２】

【従来の技術】図１は、本発明によって使用されるタイ
プのマイクロチップを有するフラット・ディスプレイ・
スクリーンの構造を表す。

【０００３】そのようなマイクロチップ・スクリーンは
主として、マイクロチップ２を含む陰極１と、マイクロ
チップ２の位置に対応するホール４を備えるゲート３に
よって構成される。陰極１は、スクリーン表面を構成す
るガラス基板６上に形成された陰極ルミネセント陽極５
に対向するように配設される。

【０００４】そのようなマイクロチップ・スクリーンの
動作および詳細な構造は、Commissariat a l'Energie A
tomique に譲渡された米国特許第４９４０９１６号に記
載されている。

【０００５】陰極導体は、ガラス基板１０上に列として
配設される。マイクロチップ２は、陰極導体上に付着し
た抵抗層１１上に製造され、従来、陰極導体に画定され
たメッシュ内部に配設される。図１は、陰極導体のない
メッシュの内部を部分的に表す。陰極１は、行として構
成されたゲート３に結合される。ゲート３の行と陰極１
の列との交差がピクセルを画定する。

【０００６】このデバイスは、陰極１とゲート３の間で
生成される電界を使用し、そのため、電子はマイクロチ
ップ２から陽極５のリン素子７の方へ伝達される。図１
に表したようなカラー・スクリーンの場合、陽極５は、
それぞれ、色（赤、緑、青）に対応する、リン素子７の
交互ストリップを備える。ストリップは、絶縁材料８に
よって相互に分離される。リン素子７は、インジウムや
酸化すず（ＩＴＯ）など対応する透過導電層ストリップ
によって構成された電極９上に配設される。赤色ストリ
ップ、緑色ストリップ、および青色ストリップの群は、
陰極／ゲートの１つのピクセルのマイクロチップ２から
抽出された電子が交互に、各色の対向するリン素子７の
方に向けられるように、陰極１に対して交互に偏きされ
る。

【０００７】図２（Ａ）ないし（Ｄ）は、この種の例示
的な構造を示し、図２（Ｂ）および（Ｄ）はそれぞれ、
図２（Ａ）および（Ｃ）の拡大部分である。陰極導体１
３（図２（Ｂ））によって画定された各メッシュ１２
に、たとえば１６など複数のマイクロチップ２が配設さ
れる。この場合、ゲート３の行１４と陰極１の列１５の
交差は、陰極ピクセル（図２（Ａ））の６４個のメッシ
ュ１２に対応する。

【０００８】陰極１は一般に、ガラス基板１０上に連続
的に付着させた層によって構成される。図２（Ｃ）およ
び（Ｄ）は、図２（Ｂ）の線Ａ−Ａ’に沿った部分断面
図である。たとえばニオビウムで構成された導電層１３
を基板１０上に付着させる。各列が、陰極導体１３で囲
まれたメッシュ１２を画定する、列パターン１５に従っ
て層１３をエッチする。次いで、陰極導体１３上に抵抗
層１１を付着させる。抵抗層１１は、たとえばリン・ド
ープ無定形シリコンで構成され、マイクロチップ２のト
リガ時の過度の電流から各マイクロチップ２を保護する
ものである。そのような抵抗層１１が介在しているの
は、陰極１のピクセルのマイクロチップ２の電子の放出
を均一にし、それによって陰極１の寿命を増加させるこ
とを目的とするものである。陰極導体１３をゲート３
（図２（Ｄ））から絶縁するために、たとえば酸化ケイ
素（ＳｉＯ₂ ）で構成された絶縁層１６を抵抗層１１上
に付着させる。ゲート３は、導電層、たとえばニオビウ
ムで構成する。たとえばモリブデンで構成されたマイク
ロチップ２を収容するために、層３および１６にそれぞ
れホール４およびウェル１７をエッチする。

【０００９】マイクロチップ２のウェル１７への配設は
従来どおり、ゲート３上に配設されたリフトオフ層上に
モリブデンをスパッタリングすることによって得られ
る。

【００１０】従来型の技法の欠点は、抵抗層が、マイク
ロチップを過電流から保護するが、電子の放出を完全に
均一にすることはできないことである。そればかりでな
く、所与のメッシュのすべてのマイクロチップが陰極導
体から等距離であるわけではなく、そのため、電子の放
出が一様でなくなる。

【００１１】他の欠点は、陰極列中にメッシュ構造を形
成することが困難なことにある。このため、陰極表面全
体にわたって複雑なパターンが製造される。

【００１２】また、マイクロチップの直径が小さく（１
μｍないし２μｍ）、ピクセル当たり高い密度で（ピク
セル当たり数千個）マイクロチップを複製する必要があ
るので、フラット・ディスプレイ・スクリーンの可能な
表面積が制限される。マイクロチップを収容するホール
およびウェルの直径の規則性の差も、電子の放出の均一
性に悪影響を及ぼし、マイクロチップの直径および高さ
に差が生じる。

【００１３】

【発明が解決しようとする課題】本発明の一目的は、最
適な均一性を有する電子の放射を供給するマイクロチッ
プを含む陰極を提供することによって、前述の欠点をな
くすことである。本発明は、メッシュ陰極導体の形成を
不要にすることも目標とする。

【００１４】

【課題を解決するための手段】本発明は、これらの課題
を達成するために、基板と、少なくとも１つの陰極導体
と、抵抗層上に配設されたマイクロチップとを含むフラ
ット・ディスプレイ・スクリーン用のマイクロチップを
含む陰極を提供する。陰極導体は、抵抗層１１の上方に
配設され、それぞれ、マイクロチップが中央に配設され
る、円形アパーチャを有する。

【００１５】本発明の一実施例によれば、陰極導体の円
形アパーチャの直径は、マイクロチップ・ベースの直径
よりも大きい。

【００１６】本発明の一実施態様によれば、陰極は、絶
縁層によって陰極導体から分離され、各マイクロチップ
の前にホールを備える、ゲートに結合される。絶縁層お
よび陰極導体は、各ゲート・ホールの前にマイクロチッ
プを収容するウェルを備える。ゲート・ホールの直径
は、絶縁層および陰極導電層のウェルの直径よりもずっ
と小さい。

【００１７】本発明の一実施例によれば、陰極は、陰極
導体と絶縁層の間に補助絶縁層を含む。

【００１８】本発明はさらに、少なくとも基板、抵抗
層、陰極導電層、絶縁層、およびゲート層で構成された
パイル上で、ゲート層のホールの異方性エッチングと、
各ホールの下にある絶縁層および陰極導電層中の対応す
るより大きなウェルのエッチングを実行することを含
む、マイクロチップを含む陰極を製造する方法に関す
る。

【００１９】本発明の一実施例によれば、この方法は、
以下の段階を実施することを含む。 − 基板上に配設された抵抗層上に、列として構成され
た陰極導体を形成する段階。 − 円形パターンをゲート行にフォトエッチングする段
階。 − ゲート行のホールと、絶縁層および陰極導電層中の
対応するウェルをエッチングして、各ウェルの中央にあ
るマイクロチップを抵抗層上に付着させる段階。

【００２０】本発明の一実施例によれば、陰極導体を形
成する第１段階は、以下のステップを含む。 − 基板上に抵抗層を付着させるステップ。 − プレート全体にわたって薄い導電エッチストップ層
を付着させるステップ。 − プレート全体にわたって陰極導体の導電層を付着さ
せるステップ。 − 陰極導体の導電層を電解酸化するステップ。 − 陰極導電層と、上記の酸化によって得られた補助絶
縁層を、列パターンに従って同時にエッチングするステ
ップ。 − 陰極導体によって画定された列の間のエッチストッ
プ層を除去するステップ。

【００２１】本発明の一実施例によれば、円形パターン
をフォトエッチングする第２段階は、ゲート層上にレジ
スト層を付着させ、露光放射を透過させない較正済みマ
イクロビードを付着させた後にレジスト層を露光するこ
とによって実施される。

【００２２】本発明の一実施例によれば、レジスト層の
事前露光は、マイクロビードを付着させるステップの前
に、ゲート行をマスクすることによって実施される。

【００２３】本発明の一実施例によれば、ゲートおよび
マイクロチップを製造する第３段階は、以下のステップ
を含む。 − ゲート層のホールおよび絶縁層および陰極導電層の
ウェル・プリフォームを同時に異方性エッチングするス
テップ。 − 等方性エッチングを介してウェルを拡大するステッ
プ。 − 各ウェルの中央にあるマイクロチップを薄い導電エ
ッチストップ層上に付着させるステップ。 − マイクロチップの周りにあるウェルの底部のエッチ
ストップ層を除去するステップ。

【００２４】したがって、本発明の一実施例によれば、
陰極と各マイクロチップの間のアクセス抵抗は、一定の
寸法を有する環状抵抗領域に対応するので一定である。

【００２５】本発明の前記およびその他の目的、特徴、
態様、および利点は、本発明の以下の詳細な説明を添付
の図面と共に検討すれば明らかになろう。

【００２６】各図面は、見やすさを考えて同一の縮尺で
示してはいない。

【００２７】

【発明の実施の形態】図３（Ａ）および（Ｂ）に表した
ような本発明による陰極１は、絶縁基板１０と、マイク
ロチップ２を支持する抵抗層１１とを含む。抵抗層１１
上に陰極導体１３が配設され、抵抗層と陰極導体の間
に、必要に応じて、付着を向上させ、エッチストップを
提供する薄い導電層１９が配設される。陰極導体１３
は、それぞれ、多数のマイクロチップを含み、図３
（Ａ）に一部のみが表された、列として構成される。言
い換えると、陰極導体１３は、すべての列１５に沿って
連続している。

【００２８】マイクロチップ２は、各陰極導体１３に設
けられた円形アパーチャ１７の中央で抵抗層１１上に配
設される。各円形アパーチャ１７は、それが収容するマ
イクロチップ２と陰極導体１３の間に、層１１を通過す
る環状抵抗領域を画定する。すなわち、陰極導体１３の
すべてのマイクロチップ２は、円形アパーチャ１７の直
径が同じであれば、同じ値を有する抵抗領域を介して陰
極導体１３から電気的に絶縁される。円形アパーチャ１
７の直径は、マイクロチップ２のベースの直径よりも大
きい。

【００２９】したがって、すべてのマイクロチップ２
は、同じ値を有する抵抗を介して陰極導体１３から電気
的に絶縁される。これは、マイクロチップ２で均一の電
流を提供することによって、各陰極マイクロチップから
の照射の均一性を最適化する本発明の基本的な特徴であ
る。

【００３０】図３（Ａ）に示した一実施例によれば、陰
極１は、制御ゲート３に結合される。その場合、陰極導
体１３は、絶縁層１６を介してゲート３から絶縁され
る。絶縁層１６は、補助絶縁層１８に結合することがで
きる。補助絶縁層１８を設けるとき、この層は、陰極１
３の導体と絶縁層１６の間に配設され、絶縁層１６から
垂直に陰極導体１３の表面まで影響を及ぼす「ニードル
・ホール」効果を抑制する。

【００３１】ホール４およびウェル１７は、マイクロチ
ップ２を収容するためにゲート層３、絶縁層１６、およ
び陰極導電層１３（設けてある場合は、補助絶縁層１
８）に設けられる。絶縁層１６（および１８）および陰
極導体１３中のウェル１７は、ゲート層３のホール４よ
りもずっと大きな直径を有する。

【００３２】マイクロチップ２は、薄い導電層１９を設
ける場合はその上に、ホール４に対向するように配設さ
れる。層１９は次いで、各マイクロチップ２の周りから
エッチ除去される。したがって、各マイクロチップ２
は、ウェル１７の直径とホール４の直径の間の差にほぼ
対応する幅を有するリングによって、導電陰極層１３か
ら横方向に分離される。薄い導電層１９を使用しない場
合、マイクロチップ２は、抵抗層１１上に直接配設さ
れ、この場合も陰極導体１３から円形に分離される。

【００３３】例示的な一実施例によれば、陰極導体１３
は、ゲート３の行１４と陰極１の列１５の交差によって
画定される、スクリーンの１ピクセルの幅に対応する約
３００μｍの幅を有する。ホール４の直径は１．３μｍ
であり、ウェル１７の直径は２．６μｍであり、各マイ
クロチップ２のベースの直径は１．１μｍである。

【００３４】本発明によるそのような陰極の製造方法の
例示的な実施態様を以下で説明する。

【００３５】この方法は、それぞれ、陰極導体１３の製
造と、ゲート行３中の以後のマイクロチップ２の位置で
のパターンの形成と、ゲート３およびマイクロチップ２
の製造に対応する、３つの段階で実施することができ
る。

【００３６】図４Ａないし図４Ｈは、陰極導体１３の製
造に対応する第１段階の実施を示す。

【００３７】第１ステップ（図４Ａ）で、基板１０上に
抵抗層１１を付着させる。

【００３８】第２ステップは（図４Ｂ）、薄い導電エッ
チストップ層１９を付着させることから成る。層１９
は、２つの役割を果たす。一方では、層１９は、次の層
（図４Ｃ）およびマイクロチップ２用の固定表面を構成
する。他方では、層１９によって陰極導体１３用のエッ
チストップが確保される。この第２の役割は後で、図４
Ｅおよび図６Ａないし図６Ｃの説明に関してよりよく理
解されよう。

【００３９】第３ステップ（図４Ｃ）は、導電層１３を
付着させることから成る。層１３の固定は、層１９によ
って増強される。

【００４０】第４の可能なステップ（図４Ｄ）は、導電
層１３を酸化して、層１３の厚さ中に補助絶縁層１８を
得ることから成る。その場合、酸化することができる層
１３を選択する。第３ステップ中に付着させる層１３の
厚さが、補助絶縁層１８を得て、同時に陰極導体１３用
の十分な厚さを維持するのに十分なものになるように注
意すべきである。

【００４１】上記で説明した第４ステップは、基板１０
の表面全体にわたって行われる。

【００４２】第５ステップ（図４Ｅ）で、陰極導体１３
を列としてエッチする。このステップ中に、層１９は、
エッチングを止め、それによって、抵抗層１１がエッチ
ングされるのを妨げるようにする。陰極導体１３の幅は
たとえば、約３００μｍである。

【００４３】次いで、第６のステップ（図４Ｆ）で、層
１３および１８がエッチされた位置、すなわち陰極導体
１３の列１５間の層１９を除去する。

【００４４】第７ステップ（図４Ｄ）で、第１段階中に
形成された構造上に絶縁材料１６を付着させる。

【００４５】第８ステップ（図４Ｈ）で、ゲート導電層
３を付着させる。この付着はたとえば、陰極導体１３の
付着と同様に得られる。

【００４６】以上の説明から分かるように、本発明によ
ってこのように得られた構造は、特に、導電層１３がも
はや、メッシュ列のパターンに従ってエッチされず、陰
極導体１３が列１５上で連続していることによって、従
来技術の構造とは異なる。

【００４７】また、抵抗層１１を導電層１３よりも付着
させ、そのため、導電層１３を酸化することによって補
助絶縁層１８を形成することができる。

【００４８】図５Ａないし図５Ｃは、ゲート行を画定
し、ゲート３の行中の以後のマイクロチップの位置にパ
ターンを形成することに対応する、本発明によるマイク
ロチップを含む陰極を製造する方法の第２段階を示す。
説明を明確にするために、図５Ａないし図５Ｃでは、第
１段階中に形成されたパイルの層１３、１８、１９を、
その列設計に対応する共通の参照符号１５で指定する。

【００４９】第２段階は、以後のマイクロチップの位
置、すなわちゲート行３のホール４を画定するために円
形パターンのフォトエッチングを使用する。

【００５０】第１ステップ（図５Ａ）で、負フォトレジ
スト層２０を導電層３上に塗布する。

【００５１】任意の従来型のフォトエッチング方法を使
用して、層２０およびゲート行３の円形パターンを画定
することができる。ゲート行の幅はたとえば、約３００
μｍである。円形パターンの直径は、たとえば１μｍな
いし２μｍの範囲の決定値を有し、パターンの数は、１
ピクセル当り数千個である。

【００５２】しかし、電子の放出の均一性をさらに最適
化するために、スクリーンの寸法とは独立に、規則的な
直径および規則的な密度を有するパターンが形成される
ようにする円形パターンをフォトエッチングする特定の
段階を使用することが好ましい。

【００５３】第２ステップ（図５Ｂ）で、ゲート３の行
１４を画定する従来型のマスク２１を介してレジスト層
２０を事前露光する。

【００５４】次いで、第３のステップ（図示せず）で、
レジスト層２０上にマイクロビード２２を付着させる。
マイクロビード２２はたとえば、ガラスまたはプラスチ
ックで構成される。マイクロビードは、露光を透過させ
ず、それが付着する領域のマスキング効果を最大にす
る。マイクロビード２２は、レジスト層２０上で無作為
に分散される。スクリーンの品質が、ピクセルごとのマ
イクロチップ２の分散の規則性と、マイクロチップ２の
直径の規則性に依存することが分かっている。これに対
して、２つのマイクロチップ２の間の距離は、マイクロ
チップの密度が高ければスクリーンの品質に影響を及ぼ
さない。したがって、ゲート層３中のパターンの無作為
な分散は、スクリーンの質に影響を与えない。したがっ
て、良好な品質のフラット・スクリーンは、スクリーン
の輝度を損なわないようにパターン密度を高くした各ピ
クセル中の、公差５％のいくつかの同じ円形パターンに
よって得られることが分かった。範囲が１μｍないし５
μｍであり、公差が１０％である決定直径を有する較正
済みマイクロビード２２の付着によってこの結果を得る
ことができる。

【００５５】層２０上に付着するマイクロビード２２の
密度が十分で規則的なものになるようにするには、本発
明によってマイクロビード２２を付着させるいくつかの
方法を使用することができる。

【００５６】第１の方法は、第１段階中に形成され、レ
ジスト層２０を塗布されたパイルを、溶液中にマイクロ
ビード２２を含む槽に浸漬させることから成る。槽中の
マイクロビードの密度は、パターンの所望の密度の関数
として求められる。マイクロビード２２の付着はデカン
テーションによって行われ、この場合に使用されるマイ
クロビードはガラスで構成される。さらに、マイクロビ
ード２２を分離した直後に槽を介して露光ステップを実
施し、それによって、この方法の実施を迅速化すること
ができる。露光後のマイクロビード２２の真空排気は、
この場合は単に、パイルと、その支持体を設けてある場
合はそれを槽から取り外すことによって行われる。

【００５７】第２の方法は、タンクに含まれる溶剤とマ
イクロビード２２の混合物をレジスト層２０上にスパッ
タリングすることから成る。この溶剤は、スパッタリン
グ中に蒸発することができるアルコールを含む。レジス
ト層２０上でのマイクロビード２２の分布は、非常に均
一になる。というのは、マイクロビード２２の密度がス
パッタリングの持続時間によって決定されるからであ
る。この場合、マイクロビード２２は、スパッタリング
・ノズルとレジスト層２０の間の空気を通過するときに
得られる電荷の結果として生じる静電気効果によってレ
ジスト層２０上に保持される。露光後のマイクロビード
２２の真空排気は、ブローイングまたはその他の適当な
手段によって行うべきである。この技術の利点は、マイ
クロビード２２の電荷のためにマイクロビード２２間で
斥力が発生し、それによってマイクロビードの規則性が
向上する傾向があることである。

【００５８】第３の方法は、粘性材料、たとえばポリビ
ニルアルコールにマイクロビード２２を浸漬させること
から成る。たとえばスクレーピングまたはパターンなし
のセリグラフによって、この材料の層をレジスト層２０
に塗布する。次いで、ポリビニルアルコールを乾燥さ
せ、次いで、以下で説明するように露光する。その後、
ポリビニルアルコールを、たとえば水で溶解し、同時に
マイクロビード２２を真空排気する。

【００５９】マイクロビード２２をレジスト層２０上に
付着させた後、第４ステップで、準平行ライト・インソ
レータによってレジスト層２０を露光する（図示せ
ず）。露光の波長は、使用するレジストと所望の精度の
関数として、たとえば紫外線の範囲で選択する。次いで
第５ステップで、レジスト層２０からマイクロビード２
２を真空排気する（図示せず）。

【００６０】露光が有効であるのは、第２の事前露光ス
テップ中にマスクされた表面、すなわち形成されたゲー
ト３の行１４の内側だけである。したがって、従来型の
手段によるレジストの形成時（図５Ｃ）に、レジスト層
２０においてパターン２３が得られるのは、ゲート３の
行１４の表面だけである。このため、マイクロチップ２
を収容する領域に対応する表面にパターン２３の形成を
制限することによって、陰極１のマイクロチップ２の領
域を位置決めすることができる。図５Ｃでは、陰極導体
１３の列１５のパターンをダッシュ・ドット線で表し、
ゲート３の行１４に対応する事前露光された表面１４の
パターンを点線で表す。

【００６１】第６ステップ（図５Ｃ）で、使用するレジ
ストのタイプに適合する条件の下で任意の従来の方法に
よってレジストを形成する。すなわち、レジスト層２０
のマイクロビード２２の位置に円形パターンを形成す
る。次いで、パターン２３は、以下で図６Ａないし図６
Ｃに関して理解されるように、ホール４をエッチするた
めに使用され、第１段階中に形成されたパイルの層３、
１６、１８、１３中のウェル・プリフォーム１７に対応
する。

【００６２】代替露光ステップは、この場合も準平行ラ
イト・インソレータによってレジスト層２０を露光し、
ビーム軸に対して層２０を傾斜させ、この軸の周りで層
２０を回転させることから成る。この目的を満たすに
は、第１段階中に形成され、マイクロビード２２が配設
されたレジスト層２０を塗布された、パイルをたとえ
ば、ビームの軸に対して所定の角度だけ傾斜させた回転
支持体上に置く。したがって、実際上、各マイクロビー
ド２２の周りで露光される直径は、マイクロビード２２
の直径よりも小さい。したがって、パターン２３の直径
は、マイクロビード２２の直径よりも小さい。マイクロ
ビード２２の直径と得られるパターン２３の直径の比
は、インソレータの準平行放射ビームの軸に対する支持
体の傾斜角に依存する。この代替実施例はさらに、本発
明によってこの方法を実施することによって得られる解
像度を向上させる。したがって、より高い一様性を有す
るより大きなマイクロビード２２を使用することが可能
である。たとえば、直径が５μｍであるマイクロビード
２２によって直径が２μｍであるパターン２３を作製す
ることができる。

【００６３】図６Ａないし図６Ｃは、本発明による方法
の第３段階の例示的な一実施例を示す。この第３段階
は、ゲート３の行１４にホール４を形成することと、ホ
ール４に対向するウェル１７にマイクロチップ２を付着
させることに対応する。説明を明確にするために、図６
Ａないし図６Ｃの図面は、ゲート３の行１４と陰極１の
列１５の交差によって画定されるピクセルの一部を表
す。

【００６４】第１ステップ（図示せず）で、ゲート層３
にゲート行１４をエッチすると共に、以後のマイクロチ
ップ２の位置、すなわちパターン２３の位置にホール４
をエッチする。この第１ステップのエッチングは、絶縁
層１６の材料をエッチせずにゲート３の材料をエッチす
るように行われる。さらに、エッチングは異方性である
ことが好ましい。

【００６５】第２ステップ（図６Ａ）で、エッチストッ
プ層１９まで反応性エッチングを実行する。したがっ
て、ウェル１７は、絶縁層１６（絶縁層１８を設けてあ
る場合は絶縁層１８も）および陰極導体１３にエッチさ
れる。エッチングは、ウェル１７が円形パターン２３に
整列するように異方性のものである。ウェル１７の直径
はたとえば、ホール４と同様に１．３μｍである。

【００６６】第３ステップ（図６Ｂ）で、絶縁層１６
（絶縁層１８を設けてある場合は絶縁層１８も）および
陰極導体１３でウェル１７の直径を増加させる。この目
的を満たすには、等方性エッチングを実行する。

【００６７】マイクロチップ２を付着させる抵抗層１１
をエッチしないように、第２および第３のステップのエ
ッチングはエッチストップ層１９によって止められる。
ゲート３の行１４のエッチング（第１ステップ）は、第
２段階の前に実行することもできる。この場合、層３、
１６（層１８を設けてある場合は層１８も）、１３のパ
ターン２３の位置で同時に、第２ステップの反応性イオ
ン・エッチング（図６Ａ）を実行することができる。し
たがって、ホール４およびウェル１７は同時に形成され
る。さらに、ゲート行がすでに形成されているので、第
２段階の事前露光ステップ（図５Ｂ）はもはや必要とさ
れない。これに対して、この事前露光ステップを使用し
て、列１５の内側での陰極導体１３に対向するパターン
２３の形成を制限することができる。

【００６８】第４ステップ（図示せず）で、マイクロチ
ップ２を従来どうりに付着させる。たとえば、導電材料
が蒸発するリフトオフ層を使用する。この蒸発によっ
て、リフトオフ層上での残留層の形成とウェル１７での
マイクロチップ２の形成が共に可能になる。マイクロチ
ップ２はたとえば、ベース直径が１．１μｍであり、高
さが約１．２μｍである。次いで、リフトオフ層によっ
て残留層を除去する。次いで、図６Ｃに表したような構
造が得られる。

【００６９】第５の最後のステップで、マイクロチップ
２を囲むエッチストップ層１９を除去する。この除去に
よって、すべてのマイクロチップ２に対して同じ値を有
する環状抵抗器が、各マイクロチップ２と陰極導体１３
の間に抵抗層１１を介して形成される。

【００７０】したがって、図３Ａおよび図３Ｂに表した
ような陰極が提供される。

【００７１】以下で、マイクロチップを含む陰極の例示
的な一実施態様を、使用するエッチング・タイプの材料
の仕様と共に説明する。

【００７２】段階１ステップ１：リン・ドープ無定形シリコンをスパッタリ
ングすることによって、ガラス基板１０上に抵抗層１１
を付着させる。抵抗層１１の厚さはたとえば０．３μｍ
である。

【００７３】ステップ２：クロムの蒸発を介して薄い導
電層１９を付着させる。層１９の厚さはたとえば、０．
０２５μｍである。

【００７４】ステップ３：ニオビウムの蒸発を介して陰
極導体１３の層を付着させる。層１３の固定を層１９に
よって増強する。なぜなら、無定形シリコン上にニオビ
ウムを固定するのは危険だからである。導電層１３の厚
さはたとえば、０．２μｍないし０．４μｍの範囲であ
る。

【００７５】ステップ４：プレート全体にわたって層１
３を酸化する。酸化はたとえば、アンモニウム五ホウ酸
塩とエチレングリコールを含む溶液でニオビウム層１３
に陽極酸化を施すことによって得られる。このために、
アンモニウム五ホウ酸塩とエチレングリコールの電解槽
中にパイルを陽極として置く。酸化厚さは実際には、電
解を行うための電圧にしか依存しない。たとえば、４０
−Ｖ電圧では、０．１２μｍの五酸化ニオビウム（Ｎｂ
₂ Ｏ₅ ）の厚さが得られ、これが補助絶縁層１８を構成
する。

【００７６】ステップ５：ヘキサフルオロ酸硫黄（ＳＦ
₆ ）のプラズマ中で、絶縁層１８および導電層１３を列
１５のパターンにエッチする。層１８を構成する五酸化
ニオビウム（Ｎｂ₂ Ｏ₅ ）の化学（ウェット）エッチン
グは制御が困難なので、プラズマ・エッチングを行うこ
とが好ましい。これに対して、従来ニオビウムをエッチ
するために使用されているプラズマと同じプラズマ中で
この酸化物をエッチする。使用するこのプラズマは、無
定形シリコンもエッチする。このため、層１９は、エッ
チストップ層と呼ばれ、ヘキサフルオロ酸硫黄のプラズ
マ中でエッチが困難であるものとして選択された材料中
に形成される。

【００７７】ステップ６：マスキングと、隣接層を損傷
せずに、蒸発するクロムをエッチする、過マンガン酸カ
リウム（ＫＭｎＯ₄ ）と水酸化カリウム（ＫＯＨ）とを
含む化学エッチングを介して、列１５間の層１９を除去
する。

【００７８】ステップ７：酸化ケイ素（ＳｉＯ₂ ）の絶
縁層１６を通常の圧力下でＣＶＤ付着させる。絶縁層１
６の厚さはたとえば、１．３μｍである。

【００７９】ステップ８：ニオビウムの蒸発を介して導
電ゲート層３を付着させる。ゲート３の厚さに対応する
ゲート層の厚さはたとえば、０．２μｍないし０．４μ
ｍの範囲である。

【００８０】段階２ステップ１：フォトレジスト層２０を付着させる。

【００８１】ステップ２：マスクを介してゲート３の行
１４を事前露光する。

【００８２】ステップ３：較正されたマイクロビード２
２を無作為にレジスト層２０上に付着させる。

【００８３】ステップ４：マイクロビード２２を塗布さ
れたレジスト層２０を露光する。

【００８４】ステップ５：マイクロビード２２を真空排
気する。

【００８５】ステップ６：レジスト２０を形成し、ゲー
ト３の行１４中の以後のマイクロチップ２の位置でパタ
ーン２３を得る。

【００８６】段階３ステップ１：ヘキサフルオロ酸硫黄（ＳＦ₆ ）のプラズ
マ中で、行１４のパターンに従って層３をエッチし、パ
ターン２３の位置にホール４をエッチする。絶縁層１６
を構成する二酸化ケイ素（ＳｉＯ₂ ）をエッチせずに層
３のニオビウムをエッチするようなプラズマを選択す
る。

【００８７】ステップ２：ゲート３のホール４に対向す
る、絶縁層１６および１８中のウェル・プリフォーム１
７および陰極導体１３の反応性イオン・エッチング。エ
ッチングは、異方性のものを選択する。

【００８８】ステップ３：絶縁層１６および１８中のウ
ェル１７ならびに陰極導体１３に等方性化学エッチング
を施す。

【００８９】ステップ４：ゲート層３の残りの表面上に
ニッケルの電解付着させることによって、リフトオフ層
を付着させる。モリブデンの蒸発を介してマイクロチッ
プ２を形成する。次いで、リフトオフ層によってモリブ
デン残留物を除去する。

【００９０】ステップ５：たとえば、マスキングと、過
マンガン酸カリウム（ＫＭｎＯ₄ ）と水酸化カリウム
（ＫＯＨ）とを含む化学槽を介して、層１９の空き表面
をエッチする。

【００９１】当業者には明らかなように、上記で開示し
た好ましい実施例には様々な修正を加えることができ
る。具体的には、上記で説明した各層組成は、同じ特性
または同じ機能、あるいはその両方を有する１つまたは
複数の組成で置換することができる。また、一例として
説明したエッチング手段は、同じ結果を与える他のドラ
イ・エッチング手段またはウェット・エッチング手段で
置換することができる。

【００９２】同様に、例示的なステップの順序は、材料
およびエッチング手段の関数として修正することができ
る。たとえば、補助絶縁層１８を形成するステップ（段
階１、ステップ４）は、陰極導体１３をエッチングし
て、陰極導体１３の縁部が酸化された後に行うことがで
きる。

【００９３】ゲート行１４の形成は、プロセスの最後に
行うことができる。この場合、第２段階の第２ステップ
を維持し、ゲート行に対応する表面を事前露光する。こ
れによって、行１４間にパターン２３が形成されるのが
防止され、そのため、このようなパターンの位置で絶縁
層１６が抑制される。この場合、第３段階の第１ステッ
プと第２ステップは同時に行われる。

【００９４】また、例示的な寸法の指定は、所望のスク
リーン特性、使用する材料、またはその他の要件の関数
として修正することができる。具体的には、使用するマ
イクロビード２２の直径は、ゲート３のホール４の所望
の直径と、使用する絶縁（垂直または水平）技法に依存
する。

【００９５】本発明の少なくとも１つの例示的な実施例
について説明したが、当業者なら様々な変更、修正およ
び改良が容易に思いつくであろう。そのような変更、修
正および改良は、本発明の趣旨および範囲内のものであ
る。したがって、前記の説明は、一例に過ぎず、本発明
を制限するものではない。本発明は、特許請求の範囲お
よびその等価物で定義されたようにのみ制限される。

【図面の簡単な説明】

【図１】現状とその問題点を説明する図である。

【図２】現状とその問題点を説明する図である。

【図３】本発明によるマイクロチップを含む陰極を平面
図及び断面図によって部分的に表す図である。

【図４Ａ】本発明による陰極の製造プロセスの第１段階
の一実施例の１ステップでの概略断面図である。

【図４Ｂ】本発明による陰極の製造プロセスの第１段階
の一実施例の１ステップでの概略断面図である。

【図４Ｃ】本発明による陰極の製造プロセスの第１段階
の一実施例の１ステップでの概略断面図である。

【図４Ｄ】本発明による陰極の製造プロセスの第１段階
の一実施例の１ステップでの概略断面図である。

【図４Ｅ】本発明による陰極の製造プロセスの第１段階
の一実施例の１ステップでの概略断面図である。

【図４Ｆ】本発明による陰極の製造プロセスの第１段階
の一実施例の１ステップでの概略断面図である。

【図４Ｇ】本発明による陰極の製造プロセスの第１段階
の一実施例の１ステップでの概略断面図である。

【図４Ｈ】本発明による陰極の製造プロセスの第１段階
の一実施例の１ステップでの概略断面図である。

【図５Ａ】本発明によるマイクロチップを含む陰極の製
造プロセスの第２段階の一実施例の１ステップでの概略
断面図である。

【図５Ｂ】本発明によるマイクロチップを含む陰極の製
造プロセスの第２段階の一実施例の１ステップでの概略
断面図である。

【図５Ｃ】本発明によるマイクロチップを含む陰極の製
造プロセスの第２段階の一実施例の１ステップでの概略
断面図である。

【図６Ａ】本発明によるマイクロチップを含む陰極の製
造プロセスの第３段階の一実施例の１ステップでの概略
断面図である。

【図６Ｂ】本発明によるマイクロチップを含む陰極の製
造プロセスの第３段階の一実施例の１ステップでの概略
断面図である。

【図６Ｃ】本発明によるマイクロチップを含む陰極の製
造プロセスの第３段階の一実施例の１ステップでの概略
断面図である。

【符号の説明】

２マイクロチップ３ゲート４ホール１０絶縁基板１１抵抗層１３陰極１６絶縁層１７ウェル１８補助絶縁層１９導電層

Claims

【特許請求の範囲】

【請求項１】基板（１０）と、少なくとも１つの陰極
導体（１３）と、抵抗層（１１）上に配設されたマイク
ロチップ（２）とを含むフラット・ディスプレイ・スク
リーン用のマイクロチップを含む陰極（１）において、
前記陰極導体（１３）が、抵抗層（１１）の上方に配設
され、それぞれ、マイクロチップ（２）が中央に配設さ
れた、円形アパーチャ（１７）を有することを特徴とす
る陰極。
【請求項２】陰極導体（１３）の円形アパーチャ（１
７）の直径が、マイクロチップ（２）の基部の直径より
も大きいことを特徴とする請求項１に記載のマイクロチ
ップ陰極。
【請求項３】絶縁層（１６）によって陰極導体（１
３）から分離され、各マイクロチップ（２）の前にホー
ル（４）を備える、ゲート（３）に結合され、絶縁層
（１６）および陰極導体（１３）が、ゲート（３）の各
ホール（４）の前にマイクロチップ（２）を収容するウ
ェル（１７）を備え、ゲート（３）のホール（４）の直
径が、絶縁層（１６）および陰極導電層（１３）中のウ
ェル（１７）の直径よりもずっと小さいことを特徴とす
る請求項１に記載のマイクロチップ陰極。
【請求項４】陰極導体（１３）と絶縁層（１６）の間
に補助絶縁層（１８）を含むことを特徴とする請求項３
に記載のマイクロチップ陰極。
【請求項５】少なくとも基板（１０）、抵抗層（１
１）、陰極導電層（１３）、絶縁層（１６）、およびゲ
ート層（３）で構成されたパイル上で、ゲート層（３）
のホール（４）の異方性エッチングと、各ホールの下にある絶縁層（１６）および陰極導電層
（１３）中の対応するより大きなウェルのエッチングと
を含むことを特徴とする、マイクロチップを含む陰極を
製造する方法。
【請求項６】 − 基板（１０）上に配設された抵抗層
（１１）上に、列（１５）として構成された陰極導体
（１３）を形成する段階と、 − ゲート（３）の行（１４）に円形パターン（２３）
をフォトエッチングする段階と、 − ゲート（３）の行（１４）のホール（４）と、絶縁
層（１６）および陰極導電層（１３）中の対応するウェ
ル（１７）をエッチングして、各ウェル（１７）の中央
にあるマイクロチップ（２）を抵抗層（１１）上に付着
させる段階を実行することを含むことを特徴とする請求
項５に記載の方法。
【請求項７】陰極導体（１３）を形成する第１段階が − 基板（１０）上に抵抗層（１１）を付着させるステ
ップと、 − 薄い導電エッチストップ層（１９）を付着させるス
テップと、 − 陰極導体（１３）の導電層を付着させるステップ
と、 − 陰極導体（１３）の導電層を電解酸化するステップ
と、 − 陰極導電層（１３）と、前記酸化によって得られた
補助絶縁層（１８）を、列パターン（１５）に従って同
時にエッチングするステップと、 − 陰極導体（１３）によって画定された列（１５）の
間のエッチストップ層（１９）を除去するステップとを
含むことを特徴とする請求項６に記載の方法。
【請求項８】円形パターン（２３）をフォトエッチン
グする第２段階が、ゲート層（３）上にレジスト層（２
０）を付着させ、露光放射を透過させない較正済みマイ
クロビード（２２）を付着させた後に前記レジスト層
（２０）を露光することによって実施されることを特徴
とする請求項６に記載の方法。
【請求項９】レジスト層（２０）の事前露光が、マイ
クロビード（２２）を付着させるステップの前に、ゲー
ト行（１４）をマスク（２１）することによって実施さ
れることを特徴とする請求項８に記載の方法。
【請求項１０】ゲート（３）およびマイクロチップ
（２）を製造する第３段階が、 − ゲート層（３）のホール（４）および絶縁層（１
６、１８）および陰極導電層（１３）の中ウェル・プリ
フォーム（１７）を同時に異方性エッチングするステッ
プと、 − 等方性エッチングを介してホール（１７）を拡大す
るステップと、 − 各ウェル（１７）の中央にあるマイクロチップ
（２）を薄い導電エッチストップ層（１９）上に付着さ
せるステップと、 − マイクロチップ（２）の周りにあるウェル（１７）
の底部のエッチストップ層（１９）を除去するステップ
とを含むことを特徴とする請求項６に記載の方法。