KR20050059239A - 자기 정렬 게이트 전극 구조를 가진 전계 방출 디바이스와,그 제조 방법 - Google Patents

Abstract

본 발명은 전계 방출 디바이스와, 그 제조 방법에 관한 것이다. 전계 방출 디바이스는 전자 통과 개구(135, 335, 435)의 패턴이 제공되는 게이트 전극(140, 340, 440)을 포함한다. 게이트 전극(140, 340, 440)은 기판(125, 325, 425) 상에 분포된 입자(110, 310, 410) 근처에 배열되고, 상기 입자(110, 310, 410)의 적어도 일부는 전자를 방출하기 위해 배열된다. 게이트 전극(140, 340, 440)에 의해, 전계가 인가 가능해지고, 이를 통해 방출 입자들이 전자를 방출한다. 특히 양호한 전자 방출이 얻어지는데, 이는 개구(135, 335, 435)의 패턴이 기판 상의 입자 (110, 310, 410)의 분포와 유사하기 때문이다. 이는 상기 제조 방법에 의해 달성되는데, 이러한 제조 방법에서 입자(110, 310, 410)는 포토층(150, 352)의 마스킹 구역(155, 355)에 조명 단계에서 사용된다. 그러므로 포토층(150, 352)에서 하나의 패턴이 얻어지고, 이러한 패턴은 상대적으로 쉽게 게이트 전극(140, 340, 440)에서 유사한 패턴을 얻는데 사용될 수 있다.

Description

자기 정렬 게이트 전극 구조를 가진 전계 방출 디바이스와, 그 제조 방법{FIELD EMISSION DEVICE WITH SELF-ALIGNED GATE ELECTRODE STRUCTURE, AND METHOD OF MANUFACTURING SAME}

본 발명은 전계 방출 디바이스를 제조하는 방법에 관한 것이다.

본 발명은 또한 전계 방출 디바이스에 관한 것으로, 상기 전계 방출 디바이스는

- 입자의 적어도 일부는 전자를 방출하기 위해 배열되는, 기판 상의 입자의 분포;

- 방출된 전자를 통과시키기 위한 개구의 패턴이 제공되는, 상기 입자 근처의 게이트 전극을 포함한다.

전계 방출 디바이스는 소위 전계 방출 디스플레이(FED)인 평판 타입의 디스플레이에 관한 전자 소스로서 사용될 수 있다. FED는 낮은 제조 비용, 양호한 콘트라스트와 시야각, 및 백라이팅이 요구되지 않는 것과 같은 잘 알려진 음극선관(CRT)과 많은 공통적인 특징을 공유하는 진공 전자 디바이스이다.

전계가 인가된 결과, 전계 방출은 적합한 방출기의 외부 표면에서 전위 장벽을 통해 전자 터널이 형성되는 양자역학적인 현상이다. 전계의 존재는 상기 외부 표면에서 전위 장벽의 폭을 유한하게 하여, 이러한 전위 장벽을 전자가 투과할 수 있게 한다. 그러므로 전자는 전계 방출기로부터 방출될 수 있다.

일반적으로 기판에는 캐소드 전극을 형성하는 도전층이 제공되고, 그 위에 복수의 전계 방출기가 제공된다. 기판 상에 입자의 분포에 의해 전계 방출기가 제공될 수 있다.

예를 들어, 적합한 전계 방출기는 다이아몬드, 탄소 나노튜브, 미국 특허 6,097,139호에 알려진 흑연 미립자 방출기 잉크 또는 란탄 헥사보라이드(LaB₆) 또는 이트륨 헥사보라이드(YB₆)와 같은 화합물을 포함한다.

게이트 전극은 요구되는 전계를 인가하기 위해, 방출기 근처에 존재한다. 이를 위해 캐소드 전극과 게이트 전극 사이에 전압 차이가 인가되고, 상기 게이트 전극은 진공이나 바람직하게는 절연 층에 의해 캐소드 전극으로부터 분리된다. 전계에 의해, 캐소드 전극과 게이트 전극 사이의 입자가 활성화되고, 전자를 방출한다.

디바이스로부터의 전자 방출을 보장하기 위해, 게이트 전극에는 방출된 전자를 통과시키기 위한 복수의 (서브)미크론의 개구가 제공된다. 전술한 미국 특허 6,097,139호에 알려진 디바이스와 같은 전계 방출 디바이스에서, 게이트 전극 구조에서의 개구는 고가의 최신식 리소그라피를 사용하여 형성된다.

하지만, 알려진 게이트 전극 구조를 인가할 때 상당한 양의 전자를 방출하는 입자의 개수는 비교적 적고, 따라서 디바이스로부터의 전자 방출은 불충분하다.

그러므로 충분히 높은 전자 방출을 하는 전계 방출 디바이스를 구성하는 것이 문제가 된다.

도 1a 내지 도 1e는 본 발명에 따른 제조 방법의 제 1 실시예를 도시하는 도면.

도 2a 내지 도 2c는 전계 방출 디바이스의 일 실시예의 평면도.

도 3a 내지 도 3f는 본 방법의 제 2 실시예를 도시하는 도면.

도 4는 본 발명에 따른 전계 방출 디바이스의 또다른 실시예를 도시하는 도면.

도 5는 전계 방출 디스플레이(FED)의 일 실시예를 도시하는 도면.

본 발명의 목적은 개선된 전자 방출을 하는 전계 방출 디바이스의 제조 방법을 제공하는 것이다.

이 목적은 청구항 1에 명시된 본 발명에 따른 전계 방출 디바이스의 제조 방법에 의해 달성된다.

본 발명은 기판 상에 적층된 입자가 일반적으로 차광 마스크(shading mask)로서 사용될 수 있다는 인식에 기초하고 있다. 그러므로 디바이스 제조는 기판 측으로부터의 광이 디바이스에서 충돌하는 조명 단계를 포함한다. 기판이 투명하므로 광은 기판을 통과하고, 본 발명의 개념 내의 "투명한"의 의미는 제조 방법의 조명 단계 동안에 사용되는 광에 투명하다는 의미이다.

그러므로 광은 어떠한 입자도 제공되지 않는 디바이스의 부분을 방해받지 않고 통과한다. 하지만, 입자의 위치에서 입사광은 차단되어 포토층 구역은 입자의 그늘에 있게 되고 조명을 받지 않는다. 따라서, 포토층은 마스킹된다.

그 결과, 포토층은 그늘진 구역(포지티브 포토층)이나 그늘진 구역의 외부(네거티브 포토층)에서 이어지는 에칭 단계에 의해 제거 가능하게 된다. 그러므로 에칭된 포토층은 기판 상에서 입자의 분포와 매칭되는 패턴을 보여주고, 이어지는 단계에서 유사한 패턴으로 개구를 통과하는 전자가 제공되는 게이트 전극이 비교적 쉽게 형성된다.

종래의 제조 방법에서는, 입자의 분포가 일반적으로 정돈되지 않거나 심지어 무작위이므로, 입자에 대해서 게이트 구조에서의 개구의 위치를 정하기가 어렵다. 본 발명에 의해 게이트 전극의 개구가 정돈되지 않게 분포 된 입자와 자동으로 정렬되는 게이트 전극이 얻어진다.

이러한 게이트 전극에 의해, 동작시 비교적 높은 전계가 활동중인 입자의 전체 외부 표면에 걸쳐 인가된다. 그러므로 활동중인 입자는 비교적 많은 수의 전자를 방출하고, 본 발명에 따른 디바이스에 의한 전자 방출은 상당히 증가한다.

게다가 본 발명에 따른 제조 방법은 게이트 전극에서의 (서브)미크론 개구를 형성하기 위해 종래의 리소그라피에 의지하지 않는다. 이는 이러한 스케일의 종래의 리소그라피는 다루기 힘들고 비교적 고가이므로, 장점이 된다.

제 1의 바람직한 실시예에서, 포토층은 포지티브 포토 레지스트를 포함한다. 게이트 전극은 도전층으로부터 형성되고, 포지티브 포토층은 상기 도전층의 상부에 적층되며, 에칭 단계는 추가로 상기 포지티브 포토층의 그늘진 구역을 제거하고 제거된 그늘진 구역에 인접하는 도전층에서 복수의 개구를 형성하는 단계를 포함한다.

포토층의 에칭은 도전층 내부로 계속된다. 그러므로 도전층에서는 개구가 제공되고, 이러한 개구는 포토층의 그늘진 구역, 즉 입자들과 자동으로 정렬된다. 형성되는 게이트 전극은 방출기 입자들의 분포와 특별히 잘 매칭하는 자기 정렬된 개구의 패턴을 가진다. 그러므로 그렇게 제조된 전계 방출 디바이스는 특히 효율적으로 동작하고 비교적 높은 전자 방출을 한다.

바람직하게, 본 방법은 미리 선택된 시간 동안에 도전층을 가열하는 단계를 포함한다.

일반적으로, 이러한 가열은 층이 적층된 직후 일어난다. 도전층을 가열하는 것은 게이트 구조에서의 개구 크기의 개선된 제어를 허용한다. 어떠한 가열도 일어나지 않거나 가열 시간이 비교적 짧다면, 에칭은 입자에 비해 큰 도전층에서 개구가 형성되게 한다. 이는 단락 회로에 대해서 유리하고, 방출 특성을 제어하는데 사용될 수 있다.

하지만, 기판 표면 상의 입자의 밀도가 비교적 높다면, 입자와 유사한 크기를 가지는 게이트 전극의 개구를 가지는 것이 좀더 유리하다. 만약 그렇지 않으면 인접하는 방출기 입자에 대응하는 개구가 겹쳐지고 도전층의 너무 많은 부분이 제거되어, 방출 특성의 열화를 초래한다. 이러한 상황에서는 비교적 긴 시간 동안 도전층을 가열하는 것이 바람직하고, 이는 더 작은 개구가 형성되게 한다. 원한다면, 개구 크기는 방출기 입자의 크기와 거의 같게 만들어질 수 있다.

본 방법의 제 2의 바람직한 실시예에서는, 포토층이 네거티브 포토 레지스트를 포함한다. 제 2의 바람직한 실시예는, 입자를 적어도 부분적으로 덮는 절연층이 제공되고, 네거티브 포토층이 상기 절연층의 상부에 적층되어 에칭 단계가 추가로 상기 절연층의 부분들을 노출하는 그늘진 구역 외부의 상기 네거티브 포토층 부분을 제거하고, 상기 절연층의 상기 노출된 부분 상에 전극 물질을 적층함으로써 게이트 전극 구조를 형성하는 단계를 포함한다.

이러한 절연층은 최신식으로 알려져 있고, 그것의 기능은 캐소드 전극과 게이트 전극 사이의 전계를 강화하여 디바이스의 전자 방출 특성을 개선하는 것이다.

네거티브 포토층의 그늘진 구역은 게이트 전극이 형성된 후까지 디바이스 상에 남아있고, 이후 예를 들어 종래의 워싱(washing)에 의해 쉽게 제거 가능하게 된다.

제 2 실시예는 도전성 물질이 더 이상 조명 단계에서 사용된 광에 대해서 투명할 필요는 없으므로, 게이트 전극을 형성하는 물질을 선택하는 데 있어 좀더 자유롭다는 장점을 가진다. 이는 예를 들어 알루미늄 게이트 전극을 사용할 가능성을 연다.

본 발명의 또 다른 목적은 개선된 전자 방출을 가지는 전계 방출 디바이스를 제공하는 것이다. 이러한 또 다른 목적은 청구항 5에 명시된 본 발명에 따른 전계 방출 디바이스에 의해 달성되고, 따라서 기판 상의 입자의 분포와 유사한 게이트 전극에서의 개구 패턴을 특징으로 한다.

이러한 전계 방출 디바이스는 전술한 바와 같은 제조 방법을 사용하여 얻어진다. 이러한 방법에 의해, 게이트 전극의 개구는 방출기 입자와 게이트 전극의 개구가 자기 정렬되고, 양호한 전자 방출이 얻어진다.

게이트 전극의 개구가 정돈되지 않은 패턴으로 배열되는 전계 방출 디바이스는 유럽 특허 0 700 065호로부터 알려져 있다. 여기서 개구는 마스킹 입자에 의해 형성된다. 마스킹 입자의 위치에서는 어떠한 도전층도 적층되지 않는다. 하지만, 그러한 디바이스에서 마스킹 입자는 방출기 입자보다 커서, 입자에 비해 큰 게이트 전극 개구도 형성된다. 게다가, 게이트 개구의 패턴은 기판 상의 방출기 입자의 분포와 유사하지 않다. 그러므로 그러한 디바이스에서의 게이트 전극은 덜 효율적이고, 전자 방출은 본 발명에 따른 전계 방출 디바이스에서보다 낮다.

바람직하게, 기판과 게이트 전극 사이의 절연층이 제공되고, 상기 절연층은 적어도 부분적으로 입자를 덮는다.

바람직하게, 절연층은 입자의 위치에서 실질적으로 오목하게 되어 있다. 이러한 배열은 디바이스 내에서, 방출된 전자가 절연층 대신 진공 상태를 통해 주로 이동하여, 전자가 전계 방출 디바이스로부터 쉽게 방출된다는 장점을 가진다. 가장 바람직하게는 비교적 얇은 절연층이 기판 상에서 입자에 걸쳐 남아있고, 상기 얇은 층의 두께는 예를 들어 30 또는 50㎚이다.

절연층의 오목부는 제 1 실시예에서 게이트 전극에 형성된 개구에 인접한 절연층을 적어도 부분적으로 제거하는 에칭 단계를 계속함으로써, 달성될 수 있다. 제 2 실시예에서, 게이트 전극을 형성한 후, 이는 게이트 전극에서 개구에 인접하는 절연층이 제거되는 이어지는 제 2 에칭 단계에 있어서 마스크로서 사용될 수 있다.

바람직하게, 기판은 투명하고 투명한 캐소드 전극을 포함한다. 캐소드 전극에 관해서 바람직하고 적합한 물질은 인듐 주석 산화물(ITO)이다. 제조 방법의 제 1 실시예에서 게이트 전극을 형성하기 위한 도전층으로서, 동일한 물질이 사용될 수 있다.

기판 상에 분포된 입자는 전자의 전계 방출을 보여주는 임의의 종류의 충분히 큰 입자를 포함할 수 있지만, 바람직하게 이러한 입자는 흑연-기재의 전계 방출기 또는 탄소 나노튜브를 포함한다.

다른 애플리케이션 중에서, 탄소 나노튜브는 예를 들어 미국 특허 6,239,547호에 개시된 것처럼, 전계 방출 디바이스용 방출기로서 적용된다. 하지만, 탄소 나노튜브는 본질적으로 본 발명에서 적용될 수 없는데, 이는 탄소 나노튜브의 지름이 조명하는 동안 사용되는 광의 파장보다 크기가 약 수백배 작기 때문이다. 그러므로 개별 탄소 나노튜브는 그 자체로 마스크를 형성할 수 없다.

하지만, 덩어리로 탄소 나노튜브를 적층하는 것이 가능한데, 이는 대체로 입사광을 차단하기에 이러한 탄소 나노튜브가 충분히 크고 또는 좀더 바람직하게는 탄소 나노튜브가 촉매 성장 과정에 의해 적층된다. 이로 인해 코발트(Co) 또는 니켈(Ni)과 같은 제 1 선구 물질 입자가 기판 상에 분포하고, 이후 디바이스는 전술한 바와 같이 형성된다. 이들 선구 물질 입자는 조명 단계 동안 마스킹 입자로서 작용한다. 게이트 구조를 형성한 후, 탄소 나노튜브는 선구 물질 입자로부터 성장한다.

본 발명의 이들 및 다른 양태는 첨부 도면을 참조로 하여 분명해지고 상세하게 설명된다.

본 발명에 따른 제조 방법의 제 1 실시예가 도 1a 내지 도 1e에 의해 도시되어 있다. 이 방법을 적용함으로써, 자기 정렬된 게이트 전극 구조(140)를 가지는 전계 방출 디바이스(100)가 얻어진다. 게이트 전극 구조(140)에서의 개구(135)와 절연층(130)은 방출기 입자(110)와 유사한 크기로 되어 있고, 상기 입자와 특히 잘 정렬되어 있다.

제 1 단계(도 1a)에서, 예를 들어 유리와 같은 투명한 기판(125)에는 예를 들어 인듐 주석 산화물(ITO)의 층을 적층함으로써, 투명한 캐소드 전극(120)이 제공된다. 캐소드 전극(20)의 상부와, 전기적인 접촉부에는 예를 들어 전기 이동 적층 처리를 사용하여 입자(110)가 분포된다. 적층된 입자(110)는 일반적으로 정돈되지 않은 분포를 보여준다. 이 실시예에서, 입자(110)는 흑연-기재의 방출기 입자로서, 입자의 평균 지름은 예를 들어 4㎛이다. 이러한 타입의 입자는 전술한 미국 특허 6,097,139호에 알려져 있다.

추가 단계에서, 예를 들어 SiO₂를 포함하는 절연층(130)이 입자(110) 상에 적층된다(도 1b). 여기서, 절연층(130)의 두께는 층이 실질적으로 각 방출기 입자(110)를 덮을 정도이다. 절연층은 디바이스의 전자 방출 특성을 개선한다. 이어지는 단계에서, 도전층(140)이 절연층 상부에 적층되고, 이러한 절연층은 미리 선택된 시간 동안에, 예를 들어 250℃에서 선택적으로 가열된다. 그 후 도전층(140)은 포지티브 포토 레지스트를 포함하는 포토층(150)(도 1c)으로 덮여진다.

다음에 샘플이, 자외선(도 1d)과 같은 광(160)으로 조명된다. 입자(110)는 입사광에 대한 마스크를 형성하여, 포지티브 포토층(150)의 구역(155)은 입자(110)의 그늘에 있게 된다.

조명 단계 후, 에칭 단계(도 1e)가 수행되고, 여기서 샘플은 포토층(150)의 측면으로부터 에칭된다. 그러므로 포토층(150)의 그늘진 구역(155)과 이들 그늘진 구역(155) 바로 밑의 도전층(140) 부분이 제거된다. 이를 통해, 도전층(140)에는 방출기 입자(110)의 임의의 분포를 가지고 자기 정렬되는 개구(135)의 패턴이 제공된다.

이제 에칭 단계는 정지될 수 있거나, 바람직하게는 개구(135)에 인접한 절연 층(130) 부분도 제거하도록 계속된다. 가장 바람직하게는, 절연 물질의 얇은 층이 입자(110)에 걸쳐 남아있을 때 에칭 단계가 정지되는 것으로, 이러한 얇은 층의 두께는 예를 들어 30 또는 50㎚이다.

대안적으로, 입자(110)의 위치에서의 절연층은 전부 제거된다.

마지막 단계에서, 포토층(150)의 나머지 부분은 예를 들어 종래의 아세톤과 이소프로판올로 헹구는(rinsing) 방식에 의해 제거된다.

양호한 결과를 주는 제조 방법에 관해서, 모든 층은 조명 단계 동안에 사용되는 광(160)에 관해서 충분히 높은 투과율을 가져야 한다.

바람직하게, 조명은 자외선을 사용하여 행해진다. 이 경우, 기판(125)은 캐소드 전극(120)을 형성하기 위해 인듐 주석 산화물(ITO)로 덮여지는 유리일 수 있고, 게이트 전극을 형성하는 도전층(140)도 ITO일 수 있으며, 절연층(130)은 예를 들어 유리와 같은 SiO₂층이다.

본 방법에 의해 형성된 디바이스의 평면도가 도 2a에 도시되어 있다.

게이트 전극(240)에는 개구(235)의 패턴이 제공되고, 이러한 패턴은 특히 방출기 입자(210)와 양호하게 정렬된다. 장치(235)에서, 절연층(230)의 나머지 부분이 보여질 수 있다. 일반적으로, 방출기 입자(210)는 여전히 절연 물질로 덮여져 있어서 보이지 않을 수 있지만, 여기에서 그들의 위치는 명확하게 하기 위해 표시되어 있다. 게이트 전극(240)을 형성하는 도전층은 가열되지 않고, 따라서 도전층에서 에칭된 개구의 지름은 방출기 입자(210)의 지름보다 크다.

하지만, 입자(210)의 밀도가 비교적 높다면, 도전층의 가열 단계가 요구된다. 그렇지 않으면 개구는 겹쳐지고 함께 뭉쳐지게 된다. 이 경우, 도전층(240)의 너무 많은 부분이, 하나의 큰 개구(236)가 형성되는 도 2b에 도시된 바와 같이 에칭된다. 이후 각 입자(210)에 충분히 강한 전계를 인가하는 것이 가능하게 않게 되어, 일부 입자(210)는 방출이 감소되거나 어떠한 방출도 일어나지 않음을 보여준다. 이로 인해 전계 방출 디바이스로부터의 전자 방출은 비교적 적어진다.

유사하게, 이러한 효과는 10㎛ 또는 그 이상과 같은 비교적 큰 지름을 가지는 방출기 입자가 사용될 때 일어날 수 있다.

바람직하게는 도전층(240)을 적층 단계 직후 가열함으로써, 에칭 단계에 의해 형성되는 개구의 크기는 감소할 수 있다. 예를 들어, 층은 1시간 동안 250℃까지 가열된다. 이제, 도 2c에 도시된 바와 같은 디바이스가 형성된다. 각 입자(210)는 그것 자체의 개구(235)를 가지고, 이러한 개구는 이 경우 입자 지름과 비슷하거나 약간 큰 크기를 가진다.

본 방법의 제 2 실시예가 도 3a 내지 도 3f에 도시되어 있다.

제 2 실시예는 제 1 실시예와 동일하고 절연층(330)을 제공하는 단계를 포함한다.

이러한 단계(도 3a)에서, 추가 단계(도 3b)에서는 네거티브 포토 레지스트를 포함하는 포토층(352)은 절연층(330)의 상부에 직접 적층된다.

이어지는 단계(도 3c)에서, 이렇게 얻어진 샘플이 광(360), 바람직하게는 자외선에 의해 조명된다. 방출기 입자(310)는 입사광에 대한 마스크를 형성하여 포토층(352)의 구역(355)은 입자(310)의 그늘에 있게 된다.

조명 단계 이후, 샘플이 포토층(352)의 측면으로부터 에칭되어 마스킹된 구역(355)에 인접한 구역(356)이 제거되는 에칭 단계가 수행된다(도 3d). 에칭 단계는 구역(356)의 위치에서 절연층(330)이 노출될 때까지 계속된다. 이제 알루미늄과 같은 게이트 전극을 형성하기에 적합한 도전 물질(342)이 샘플의 상부에 적층된다.

이러한 적층 단계 이후, 그 상부에 도전 물질이 적층된 네거티브 포토층(352)의 마스킹된 구역(355)이 제거된다. 이로 인해, 입자(310)와 자기 정렬된 개구(335)를 가지는 게이트 전극(340)이, 도 3e에 도시된 바와 같이 얻어진다.

필요하다면, 게이트 전극(340)이 도 3f에 도시된 이어지는 에칭 단계를 위한 마스크로서 사용될 수 있고, 이를 통해 개구(335)의 위치에서 절연층(330)의 적어도 일부가 제거된다. 바람직하게는 이러한 에칭 단계는, 예를 들어 30 또는 50㎛의 얇은 절연 물질 층이 입자(310)위에 걸쳐 남아있을 때까지, 계속된다. 대안적으로, 이러한 에칭 단계는 입자(310)가 적어도 부분적으로 노출될 때까지 계속된다.

전계 방출기 디바이스의 추가 실시예는 도 4에 도시되어 있다. 이 실시예는 방출기 입자의 선택에 있어서, 첫 번째 것과는 다르다. 여기서, 입자는 탄소 나노튜브(415)가 위에서 촉매 성장하는 선구 물질 입자(410)를 포함한다. 선구 물질(410)은 예를 들어 코발트(Co)나 니켈(Ni)이다.

탄소 나노튜브는 그들의 길이와 지름 사이의 비율 값(통상 100 또는 그 이상)이 크기 때문에, 특별히 양호한 전계 방출기이다. 개별 탄소 나노튜브(415)의 지름은 일반적으로 수 ㎚이고, 이는 인가된 자외선의 파장보다 눈에 띄게 작은 것이다. 그러므로 이 실시예에서 먼저 선구 물질 입자(410)가 적층되고, 이후 이러한 선구 물질 입자는 조명 단계 동안에 마스크로서 작용한다. 게이트 전극(440)을 형성한 후, 탄소 나노튜브(415)는 선구 물질 입자(415)로부터 성장한다.

대안적으로, 탄소 나노튜브는 제조 시작시 제공될 수 있고, 이로 인해 탄소 나노튜브는 덩어리로서 제공된다. 각 덩어리의 크기는 그 덩어리가 전체로서 조명 단계 동안 입사광을 차단하도록, 선택돼야 한다.

도 5에 도시된 바와 같은 전계 방출 디스플레이에서, 진공 엔벌로프(vacuum envelope)는 본 발명에 따른 전계 방출 디바이스(500)를 포함한다. 전계 방출 디바이스는 형광체 트랙(555)이 제공된 디스플레이 스크린(550)과 마주 보고 있다. 디스플레이 스크린(550)은 화소(552)를 포함한다. 전계 방출 디바이스(500)는, 형광체 트랙(555) 상에 충돌하는 전자를 생성하여, 이를 통해 화소(552)를 조명하기 위한 전자 소스로서 사용된다.

디스플레이 스크린(550)의 각 화소(픽셀)(552)는 개별적으로 어드레스 지정 가능하고, 따라서 캐소드 전극과 게이트 전극이 매트릭스 구조를 한정한다. 픽셀(552)의 각 행(554)에 관해서, 행 캐소드 전극(520a, b, c)이 제공되고, 픽셀(552)의 각 열(556)에 관해서, 열 게이트 전극(540a, b, c)이 제공된다.

행 캐소드 전극(520a, b, c)의 상부에, 방출기 입자(도 5에는 미도시)가 임의의 분포로 적층된다. 열 게이트 전극(540a, b, c)에는 개구(535)의 패턴이 제공되고, 상기 패턴은 방출기 입자의 임의의 분포와 매칭된다. 절연층(530)은 캐소드와 게이트 전극을 분리시킨다.

픽셀(552)은 그 픽셀에 대응하는 행 캐소드 전극(520a, b, c)의 행 전압(Vrow1, 2, 3)을 스위칭 온(on)하고 동시에, 그 픽셀에 대응하는 열 게이트 전극(540a, b, c)의 열 전압(Vcol1, 2, 3)을 스위칭 온함으로써 어드레스 지정된다. 이후, 선택된 캐소드와 게이트 전극의 교차점에서, 구역에서의 방출기 입자만이 전자를 방출하고, 이러한 전자는 상기 구역의 개구(535)를 통과하여 디스플레이 스크린(550)에 도달한다.

예를 들어 행 전압(Vrow1)과 열 전압(Vcol3)이 스위칭 온되면, 참조 번호(536)로 도면에 표시된 개구의 패턴으로부터 전자가 방출되고, 선택된 픽셀(558)에서 디스플레이 스크린(550)에 도달한다. 이 때문에, 선택된 화소(558) 내의 형광체 트랙(555)이 조명하고, 선택된 화소(558)가 보는 사람에게 보일 수 있게 된다.

도면을 개략적인 것으로 일정 비율로 작성되지 않았다. 반면에 본 발명은 바람직한 실시예와 연계하여 기술되었으며, 본 발명이 이러한 바람직한 실시예에 제한되는 것으로 여겨져서는 안 된다는 점이 이해되어야 한다. 오히려, 본 발명은 첨부된 청구항의 범위 내에서, 당업자에 의해 이루어질 수 있는 모든 변형예를 포함한다.

요약하면, 본 발명은 전계 방출 디바이스와 그 제조 방법에 관한 것이다. 전계 방출 디바이스는 전자가 통과하는 개구의 패턴이 제공되는 게이트 전극을 포함한다. 이러한 게이트 전극은 기판 상에 분포된 입자 근처에 배열되고, 상기 입자의 적어도 일부분은 전자를 방출하기 위해 배열된다. 게이트 전극에 의해, 방출 입자가 전자를 방출하게 하는 전계가 인가 가능하다. 특히 양호한 전자 방출이 얻어지는데, 이는 개구의 패턴이 기판 상의 입자의 분포와 유사하기 때문이다. 이는 제조 방법에 의해 달성되고, 이러한 제조 방법에서 입자는 포토층의 구역을 마스킹하기 위한 조명 단계에서 사용된다. 그러므로 하나의 패턴이 포토층에서 얻어지고, 이러한 패턴은 비교적 쉽게 게이트 전극에서 유사한 패턴을 얻는데 사용될 수 있다.

본 발명은 전계 방출 디바이스를 제조하는데 이용 가능하다.

Claims (13)

1. 전계 방출 디바이스의 제조 방법으로서,

   - 투명 기판(125) 상에 입자(110)를 분포시키는 단계로서, 상기 입자(110)의 적어도 일부는 전자를 방출하기 위해 배열되는, 입자(110)를 분포시키는 단계;

   - 포토층(150)을 적층하는 단계;

   - 상기 기판측으로부터 전계 방출 디바이스를 조명하는 단계로서, 상기 입자(110)가 상기 포토층(150)의 구역(155)을 차광하는, 전계 방출 디바이스를 조명하는 단계;

   - 상기 차광된 포토층을 에칭하는 단계, 및

   - 상기 입자 근처에, 전자를 통과시키기 위한 개구(135)의 패턴이 제공되는 게이트 전극(140)을 형성하는 단계를 포함하는, 전계 방출 디바이스의 제조 방법.
2. 제 1항에 있어서, 상기 방법은 도전층을 제공하는 단계를 더 포함하며, 상기 포토층(150)은 포지티브 포토 레지스트를 포함하고 상기 도전층의 상부에 적층되며, 상기 에칭 단계는

   - 상기 포토층(150)의 차광된 구역(155)을 제거하는 단계와,

   - 상기 게이트 전극(140)을 형성하기 위해, 상기 제거된 차광된 구역(155)에 인접하는 상기 도전 층에서 개구(135)의 패턴을 형성하는 단계를 더 포함하는 것을 특징으로 하는, 전계 방출 디바이스의 제조 방법.
3. 제 2항에 있어서, 상기 방법은 미리 선택된 시간 동안에 상기 도전층을 가열하는 단계를 더 포함하는 것을 특징으로 하는, 전계 방출 디바이스의 제조 방법.
4. 제 1항에 있어서, 상기 방법은 입자(310)를 적어도 부분적으로 덮는 절연층(330)을 제공하는 단계를 더 포함하고, 이를 통해 상기 포토층(352)은 네거티브 포토 레지스트를 포함하며 상기 절연층(330)의 상부에 적층되고, 상기 에칭 단계는

   - 상기 절연층(330)의 부분을 노출하는 상기 차광된 구역(355) 밖의 상기 네거티브 포토 층(352)의 부분(356)을 제거하는 단계와,

   - 상기 게이트 전극(340)을 형성하기 위해, 상기 절연층(330)의 상기 노출된 부분 상에 전극 물질을 적층하는 단계를 더 포함하는 것을 특징으로 하는, 전계 방출 디바이스의 제조 방법.
5. 전계 방출 디바이스로서,

   - 입자(110)의 적어도 일부는 전자를 방출하기 위해 배열되는, 기판(125) 상의 입자(110)의 분포;

   - 방출된 전자를 통과시키기 위한 개구(135)의 패턴이 제공되는, 상기 입자(110) 근처의 게이트 전극(140)을 포함하는 전계 방출 디바이스에 있어서,

   상기 개구(135)의 패턴은 상기 입자(110)의 분포와 유사한 것을 특징으로 하는, 전계 방출 디바이스.
6. 제 5항에 있어서, 상기 기판과 상기 게이트 전극(140) 사이에는 절연 층(130)이 제공되고, 상기 절연 층(130)은 적어도 부분적으로 상기 입자(110)를 덮는 것을 특징으로 하는, 전계 방출 디바이스.
7. 제 6항에 있어서, 상기 절연 층(130)은 실질적으로 상기 입자(110)의 위치에서 오목하게 들어가 있는 것을 특징으로 하는, 전계 방출 디바이스.
8. 제 5항에 있어서, 상기 기판(120)은 투명하고 투명한 캐소드 전극(120)을 포함하는 것을 특징으로 하는, 전계 방출 디바이스.
9. 제 7항에 있어서, 상기 캐소드 전극(120)은 인듐 주석 산화물을 포함하는 것을 특징으로 하는, 전계 방출 디바이스.
10. 제 5항에 있어서, 상기 입자(110)는 흑연을 주 원료로 한 전계 방출기를 포함하는 것을 특징으로 하는, 전계 방출 디바이스.
11. 제 5항에 있어서, 상기 입자는 탄소 나노튜브(carbon nanotube)(415)를 포함하는 것을 특징으로 하는, 전계 방출 디바이스.
12. 제 11항에 있어서, 상기 입자는 선구 물질 입자(410)를 더 포함하고, 이러한 선구 물질 입자(410)로부터 상기 탄소 나노튜브(415)가 촉매(catalytically) 성장하는 것을 특징으로 하는, 전계 방출 디바이스.
13. 제 5항 내지 제 12항 중 어느 한 항에 따른 전계 방출 디바이스를 포함하는, 디스플레이 디바이스.