JP2006502538A - 自己整合されたゲート電極構造を有する電界放出デバイス及びその製造方法 - Google Patents

Abstract

本発明は、電界放出デバイスとその製造方法に関する。電界放出デバイスは、電子通過アパチャのパターンを備えたゲート電極（１４０、３４０、４４０）を有する。ゲート電極（１４０、３４０、４４０）は基板（１２５、３２５、４２５）において分布された粒子（１１０、３１０、４１０）の近くに配置され、前記粒子（１１０、３１０、４１０）の少なくとも一部は電子を放出するために配置される。ゲート電極（１４０，３４０、４４０）により、放出粒子が電子を放出することを用いて、電界が適用される。特に良好な電子放出は、アパチャ（１３５、３３５、４３５）のパターンが基板にのける粒子（１１０、３１０、４１０）の分布に類似しているために得られる。これはその製造方法により達成され、その方法において、粒子（１１０、３１０、４１０）はフォト層（１５０、３５２）の領域（１５５、３５５）をマスキングするために照射段階で用いられる。このようにして、パターンはフォト層において得られ、そのフォト層は、比較的容易にゲート電極（１４０、３４０、４４０）における類似するパターンを得るために用いられることができる。

Description

本発明は、電界放出型デバイスを製造する方法に関する
本発明は、電界放出型デバイスであって：
− 基板における粒子の分布であって、少なくとも該粒子の一部が電子を放出するために
配列されている、粒子の分布；及び
− 前記粒子の近くのゲート電極であって、放出された電子を通過させるためにアパチャのパターンを備えている、ゲート電極；
を有する、電界放出型デバイスに更に関する。

電界放出デバイスは、フラットパネルディスプレイ、即ち、電界放出ディスプレイ（ＦＥＤ）のための電子源として用いられることが可能である。ＦＥＤは、真空電子デバイスであり、例えば、低製造コスト、良好なコントラスト及び視野角並びにバックライトが必要ないこと等の、陰極線管（ＣＲＴ：Ｃａｔｈｏｄｅ Ｒａｙ Ｔｕｂｅ）との共通の特徴を多く共有している。

電界放出は、加えられる電界の結果として、適切なエミッタの外側表面におけるポテンシャルバリアを電子がトンネリングする量子力学的現象である。電界の存在は、前記外側表面におけるポテンシャルバリアの幅を有限にし、それ故、このポテンシャルバリアは電子に対して透過性である。それ故、電子は電界エミッタから放出されることが可能である。

基板は、一般に、陰極を構成する導電層を備え、その陰極の上部には、複数の電界エミッタが備えられている。電界エミッタは、基板における量子の分布により規定されることができる。

例えば、適切な電界エミッタは、ダイヤモンド、カーボンナノチューブ、米国特許代６，０９７，１３９号明細書に記載されているようなグラファイト粒子エミッタインク、又は、六ホウ化ランタン（ＬａＢ６）又は六ホウ化イットリウム（ＹＢ６）のような化合物を有する。

ゲート電極は、必要とされる電界を加えるために、エミッタの近くに存在している。このために、陰極とゲート電極との間に電圧差が適用され、そのゲート電極は、真空により、好適には、絶縁層により陰極から分離される。電界により、陰極とゲート電極との間の粒子は活性化され、電子を放出する。

デバイスからの電子放出を確実にするために、ゲート電極は、不出された電子を通過させるための複数の（サブ）ミクロンアパチャを備えている。米国特許第６，０９７，１３９号明細書に記載されているような電界放出デバイスにおいては、ゲート電極構造におけるアパチャは、高価で最先端のリソグラフィ技術を用いて形成される。

しかしながら、既知のゲート電極構造を適用するとき、大量の電子を放出する粒子数は比較的少なく、それ故、デバイスからの電子放出は不十分である。

それ故、十分多い電子放出を有する電界放出デバイスを構成することは問題点である。

本発明の目的は、改善された電子放出を有する電界放出デバイスを製造する方法を提供することである。

この目的は、独立請求項１に記載の本発明に従った電界放出デバイスを製造する方法により達成される。

本発明は、一般に、基板に堆積された粒子を遮光マスクとして用いることが可能であるという認識に基づいている。それ故、そのデバイスの製造は、照射段階を有し、それにより、光は基板側からデバイスに入射する。基板は透明であるため、光は基板を通過し、本発明の概念における“透明”は、製造方法の照射段階の間に用いられる光に対して透明であることを意味する。

従って、光は、粒子が備えられていないデバイスの一部を妨害されずに通過する。しかしながら、粒子の位置においては、入射光は遮断され、それ故、フォト（ｐｈｏｔｏ）層の領域は粒子の影の状態であり、照射されない。それ故、フォト層はマスキングされる。

結果的に、フォト層は、続くエッチング段階により、遮光領域（ポジティブフォト層）において又は遮光領域の外側（ネガティブフォト層）において取り外し可能である。それ故、エッチングされたフォト層は、基板における粒子の分布に適合するパターンを示し、続く段階において、同様のパターンにおいてアパチャを通過する電子を供給されるゲート電極は比較的容易に形成される。

従来の製造方法においては、粒子の分布は、一般に、無秩序であり、ランダムでさえあるため、粒子に対してうまくゲート構造におけるアパチャを位置付けることは困難である。本発明により、ゲート電極のアパチャが無秩序に分布している粒子と自動的に位置合わせされる、ゲート電極が得られる。

このようなゲート電極により、操作において、比較的大きい電界が、活性粒子の表面の外側全体に亘って加えられる。それ故、活性粒子は比較的多くの数の電子を放出し、それ故、本発明に従ったデバイスによる電子放出は著しく増加する。

更に、本発明に従った製造方法は、ゲート電極におけるサブ（ミクロン）アパチャを形成するために従来のリソグラフィに依存しない。これは、このスケールにおいて従来のリソグラフィが厄介であり且つ比較的高価であるため、有利点である。

第１の好適な実施形態においては、フォト層はポジティブフォトレジストを有する。デート電極は導電層から構成され、そのポジティブフォト層は前記導電層の上に堆積され、エッチング段階は、前記ポジティブフォト層の遮光領域を取り除く手順と、取り除かれた遮光領域に隣接する導電層に複数のアパチャを形成する手順とを有する。

フォト層のエッチングは導電層に対して継続される。それ故、アパチャは導電層において備えられており、その導電層は、フォト層の遮光領域と、それ故、粒子と自動的に位置合わせされる。形成されたゲート電極は、エミッタの粒子の分布に特にうまく適合する自己整合アパチャのパターンを有する。このようにして製造される電界放出デバイスは、著しく効率的に動作し、比較的多い電子放出を有する。

好適には、上記の方法は、所定時間の間、導電層を加熱する段階を有する。

一般に、この加熱段階は、その導電層が堆積された後に行われる。導電層の加熱は、ゲート構造におけるアパチャのサイズに対して制御の改善を可能にする。過熱を施さない場合又は加熱時間が比較的短い場合、エッチングは、粒子に比べて大きい、導電層に形成されるアパチャをもたらす。このことは、短絡回路に比較して優位性があり、放出特性を制御するために用いられることができる。

しかしながら、基板表面における粒子密度が比較的高い場合、粒子と類似するサイズを有するゲート電極におけるアパチャを有することは更に優位性がある。又、隣接するエミッタ粒子に対応するアパチャは重なり合い、取り除かれる導電層の部分が多過ぎると、放出特性の劣化がもたらされる。このような状況下では、比較的長い時間の間、導電層を加熱することが好ましく、それにより、より小さいアパチャが形成されるようになる。必要に応じて、アパチャサイズは、エミッタ粒子のサイズと実質的に等しくすることができる。

本方法の第２の好適に実施形態においては、フォト層はネガティブフォトレジストを有する。第２の好適な実施形態は、絶縁層は粒子の少なくとも一部のカバーを提供し、ネガティブフォト層は該絶縁層の上に堆積されることを特徴とし、それにより、エッチング段階は、前記絶縁層の一部を露光して遮光領域の外側の前記ネガティブフォト層の一部を除去する手順と、前記絶縁層の前記露光された一部に電極材料を堆積することによりゲート電極構造を形成する手順とを更に有する。

そのような絶縁層は最新技術から周知であり、その機能は陰極とゲート電極との間の電界をエンハンスすることであり、これにより、デバイスの電子放出特性が改善される。

ネガティブフォト層の遮光領域は、ゲート電極が形成されるまで、デバイスにそのまま残され、次いで、例えば、従来の洗浄方法により容易に除去可能である。

第２実施形態においては、導電材料は、もはや、照射段階で用いられる光に透明である必要がないため、ゲート電極を構成する材料を選択する自由度がより拡大ことを優位性とする。これは、例えば、アルミニウムのゲート電極を用いることにより可能である。

本発明の更なる目的は、改善された電子放出を有する電界放出デバイスを提供することである。この更なる目的は、独立請求項５に記載されている、本発明に従った電界放出デバイスにより達成され、それ故、ゲート電極におけるアパチャのパターンが基板における粒子の分布に類似している点で特徴付けられている。

そのような電界放出デバイスは、上記のような製造方法を用いて、得られる。この方法により、ゲート電極のアパチャはエミッタ粒子と自己整合され、良好な電子放出が得られる。

ゲート電極のアパチャが無秩序パターンにおいて配列されている電界放出デバイスについては、欧州特許第０７０００６５号明細書に記載されている。この特許文献においては、アパチャはマスキング粒子により形成される。マスキング粒子の位置においては。導電層は堆積されていない。しかしながら、そのデバイスにおいては、マスキング粒子はエミッタ粒子に比べて大きく、それ故、又、形成されたゲート電極アパチャはエミッタ粒子に比べて大きい。更に、ゲートアパチャのパターンは、基板におけるエミッタ粒子の分布に類似していない。それ故、そのデバイスにおけるゲート電極は効率が低く、電子放出は本発明に従った電界放出デバイスより悪い。

好適には、絶縁層は、基板とゲート電極との間に備えられ、前記絶縁層は少なくとも一部の粒子を覆っている。

好適には、絶縁層は、粒子の位置において略凹部を形成する。このような配列は、デバイスにおいて、放出される電子の多くは絶縁層を通過する代わりに真空中に移動し、それ故、電子は電界放出デバイスからより容易に放出されるという有利点を有している。更に好適には、比較的薄い絶縁層が基板における粒子を覆って残っており、前記の薄い層は、例えば、３０乃至５０ｎｍである。

絶縁層の凹部形成は、ゲート電極において形成されてアパチャに隣接する絶縁層の少なくとも一部を除去するためにエッチング段階を継続することにより、第１実施形態において行われることが可能である。第２実施形態においては、デート電極を形成した後、この
絶縁層の凹部形成は、続く第２のエッチング段階のためのマスクとして用いられることが可能であり、ゲート電極におけるアパチャに隣接する絶縁層が除去される。

好適には、基板は透明であり、透明な陰極を有する。陰極に対する好適で適切な材料は、それ故、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）である。同様な材料を、第１の製造方法の実施形態においてゲート電極を形成するための導電層として用いることが可能である。

基板において分布している粒子は、電子の電界放出を示すいずれの種類の十分大きい粒子を有することが可能であるが、好適には、それらの粒子はグラファイトベースの電界エミッタ又はカーボンナノチューブから構成される。

特に、カーボンナノチューブは、例えば、米国特許第６，２３９，５４７号明細書において記載されているような、電界放出デバイスのためのエミッタとして用いられる。しかしながら、そのカーボンナノチューブは、その直径が照射中に用いられる光の波長より約２桁程度小さいため、本発明にはそれを用いることができない。それ故、個別のカーボンナノチューブ自体はマスクを形成することができない。

しかしながら、全体として、入射光を遮断するために十分に大きいクラスタ状のカーボンナノチューブを堆積することは可能であり、又は、より好適には、カーボンナノチューブは触媒成長プロセスにより堆積される。それ故、コバルト（Ｃｏ）又はニッケル（Ｎｉ）のような第１前駆粒子が基板において分布され、その後、上記のようにデバイスが形成される。これらの前記粒子は、照射中、マスキング粒子として機能する。ゲート構造を形成した後、カーボンナノチューブは前記粒子から成長する。

本発明の上記の及び他の特徴は、添付図を参照することにより明らかになり、理解することができるであろう。

本発明に従った製造方法の第１実施形態について、図１Ａ乃至１Ｅに示す。その方法を用いることにより、自己整合されたゲート電極構造を有する電界放出デバイス１００が得られる。ゲート電極構造１４０と絶縁層１３０におけるアパチャ１３５はエミッタ粒子１１０と類似するサイズに形成され、前記粒子と特に良好に位置合わせされる。

第１段階（図１Ａ）においては、例えば、ガラスから成る透明基板１２５は、例えば、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）の層を堆積することにより、透明な陰極１２０を備える。陰極１２０の上に及びそれと電気的接触状態にあるように、電気泳動堆積プロセスを用いて、粒子１１０が分布される。堆積された粒子１１０は、一般に、無秩序分布を示す。この実施形態においては、粒子１１０は、例えば、４μｍの平均直径をもつグラファイトベースのエミッタ粒子である。この種の粒子については、上記の米国特許第６，０９７，１３９号明細書に記載されている。

更なる段階において、例えば、ＳｉＯ_２を有する絶縁層１３０が粒子１１０上に堆積される（図１Ｂ）。ここで、絶縁層１３０の厚さは、その層が各々のエミッタ粒子１１０を実質的に覆うようになっている。絶縁層はデバイスの電子放出特性を改善する。続く段階においては、導電層１４０が絶縁層上に堆積され、例えば、２５０℃において所定時間の間、任意に加熱される。導電層１４０は、ポジティブフォトレジストを有するフォト層１５０により実質的に覆われる（図１Ｃ）。

次に、試料は光１６０、例えば、ＵＶ光により照射される（図１Ｄ）。粒子１１０は入射光に対してマスクを構成し、それ故、ポジティブフォトレジスト層の領域１５５は粒子１１０の影になっている。

照射段階の後、エッチング段階（図１Ｅ）が実行され、試料はフォト層１５０の側面からエッチングされる。それ故、フォト層１５の遮光領域１５５とその遮光層の下の導電層の一部は除去される。これにより、導電層１４０は、エミッタ粒子１１０のランダムな分布と自己整合されるアパチャ１３５のパターンを備えている。

エッチング段階は、ここで、終了されることが可能であり、又は、好適には、同様に、アパチャ１３５に隣接する絶縁層１３０の部分を除去するために継続される。最も好適には、エッチング段階は、絶縁材料の薄い層が粒子１１０上に残っているときに終了され、前記薄い層は、例えば、３０乃至５０ｎｍである。

代替として、粒子１１０の位置における絶縁層は完全に除去される。

良好な結果を与える製造方法に対しては、全ての層は、照射段階の間に用いられる光１６０に対して十分高い透過率を有する必要がある。

好適には、照射はＵＶ光を用いて行われる。この場合、基板１２５は、陰極１２０を構成するＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）でコーティングされており、ゲート電極を構成する導電層１４０は、同様に、ＩＴＯであることが可能であり、絶縁層１３０は、例えば、ガラス状のＳｉＯ_２層である。

この方法により形成されたデバイスの平面図を図２Ａに示す。

ゲート電極２４０はアパチャ２３５のパターンを備え、そのアパチャは、エミッタ粒子２１０を特に良好に位置合わせされている。アパチャ２３５において、絶縁層２３０が残っている部分は可視的である。一般に、エミッタ粒子２１０は、尚も絶縁材料で覆われており、従って、それらは可視的ではないが、ここでは、それらの位置は明確化のために示されている。ゲート電極２４０を構成する導電層は加熱されず、それ故、導電層においてエッチングされたアパチャの直径はエミッタ粒子２１０の直径より大きい。

しかしながら、それらの粒子２１０の密度が比較的大きいとき、導電層の加熱段階が必要とされる。そうでないと、アパチャは共に重なり合い、クラスタ化する。この場合、１つの大きいアパチャ２３６が形成された図２Ｂに示すように、導電層２４０のエッチングされる部分は大きくなり過ぎる。それ故、各々の粒子２１０に十分強い電界が加えられることは可能ではなく、それ故、一部の粒子２１は放出の低減を示し、又は全く放出しなくなる。これにより、電界放出デバイスからの電子放出は比較的小さくなる。

同様に、このような効果は、比較的大きい直径であって、例えば、１０μｍ又はそれ以上の直径を有するエミッタ粒子を用いるときに生じる。

導電層２４０を加熱することにより、好適には、堆積段階の直後に、エッチング段階により形成されたアパチャのサイズを減少させることが可能である。例えば、導電層は、２５０℃において１時間加熱される。このとき、図２Ｃに示すようなデバイスが形成される。各々の粒子２１０自体がアパチャ２３５を有し、この場合、アパチャは粒子の直径と同様な又は僅かに大きいサイズを有する。

本方法の第２実施形態について、図３Ａ乃至３Ｆに示す。

第２実施形態は絶縁層３３０を提供する段階までの第１段階と同一である。

このステージ（図３Ａ）においては、更なる段階（図３Ｂ）で、ネガティブフォトレジストを有するフォト層３５２は、絶縁層３３０の上に直接堆積される。

続く段階（図３Ｃ）において、このようにして得られたサンプルは、光であって、好適には、ＵＶ光で照射される。エミッタ粒子３１０は入射光に対するマスクを構成し、それ故、フォト層３５２の領域３５５は粒子３１０の影になっている。

照射段階の後、エッチング段階が実施され（図３Ｄ），サンプルはフォト層３５２の側面からエッチングされ、マスキングされた領域３５５に隣接する領域３５６は除去される。エッチング段階は、領域３５６の位置における絶縁層３３０が露出されるまで継続される。ゲート電極を形成するために適切な導電材料３４２、例えば、アルミニウムは、ここでは、サンプルの上に堆積される。

この堆積段階の後、その上に堆積された導電材料を有するネガティブフォト層のマスキングされた領域３５５は除去される。これにより、図３Ｅに示しているように、粒子３１０と自己整合された、アパチャ３５５を有するゲート電極３４０が得られる。

必要に応じて、ゲート電極３４０は、図３Ｆに示す、続くエッチング段階のためのマスクとして用いられることが可能であり、これにより、アパチャ３３５の一の絶縁層３３０の少なくとも一部が除去される。好適には、このエッチング段階は、絶縁材料の薄い層であって、例えば３０乃至５０μｍが粒子３１０上に残っているときまで継続される。代替として、このエッチング段階は、粒子３１０が少なくとも一部が露出されるまで継続される。

電界放出デバイスの更なる実施形態について、図４に示す。この実施形態は、エミッタ粒子の選択における第１の実施形態とは異なる。ここでは、粒子は前駆粒子４１０から構成され、その前駆粒子の上にカーボンナノチューブ４１５が触媒成長される。前記粒子４１０は、例えば、コバルト（Ｃｏ）又はニッケル（Ｎｉ）である。

カーボンナノチューブは、その長さと直径との間の比が大きい値（典型的には、１００又はそれ以上）であるため、特に良好な電界エミッタである。個々のカーボンナノチューブ４１５の直径は、一般に、数ｎｍであり、適用されるＵＶ光の波長より著しく小さい。それ故、この実施形態においては、先ず、前記粒子４１０が堆積され、その前記粒子は、続いて、照射段階中、マスクとしての役割を果たす。ゲート電極４４０を形成した後、カーボンナノチューブ４１５は前記粒子４１５から成長される。

代替として、カーボンナノチューブは、製造の開始において備えられ、これにより、カーボンナノチューブは、クラスタ状に備えられる。各々のクラスタのサイズは、全体としてのクラスタが照射段階中に入射光を遮断するように選択される必要がある。

図５に示すような電界放出ディスプレイにおいては、真空外囲器は、本発明に従った電界放出デバイス５００を有する。電界放出デバイスは、蛍光体トラック５５５を備えているディスプレイスクリーン５５０に対向している。ディスプレイスクリーン５５０はピクチャ要素５５２を有する。電界放出デバイス５００は、蛍光体トラック５５５に入社する電子を生成するための電子源として用いられ、これにより、ピクチャ要素５５２を照射する。

ディスプレイスクリーン５５０の各々のピクチャ要素（画素）５５２は個別にアドレス指定可能であり、それ故、カーボンナノチューブ及びゲート電極はマトリクス構造を規定する。画素５５２の各々の行５５４に対しては、行陰極５２０ａ、５２０ｂ及び５２０ｃが備えられ、画素５５２の各々の列５５６に対しては、列ゲート電極５４０ａ、５４０ｂ及び５４０ｃが備えられている。

行陰極５２０ａ、５２０ｂ及び５２０ｃの上には、エミッタ粒子（この図においては図示せず）はランダム分布の状態で堆積されている。列ゲート電極５４０ａ、５４０ｂ及び５４０ｃはアパチャ５３５のパターンを備えており、該パターンはエミッタ粒子のランダム分布に適応している。絶縁層５３０は陰極とゲート電極とを分離している。

画素５５２は、その画素に対応する行陰極５２０ａ、５２０ｂ及び５２０ｃの行電圧Ｖｒｏｗ１、Ｖｒｏｗ２及びＶｒｏｗ３におけるスイッチングと、その画素に対応する列ゲート電極５４０ａ、５４０ｂ及び５４０ｃの列電圧Ｖｃｏｌ１、Ｖｃｏｌ２及びＶｃｏｌ３における同時のスイッチングとによりアドレス指定される。それ故、選択された陰極とゲート電極の交差する部分における領域のエミッタ粒子のみが電子を放出し、その放出された電子は該領域のアパチャ５３５を通過し、ディスプレイスクリーン５５０に達する。

例として、行電圧Ｖｒｏｗ１と列電圧Ｖｃｏｌ３がオンにされたとき、電子は参照番号５３６により示されているアパチャのパターンから放出され、選択された画素５５８においてディスプレイスクリーン５５０に達する。これにより、その選択されたピクチャ要素５５８における蛍光体トラック５５５は照射され、その選択されたピクチャ要素はビューアに対して可視的になる。

図５は模式的であり、スケーリングして描かれていない。本発明については、好適な実施形態に関連して説明したが、本発明はそれらの好適な実施形態に限定されるように意図されたものではないことが理解される必要がある。そうではなく、本発明は、同時提出の特許請求の範囲における範囲内で、当業者により実行される全ての変形を含むものである。

要約すると、本発明は、電界放出デバイス及びその製造方法に関する。電界放出デバイスは、電子が通過するアパチャのパターンを備えているゲート電極を有する。ゲート電極は基板において分布されている粒子の近くに配置され、該粒子の少なくとも一部は電子を放出するために配置されている。ゲート電極により、放出粒子が電子を放出することを用いて、電界が加えられる。特に良好な電子放出は、アパチャのパターンが基板における粒子の分布に類似しているために得られる。これは製造方法により達成され、その製造方法において、粒子は、フォト層の領域をマスキングするために照射段階において用いられる。従って、パターンはフォト層において得られ、そのフォト層は、比較的容易にゲート電極において類似したパターンを得るために用いられることができる。

本発明に従った製造方法の第１実施形態を示す図である。 本発明に従った製造方法の第１実施形態を示す図である。 本発明に従った製造方法の第１実施形態を示す図である。 本発明に従った製造方法の第１実施形態を示す図である。 本発明に従った製造方法の第１実施形態を示す図である。 電界放出デバイスの実施形態の平面図である。 電界放出デバイスの実施形態の平面図である。 電界放出デバイスの実施形態の平面図である。 本発明の方法の第２実施形態を示す図である。 本発明の方法の第２実施形態を示す図である。 本発明の方法の第２実施形態を示す図である。 本発明の方法の第２実施形態を示す図である。 本発明の方法の第２実施形態を示す図である。 本発明の方法の第２実施形態を示す図である。 本発明に従った電界放出デバイスの他の実施形態を示す図である。 電界放出デバイス（ＦＥＤ）の実施形態を示す図である。

Claims (13)

1. 電界放出デバイスを製造する方法であって：
   透明基板において粒子を分布させる段階であって、該粒子の少なくとも一部が電子を放出するために配置されている、段階；
   フォト層を堆積する段階；
   基板側から前記電界放出デバイスを照射する段階であって、前記粒子は前記フォト層の領域に陰をつくる、段階；
   前記の陰をつくられたフォト層をエッチングする段階；及び
   前記粒子の近くに、電子を通過させるためのアパチャのパターンを備えたゲート電極を形成する段階；
   を有することを特徴とする方法。
2. 請求項１に記載の方法であって、導電層を備える段階であって、前記フォト層はポジティブフォトレジストを有し、前記導電層の上に堆積される、段階を更に有し、前記エッチング段階は：
   前記フォト層の陰をつくられた領域を取り除く手順；及び
   前記ゲート電極を形成するために、前記の取り除かれた陰をつくられた領域に隣接した導電層におけるアパチャのパターンを形成する手順；
   を有する、ことを特徴とする方法。
3. 請求項２に記載の方法であって、所定時間中、導電層を加熱する段階から更に構成される、ことを特徴とする方法。
4. 請求項１に記載の方法であって、前記粒子を少なくとも一部覆う絶縁層を備える段階を更に有し、これにより、前記フォト層はネガティブフォトレジストを有し、前記絶縁層の上に堆積され、前記エッチング段階は：
   前記絶縁層の一部を露出する、陰をつくられた領域の外側の前記ネガティブフォト層の一部を取り除く手順；
   ゲート電極を形成するために、前記絶縁層の前記露出された部分に電極材料を堆積させる手順；
   を更に有する、ことを特徴とする方法。
5. 基板における粒子の分布であって、前記粒子の少なくとも一部は電子を放出するために配置されている、粒子の分布；及び
   前記粒子の近くのゲート電極であって、放出された電子を通過させるためのアパチャのパターンを備えている、ゲート電極；
   を有することを特徴とする電界放出デバイス。
6. 請求項５に記載の電界放出デバイスであって、絶縁層は前記基板と前記ゲート電極との間に備えられ、前記絶縁層は前記粒子の少なくとも一部を覆っている、ことを特徴とする電界放出デバイス。
7. 請求項６に記載の電界放出デバイスであって、前記絶縁層は、実質的に前記粒子の位置に窪みをつくる、ことを特徴とする電界放出デバイス。
8. 請求項５に記載の電界放出デバイスであって、前記基板は透明であり、透明な陰極を有する、ことを特徴とする電界放出デバイス。
9. 請求項７に記載の電界放出デバイスであって、前記陰極はＩＴＯを有する、ことを特徴とする電界放出デバイス。
10. 請求項５に記載の電界放出デバイスであって、前記粒子はグラファイトベースの電界エミッタを有する、ことを特徴とする電界放出デバイス。
11. 請求項５に記載の電界放出デバイスであって、前記粒子はカーボンナノチューブを有する、ことを特徴とする電界放出デバイス。
12. 請求項１１に記載の電界放出デバイスであって、前記粒子は前駆粒子を更に有し、その前駆粒子から前記カーボンナノチューブが触媒成長される、ことを特徴とする電界放出デバイス。
13. 請求項５乃至１２のいずれ一項に記載の電界放出デバイスを有する、ことを特徴とするディスプレイデバイス。
    

Images