JP2950380B2 - 電界放出素子の製造方法 - Google Patents

電界放出素子の製造方法

Info

Publication number
JP2950380B2
JP2950380B2 JP32251590A JP32251590A JP2950380B2 JP 2950380 B2 JP2950380 B2 JP 2950380B2 JP 32251590 A JP32251590 A JP 32251590A JP 32251590 A JP32251590 A JP 32251590A JP 2950380 B2 JP2950380 B2 JP 2950380B2
Authority
JP
Japan
Prior art keywords
layer
gate electrode
resist
forming
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP32251590A
Other languages
English (en)
Other versions
JPH04196026A (ja
Inventor
茂生 伊藤
辰雄 山浦
行雄 小川
照男 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Futaba Corp
Original Assignee
Futaba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Futaba Corp filed Critical Futaba Corp
Priority to JP32251590A priority Critical patent/JP2950380B2/ja
Publication of JPH04196026A publication Critical patent/JPH04196026A/ja
Application granted granted Critical
Publication of JP2950380B2 publication Critical patent/JP2950380B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Cold Cathode And The Manufacture (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、絶縁層のホール内にコーン形状のエミッタ
を有するいわゆるスピント型の電界放出素子の製造方法
に係り、特に絶縁層にホールを量産的に製造する方法に
関するものである。
〔従来の技術〕
スピント型の電界放出素子の従来の製造方法について
図5を用いて説明する。
図5(a)に示すように、絶縁基板100上に、カソー
ド電極101と、絶縁層102と、ゲート電極層103を積層被
着する。
その上にレジストを被着し、例えば1μm径程度のゲ
ートパターンの露光を光露光又は電子ビーム露光により
順次行う。その後、露光部のレジストを除去し、さらに
ゲート電極層103と絶縁層102をエッチングし、図5
(b)に示すようにゲート104及びホール105を形成す
る。
レジスト除去後、絶縁基板100を同一平面内で回転さ
せながら斜め上方から同基板の表面にAl106を蒸着し、
図5(c)に示すようにゲート104の開口部を狭くする
とともに、剥離層を形成する。
図5(d)に示すように、基板に対して垂直上方から
エミッタ材料107を蒸着させ、ホール105内にコーン形状
のエミッタ108を形成する。
図5(e)に示すように、斜め蒸着させたAl106と不
要なエミッタ材料107を除去する。
〔発明が解決しようとする課題〕
ゲート104の開口部及びホール105をエッチングで形成
するため、従来はレジストにゲートパターンの露光を行
っていたが、従来の露光装置は基板をミクロン単位で正
確に送り、小面積を露光しながら全面を走査するもので
あった。このため、ゲートパターンの形状及び間隔はき
わめて正確になるものの、一回の露光面積が小さいため
に基板の全面にゲートパターンを露光するのには相当の
時間がかかり、小面積の基板にしか利用できなかった。
即ち、近年ますます大面積化しつつあるディスプレイ装
置用基板等に対しては量産性が良くないという問題があ
った。
また、図5(c)に示したようなAlの斜め蒸着の蒸着
効率は大面積化には極めて悪く、ディスプレイ装置用基
板のようにかなり広い面積に対して斜め方向からの蒸着
を行なうと、ゲートの開口部の位置によって蒸着状態に
違いが生じてしまう。このため、形成されるエミッタの
形状の均一性に問題が生じ、この点においても量産に適
していないという問題点があった。
〔課題を解決するための手段〕
本発明に係る電界放出素子の製造方法は、絶縁基板上
にカソード電極を形成する工程と、前記カソード電極を
含む絶縁基板上に絶縁層とゲート電極層を順次積層させ
て形成する工程と、前記ゲート電極層上にレジストと微
粒子からなるマスク層を形成する工程と、前記マスク層
に露光する工程と、前記マスク層から前記微粒子を除去
して前記レジストに微小孔を形成する工程と、前記微小
孔から前記ゲート電極層と前記絶縁層をエッチングして
ゲート電極とホールを形成する工程と、前記レジストを
除去する工程と、前記ゲート電極の表面に剥離層を形成
する工程と、前記ホール内に向けてエミッタ材料を蒸着
することによってホール内にエミッタを形成する工程
と、前記剥離層を除去することにより、この剥離層上に
被着したエミッタ材料を除去する工程とを有している。
また、本発明によれば、前記製造方法に用いる前記微
粒子をポリメチルメタクリレート(PMMA)のような有機
化合物で構成してもよい。
また本発明によれば、PMMA粒子を染色した光吸収性の
ものを前記微粒子として用いてもよい。
また、本発明によれば、光分解形のホトレジストを被
覆したPMMA粒子を前記微粒子として用いてもよい。
〔実施例〕
本発明に係る電界放出素子の製造方法の第1実施例を
図1によって説明する。
(1)図1(a)に示すように、ガラス等の絶縁基板1
の上面に約0.3μmの厚さでAl層2を全面に蒸着し、さ
らに必要に応じて約0.4μmの厚さでSnO2からなる抵抗
層3を全面に蒸着する。そして、これをフォトリソグラ
フィ法によってストライプ状にしてカソード電極4を形
成する。
(2)図1(b)に示すように、前記カソード電極4を
含む絶縁基板1上にSiO2を1μmの厚さに蒸着して絶縁
層5を形成する。さらに、その上にMoを0.5μmの厚さ
に蒸着してゲート電極層6を形成する。
(3)図1(c)に示すように、前記ゲート電極層6の
表面に、平均粒径が0.4μmのポリメチルメタクリレー
ト(PMMA)粒子7を分散させる。この場合、PMMA粒子7
の表面を接触帯電させた状態でスプレー法等によって分
散させ、ゲート電極層6上で各PMMA粒子7どうしが接触
せずに適当な間隔があくようにする。
(4)図1(d)に示すように、前記絶縁基板1の全体
を150℃に加熱する。これによって前記PMMA粒子7は軟
化して自重でつぶれ、その底面は点でなく面でゲート電
極層6と接するようになる。
(5)図1(e)に示すように、前記PMMA粒子7を覆う
ように光架橋形レジスト8(以下、レジスト8と呼
ぶ。)をゲート電極層6上にスピンコート法で被着さ
せ、前記PMMA粒子7と共にゲート電極層6上にマスク層
9を形成する。そして、マスク層9の全面に紫外線を露
光して前記レジスト8を硬化させる。さらに、O2プラズ
マアッシングによってPMMA粒子7の頂部のレジスト8の
みを選択的に焼却除去し、PMMA粒子7の頂部のみをレジ
スト8から露出させる。
(6)図1(f)に示すように、レジスト8を溶かさず
にPMMA粒子のみを溶解する溶液を用いて現像し、PMMA粒
子7を除去する。これによってレジスト8には、適当な
間隔でほぼ一定の径の多数の微小孔10が広範囲にわたっ
て形成される。
(7)図1(g)に示すように、前記微小孔10からゲー
ト電極層6と絶縁層5をそれぞれケミカルエッチングす
る。即ち、ゲート電極層6にはH3PO4+HNO3を用いてエ
ッチングを行い、1μm径位の開口部6aを形成する。ま
た、絶縁層5にはHFでサイドエッチングを行い、ゲート
電極層6の開口部6aより大きい径の空洞を形成してホー
ル11をつくる。
(8)ゲート電極層6上に残ったレジスト8を溶剤で除
去する。そして、露光したゲート電極層6の表面を熱で
酸化させ、0.2μm位の薄い酸化モリブデン(MnO3)か
らなる剥離層12を形成する。
(9)次に、ゲート電極層6の上方から基板に対して垂
直下方に向けてエミッタ材料13のMoを蒸着し、前記ホー
ル11内にエミッタ14を形成する。図1(h)に示すよう
に、ゲート電極層6上にエミッタ材料13が積もるにつれ
て開口部6a上方の孔は次第に小さくなり、これに伴って
ホール11内に入るエミッタ材料13の量も少なくなる。従
って開口部6aが塞がるまで蒸着を行うと、ホール11内に
はコーン形状のエミッタ14が形成される。
(10) 前記剥離層12の酸化モリブデンは水溶性なの
で、図1(i)に示すように、これを水で溶かして不要
なエミッタ材料13をゲート電極層6から剥離する。そし
て、ゲート電極層6上にホトレジストを被着し、フォト
リソグラフィ法によって前記カソード電極4と直交する
ストライプ状のパターンに加工し、ゲート電極15を形成
する。
以上のように製造された電界放出素子によればカソー
ド電極4とゲート電極15は互いに直交するストライプ状
であり、両電極はマトリクスを構成している。従って、
図示しないコレクタに所定の電位を与えるとともに、カ
ソード電極4とゲート電極15を適宜のタイミングで駆動
すれば、絶縁基板1上の所望の領域にあるエミッタ群を
選択して電子を放出させることができる。
図4は、このような電界放出素子16を用いた蛍光表示
装置を示している。前述したマトリクス状の電子放出部
が形成されている絶縁基板1の上方には、透光性を有す
る絶縁基板17が設けられている。該絶縁基板17の内面に
は、透光性の電極18に蛍光体19をベタ状に被着させた発
光表示部としてのコレクタ20が形成されている。両絶縁
基板1,17の外周は図示しない側面板で封止されており、
内部は高真空状態に排気されている。
以上の構成において、コレクタ20に所定の正電圧を与
えた状態で、電子放出部のカソード電極4とゲート電極
15を適宜に駆動すれば、マトリクス上の所望の位置にあ
るエミッタ群を駆動できる。そして、ベタ状の蛍光体19
のうち、駆動されたエミッタ群の上方にある所望の領域
に電子を射突させて発光させることができるので、文字
・図形等のグラフィック表示を行うことができる。この
表示は、透光性の電極18及び絶縁基板17を介して、該絶
縁基板17の外側から観察することができる。
次に、本発明に係る電界放出素子の製造方法の第2実
施例を図2によって説明する。
(1)図2(a)において、31は絶縁基板、34はAl層32
及び抵抗層33からなるカソード電極、35は絶縁層、36は
ゲート電極層であり、これらの材質及び製法等は第1実
施例と同じである。そして、前記ゲート電極層36の表面
に光架橋形レジスト37(レジスト37と呼ぶ。)を1μm
の厚さでスピンコートし、乾燥して溶剤を蒸発させる。
(2)0.6μm径のPMMA粒子38を赤黒等の染料溶液で染
色して着色し、紫外線を吸収するPMMA粒子39を形成す
る。これをレジスト37の上に接触帯電等により均一に分
散・被着させてマスク層40とする。そしてこれを加熱す
ると、粒子39とレジスト37は軟化し、図2(b)に示す
ように粒子39の底部がレジスト37の中に入り込んで粒子
39とレジスト37が固着する。
(3)図2(c)に示すように、PMMA粒子39の上方から
紫外線の平行光線を全面に露光する。前記染料で着色さ
れたPMMA粒子39の下には紫外線が届かないので当該部分
のレジスト37bは硬化しないが、他の部分のレジスト37a
は紫外線により硬化する。
(4)ここで現像を行うと、前記試料で着色されたPMMA
粒子39の下方にあるレジスト37bのみ溶解する。これに
よってレジスト37には、図2(d)に示すように、適当
な間隔でほぼ0.6μm径の多数の微小孔41が広範囲にわ
たって形成される。微小孔41を形成した後、ポストベー
クを行なう。
(5)次に、図2(e)に示すように、前記微小孔41か
らゲート電極層36をケミカルエッチングして開口部36a
を形成し、さらに絶縁層35をHF系のエッチング剤で処理
してホール42を形成する。
(6)図2(f)に示すように、レジスト37を除去す
る。次に、第1実例と同様、図2(g),(h),
(i)に示すようにゲート電極層36を酸化させて剥離層
43を形成した後、上方からエミッタ材料44を蒸着して各
ホール42内にエミッタ45を形成し、その後前記剥離層43
とともにゲート電極層36上の不要なエミッタ材料44を除
去する。
次に、本発明に係る電界放出素子の製造方法の第3実
施例を第3図によって説明する。
(1)図3(a)において、51は絶縁基板、54はAl層52
及び抵抗層53からなるカソード電極、55は絶縁層、56は
ゲート電極層であり、これらの材質及び製法等は第1実
施例と同じである。
(2)0.6μm径のPMMA粒子56に、光分解形のフォトレ
ジストを0.1μmの厚さで被着する。図3(b)に示す
ように、このPMMA粒子を接触帯電させた状態でスプレー
法によってゲート電極層56上に均一に分散する。
(3)前記絶縁基板51の全体を約150℃に加熱する。こ
れによってPMMA粒子57は軟化して自重でつぶれ、図3
(c)に示すように底面が点でなく面でゲート電極層56
と接するようになる。その後、前記光分解形のフォトレ
ジストよりも表面張力が大きく、かつゲート電極層56よ
りも表面張力が小さい光架橋形レジスト58を、スピンコ
ートにより0.4μm厚でゲート電極層56上に被着する。
(4)図3(d)に示すように全面に紫外線を露光し、
光架橋形レジスト58を硬化させるとともに、PMMA粒子57
の光分解形のフォトレジストを分解する。
(5)フォトレジストの剥離された前記PMMA粒子57を現
像液中で除去する。これによって、硬化した前記光架橋
形レジスト58上には、適当な間隔でほぼ0.6μm径の多
数の微小孔が広範囲にわたって形成される。
(6)図3(e)に示すように、この微小孔からエッチ
ングを行ない、ゲート電極層56に開口部56aをあけると
ともに絶縁層55にはホール59を形成する。この後、図示
はしないが、第1及び第2実施例と同様に、ゲート電極
層56上に剥離層を形成し、上方からエミッタ材料を蒸着
して各ホール59内にエミッタを形成する。ゲート電極層
56上につもった不要なエミッタ材料は剥離層とともに除
去する。
〔発明の効果〕
本発明に係る電界放出素子の製造方法によれば、レジ
ストと微粒子からなるマスク層に露光した後、微粒子を
除去することにより、ゲート電極の開口部とホールを形
成する際の開口パターンとなる微小孔を形成している。
このような製造方法によれば、次のような効果がある。
(1)高解像度の電子ビーム露光装置や光露光装置を用
いなくても大面積基板においても正確で均一な孔径をも
つサブミクロンのゲート孔加工ができ、しかも表示装置
等に必要な大面積の電子源を量産性よく作製することが
できる。
(2)蒸着効率及び均一性に問題のあるAlの斜め蒸着を
行なわなくても、サブミクロンのゲート孔を大面積基板
上に量産性よく作製することができる。
(3)ゲート孔を広い面積の全面に一度に形成すること
ができるので、製造時間を従来よりも大幅に短縮するこ
とができる。
【図面の簡単な説明】
図1(a),(b),(c),(d),(e),
(f),(g),(h)及び(i)は、それぞれ本発明
の第1実施例の各工程を示す図である。 図2(a),(b),(c),(d),(e),
(f),(g),(h)及び(i)は、それぞれ本発明
の第2実施例の各工程を示す図である。 図3(a),(b),(c),(d)及び(e)は、そ
れぞれ本発明の第3実施例の各工程を示す図である。 図4は本発明の第1実施例によって得た電界放出素子を
応用した蛍光表示装置の図である。 図5(a),(b),(c),(d)及び(e)は、そ
れぞれ従来の電界放出素子の製造工程を示す図である。 1,31,51……絶縁基板、 4,34,54……カソード電極、 5,35,55……絶縁層、 6,36,56……ゲート電極層、 7,39,57……微粒子としてのポリメチルメタクリレート
粒子(PMMA粒子)、 8,37,58……レジスト、 9,40……マスク層、 10,41……微小孔、 11,42,59……ホール、 12,43……剥離層、 13,44……エミッタ材料、 14,45……エミッタ、 15,46……ゲート電極。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 渡辺 照男 千葉県茂原市大芝629 双葉電子工業株 式会社内 (58)調査した分野(Int.Cl.6,DB名) H01J 1/30 H01J 9/00 - 9/18 H01J 31/08 - 31/24

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項1】絶縁基板上にカソード電極を形成する工程
    と、前記カソード電極を含む絶縁基板上に絶縁層とゲー
    ト電極層を順次積層させて形成する工程と、前記ゲート
    電極層上にレジストと微粒子からなるマスク層を形成す
    る工程と、前記マスク層に露光する工程と、前記マスク
    層から前記微粒子を除去して前記レジストに微小孔を形
    成する工程と、前記微小孔から前記ゲート電極層と前記
    絶縁層をエッチングしてゲート電極とホールを形成する
    工程と、前記レジストを除去する工程と、前記ゲート電
    極の表面に剥離層を形成する工程と、前記ホール内に向
    けてエミッタ材料を蒸着することによってホール内にエ
    ミッタを形成する工程と、前記剥離層を除去することに
    より、この剥離層上に被着したエミッタ材料を除去する
    工程とを有する電界放出素子の製造方法。
  2. 【請求項2】前記微粒子が有機化合物である請求項1記
    載の電界放出素子の製造方法。
  3. 【請求項3】前記有機化合物がポリメチルメタクリレー
    ト(PMMA)である請求項2記載の電界放出素子の製造方
    法。
  4. 【請求項4】前記微粒子が、光吸収性の染料により染色
    したPMMA粒子である請求項3記載の電界放出素子の製造
    方法。
  5. 【請求項5】前記微粒子が、PMMA粒子に光分解形のホト
    レジストを被覆したものである請求項3記載の電界放出
    素子の製造方法。
JP32251590A 1990-11-28 1990-11-28 電界放出素子の製造方法 Expired - Lifetime JP2950380B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32251590A JP2950380B2 (ja) 1990-11-28 1990-11-28 電界放出素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32251590A JP2950380B2 (ja) 1990-11-28 1990-11-28 電界放出素子の製造方法

Publications (2)

Publication Number Publication Date
JPH04196026A JPH04196026A (ja) 1992-07-15
JP2950380B2 true JP2950380B2 (ja) 1999-09-20

Family

ID=18144520

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32251590A Expired - Lifetime JP2950380B2 (ja) 1990-11-28 1990-11-28 電界放出素子の製造方法

Country Status (1)

Country Link
JP (1) JP2950380B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007287403A (ja) * 2006-04-14 2007-11-01 Futaba Corp 電界電子放出素子の製造方法
JP2009170280A (ja) * 2008-01-17 2009-07-30 Sony Corp 冷陰極電界電子放出素子の製造方法及び冷陰極電界電子放出表示装置の製造方法
TWI435360B (zh) * 2011-10-17 2014-04-21 Au Optronics Corp 場發射顯示器及其顯示陣列基板的製造方法

Also Published As

Publication number Publication date
JPH04196026A (ja) 1992-07-15

Similar Documents

Publication Publication Date Title
US5413513A (en) Method of making flat electron display device with spacer
EP1221710B1 (en) Method of manufacturing triode carbon nanotube field emitter array
US7274138B2 (en) Spacers for field emission displays
JPH08111181A (ja) 定アクセス抵抗を有するフラット・ディスプレイ・スクリーン用の陰極
US5582703A (en) Method of fabricating an ultra-high resolution three-color screen
US6338938B1 (en) Methods of forming semiconductor devices and methods of forming field emission displays
JP2950380B2 (ja) 電界放出素子の製造方法
JP3431112B2 (ja) 陰極線管用発光スクリーン組立体の製造方法
US20030201710A1 (en) Anode screen for a phosphor display and method of making the same
JPH09274845A (ja) 電子放出素子と電子放出素子用収束電極およびその製造方法
KR100442840B1 (ko) 삼극관 탄소나노튜브 전계방출 어레이의 제조 방법
JP3833404B2 (ja) エミッタ及びその製造方法
KR100569269B1 (ko) 전계방출 표시소자의 제조방법
JP3052845B2 (ja) 集束電極を有する電界放出カソードの製造方法
KR100774222B1 (ko) 중성빔을 이용한 cnt 전계방출 표시소자의 제조방법
US5776644A (en) Photolithographic method for high resolution circle patterning utilizing calibrated opaque microspheres
JP4073045B2 (ja) 無孔マトリクス周縁部に被着した蛍光体素子を有するカラー陰極線管
KR100577780B1 (ko) 전계방출 표시소자의 제조방법
KR100374044B1 (ko) 전계 방출형 표시 소자의 스페이서 전극 형성 방법
KR100406817B1 (ko) 전계 방출 표시소자의 제조 방법
KR100400206B1 (ko) 전계효과전자방출소자의스페이서제조방법
KR20010003055A (ko) 전계방출 표시소자의 제조방법
KR100343212B1 (ko) 수평전계효과전자방출소자및그제조방법
KR20000027516A (ko) 전계 방출 표시 소자의 제조방법
KR20000066956A (ko) 전계방출 표시소자의 제조방법