KR20000027516A - 전계 방출 표시 소자의 제조방법 - Google Patents
전계 방출 표시 소자의 제조방법 Download PDFInfo
- Publication number
- KR20000027516A KR20000027516A KR1019980045461A KR19980045461A KR20000027516A KR 20000027516 A KR20000027516 A KR 20000027516A KR 1019980045461 A KR1019980045461 A KR 1019980045461A KR 19980045461 A KR19980045461 A KR 19980045461A KR 20000027516 A KR20000027516 A KR 20000027516A
- Authority
- KR
- South Korea
- Prior art keywords
- gate electrode
- electrode layer
- forming
- gate
- hole
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
- H01J9/02—Manufacture of electrodes or electrode systems
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
- H01J1/46—Control electrodes, e.g. grid; Auxiliary electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2329/00—Electron emission display panels, e.g. field emission display panels
- H01J2329/46—Arrangements of electrodes and associated parts for generating or controlling the electron beams
- H01J2329/4604—Control electrodes
- H01J2329/4608—Gate electrodes
- H01J2329/4613—Gate electrodes characterised by the form or structure
- H01J2329/4617—Shapes or dimensions of gate openings
Abstract
본 발명은 별도의 장비 도입없이 미세한 크기의 게이트 홀을 형성할 수 있는 전계 발광 표시 소자의 제조방법을 개시한다. 개시된 본 발명은 기판상에 절연층을 형성하는 단계와, 절연층 상부에 제 1 게이트 전극층을 형성하는 단계와, 상기 제 1 게이트 전극층에 소정 크기의 홀이 형성되도록 소정 부분 패터닝하는 단계와, 상기 제 1 게이트 전극층을 마스크로 하여, 상기 절연층을 측벽이 테이퍼 형상이 되도록 식각하여 게이트 홀을 형성하는 단계와, 상기 제 1 게이트 전극층 상부 및 측벽에 제 2 게이트 전극층을 형성하는 단계와, 상기 제 2 게이트 전극층 상부 및 측벽에 알루미늄 희생층을 형성하는 단계와, 상기 게이트 홀내에 원추 형태로 에미터 팁을 형성하는 단계, 및 상기 제 2게이트 전극층 상부에 잔류하는 팁 형성용 물질과 알루미늄 희생층을 제거하는 단계를 포함하는 것을 특징으로 한다.
Description
본 발명은 전계 방출 표시 소자의 제조방법에 관한 것으로, 보다 구체적으로게이트 전극층을 이중으로 형성하여 입구부가 좁은 게이트 홀을 갖는 전계 방출 표시 소자의 게이트 홀 형성방법에 관한 것이다.
공지된 바와 같이 전계 방출 소자는 FEA(field emission array)를 매트릭스- 어드레스할 수 있고, CRT와 같이 전자빔으로 형광체를 자극하여 음극선 발광을 일으키는 원리를 이용한 표시기이다.
이러한 전계 방출 소자는 대향하는 캐소드판과 애노드판, 그 사이의 진공갭이 존재한다. 여기서, 캐소드판에는 게이트 전극과 전자를 방출하는 수개의 에미터 팁이 구비된다. 한편, 캐소드판과 대향하는 애노드판에는 형광체가 구비되어 전계 방출 표시 장치의 컬러화를 실현한다.
여기서, 전계 방출 표시 소자의 밝기를 결정하는 에미터 팁은 게이트 전극 층에 소정의 홀을 형성한다음, 그 홀 내부에 금속을 원뿔 형태로 증착하여 형성된다.
도 1a 내지 도 1f는 종래의 전계 방출 표시 소자에서 게이트 홀 및 에미터 방법을 설명하기 위한 도면으로, 도 1a에서와 같이, 글래스 또는 웨이퍼(1:이하 기판) 상에 소정 두께의 절연층(2)을 형성한다. 그리고나서, 절연층(2) 상부에 게이트 전극층(3)을 형성한다.
이어, 도 1b에 도시된 바와 같이, 이 게이트 전극층(3)에 소정 형태의 홀을 형성할 수 있도록, 공지의 포토리소그라피 공정을 이용하여 포토레지스트 패턴(도시되지 않음)을 형성한다음, 이 포토레지스트 패턴을 마스크로 하여 게이트 전극층(3)을 식각하여, 게이트 전극층(3)내에 제 1 홀(H1)을 형성한다. 이때, 제 1 홀(H1)의 폭은 현재의 노광 공정으로 형성할 수 있는 최소치로 형성한다.
그런다음, 도 1c에 도시된 바와 같이, 제 1 홀(H1)이 형성된 게이트 전극층(3)을 마스크로 하여, 노출된 절연막(2)을 식각하여 게이트홀(H2)을 형성한다. 이때, 절연막(2)은 불산 또는 반응성 이온 에칭을 이용하여 측면이 테이퍼 형상이 되도록 에칭한다.
그리고나서, 도 1d에 도시된 바와 같이, 게이트 홀(H2)의 사이즈를 좀더 미세하게 하기 위하여, 진공 증착 장비에 기판(1)을 장착하고, 기판(1) 표면과 직각을 이루는 회전축에 대하여 회전시키면서 알루미늄막(4)을 증착한다. 이때, 알루미늄 입자가 기판 표면에 대해 30도 각도를 이루면서 입사되어, 알루미늄막(4)이 게이트 홀(H2) 안쪽 모서리에 증착이 이루어져, 게이트 홀(H2)의 직경을 좁게 한다. 이때, 게이트 홀(H2)을 좁게하는 것은, 이 게이트 홀의 사이즈가 좁을수록 이후 형성될 팁에 높은 전계가 형성되어 저전압 구동이 가능해지고, 게이트 전극에 더 많은 수의 게이트 홀을 형성할 수 있으므로, 방출 전류를 균일하게 할 수 있기 때문이다.
그러고나서, 도 1e에 도시된 바와 같이, 기판(1) 표면에 대해 수직인 부분에 팁 형성용 타겟을 두고, 전자빔 증착(E-beam evaporation)방식을 이용하여 팁(5)이 형성된다. 이때, 게이트 홀(H2)의 지름이 기판(1)쪽으로 갈수록 점점 줄어듬에 따라 홀(H2)내의 팁은 원추 형태가 되고, 이과정에서 알루미늄막(4) 상부에도 팁 형성용 물질(5a)이 증착된다.
그런다음, 도 1f에 도시된 바와 같이, 게이트 전극층(3) 상부의 팁 형성용 물질(5a) 및 알루미늄막(4)을 공지의 방식으로 제거하여, 에미터 팁을 형성한다.
그러나, 현재의 전계 방출 표시 소자는 더 낮은 구동 전압과 더 균일한 방출 전류를 얻기 위하여, 더욱 미세한 게이트 홀이 요구된다.
이와같이 더욱 미세한 폭을 갖는 게이트 홀을 형성하기 위하여, 기존의 노광원 대신 더욱 짧은 파장을 갖는 광원 예를들어 DUV(deep ultraviolet), 전자빔, X선과 같은 광원이 요구되어 진다.
이러한 광원이 도입되면, 이에 수반하여 고가의 장비가 요구되므로, 자연 제조 비용이 상승하게 된다.
따라서, 본 발명의 목적은 상기한 종래의 문제점을 해결하기 위한 것으로, 별도의 장비 도입없이 미세한 크기의 게이트 홀을 형성할 수 있는 전계 발광 표시 소자의 제조방법을 제공하는 것이다.
도 1a 내지 도 1f는 종래의 게이트 홀 및 에미터 팁을 형성하는 방법을 설명하기 위한 각 공정별 단면도.
도 2a 내지 도 2e는 본 발명의 일실시예를 설명하기 위한 각 공정별 단면도.
(도면의 주요 부분에 대한 부호의 설명)
11 : 기판 12 : 절연층
13 : 제 1 게이트 전극층 14 : 제 2 게이트 전극층
15 : 알루미늄 희생층 16 : 팁
상기한 본 발명의 목적을 달성하기 위하여, 본 발명의 일 실시예에 따르면, 기판상에 절연층을 형성하는 단계와, 절연층 상부에 제 1 게이트 전극층을 형성하는 단계와, 상기 제 1 게이트 전극층에 소정 크기의 홀이 형성되도록 소정 부분 패터닝하는 단계와, 상기 제 1 게이트 전극층을 마스크로 하여, 상기 절연층을 측벽이 테이퍼 형상이 되도록 식각하여 게이트 홀을 형성하는 단계와, 상기 제 1 게이트 전극층 상부 및 측벽에 제 2 게이트 전극층을 형성하는 단계와, 상기 제 2 게이트 전극층 상부 및 측벽에 알루미늄 희생층을 형성하는 단계와, 상기 게이트 홀내에 원추 형태로 에미터 팁을 형성하는 단계, 및 상기 제 2게이트 전극층 상부에 잔류하는 팁 형성용 물질과 알루미늄 희생층을 제거하는 단계를 포함하는 것을 특징으로 한다.
본 발명에 의하면, 종래와 같이 제 1 게이트 전극층을 형성하고, 제 1 게이트 전극층 상부 및 내측벽에 게이트 형성 물질로 기판 표면에 대하여 비스듬하게 전자빔 증착하여, 제 2 게이트 전극층을 형성한다음, 제 2 게이트 전극층 표면에 다시 알루미늄 희생층을 형성하므로써, 게이트 홀의 사이즈를 줄인다.
이에따라, 팁에 높은 전계가 형성되어, 저전압 구동이 가능하여 진다.
또한, 게이트 홀의 사이즈가 작아지므로, 더 많은 수의 게이트 홀을 형성할 수 있고 이에따라, 더 많은 수의 팁을 형성할 수 있어, 방출 전류를 균일하게 할 수 있다.
(실시예)
이하 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 자세히 설명하도록 한다.
첨부한 도면 도 2a 내지 도 2e는 본 발명의 일실시예를 설명하기 위한 각 공정별 단면도이다.
먼저, 도 2a를 참조하여, 기판(11) 상에 소정 두께의 절연층(12)을 형성하고, 절연층(12) 상에 제 1 게이트 전극층(13)을 형성한다. 이어, 제 1 게이트 전극층(13)에 소정 형태의 홀을 형성할 수 있도록, 공지의 포토리소그라피 공정을 이용하여 포토레지스트 패턴(도시되지 않음)을 형성한다음, 이 포토레지스트 패턴을 마스크로 하여 제 1 게이트 전극층(13)을 식각한다. 여기서, 제 1 게이트 전극층(13)내 홀의 직경은 현재의 노광 공정으로 형성할 수 있는 최소치, 약 1.5㎛ 정도로 형성한다. 그리고나서, 제 1 게이트 전극층(13)을 마스크로 하여, 노출된 절연막(12)을 식각하여 게이트홀(gH)을 형성한다. 이때, 절연막(12)은 불산 또는 반응성 이온 에칭을 이용하여 측면이 테이퍼 형상이 되도록 에칭하여 줌이 바람직하다.
그리고나서, 게이트 홀(gH)의 사이즈를 좀더 미세하게 하기 위하여, 도 2b에 도시된 바와 같이, 기판(11)을 진공 증착 장비에 장착시킨다음, 상기 게이트 전극층(13)과 동일한 물질을 기판 표면에 대하여 α(0<α<90)각도로 입사하도록 증착하여, 게이트 전극층(13) 상부 및 내측벽에 제 2 게이트 전극층(14)을 형성한다. 이때, 제 2 게이트 전극층(14)의 형성으로, 게이트홀(gH)의 직경이 줄어들게 된다.
이어, 도 2c에 도시된 바와 같이, 상기 제 2 게이트 전극층(14)을 형성하는 방법과 동일한 방법으로, 제 2 게이트 전극층(14) 상부에 알루미늄을 기판 표면에 대하여 β(0<β<90)각도 만큼의 각도로 입사하도록 형성하여, 알루미늄 희생층(15)을 형성한다. 이때, 알루미늄 희생층(15)의 형성으로 게이트홀(gH)의 직경을 더욱 좁게 한다.
그러고나서, 도 2d에 도시된 바와 같이, 기판(11) 표면에 대해 수직인 부분에 팁 형성용 타겟 예를들어, Mo을 배치하고 전자빔 증착방식을 이용하여 게이트 홀(gH)내에 팁(16)을 형성한다. 이때, 게이트 홀(gH)의 지름이 기판(11)쪽으로 갈수록 점점 줄어듬에 따라, 홀(gH)내에 형성되는 팁(16)은 원추 형태로 형성된다. 이때, 팁을 형성하는 공정시, 알루미늄 희생층(15) 상부에도 팁 형성용 물질(16a)이 증착되어 진다.
그런다음, 도 2e에 도시된 바와 같이, 제 2 게이트 전극층(14) 상부의 잔존하는 팁 형성용 물질(16a) 및 알루미늄 희생층(15)을 공지의 방식으로 제거한다.
이상에서 자세히 설명된 바와 같이, 본 발명에 의하면, 종래와 같이 제 1 게이트 전극층을 형성하고, 제 1 게이트 전극층 상부 및 내측벽에 게이트 형성 물질로 기판 표면에 대하여 비스듬하게 전자빔 증착하여, 제 2 게이트 전극층을 형성한다음, 제 2 게이트 전극층 표면에 다시 알루미늄 희생층을 형성하므로써, 게이트 홀의 사이즈를 줄인다.
이에따라, 팁에 높은 전계가 형성되어, 저전압 구동이 가능하여 진다.
또한, 게이트 홀의 사이즈가 작아지므로, 더 많은 수의 게이트 홀을 형성할 수 있고 이에따라, 더 많은 수의 팁을 형성할 수 있어, 방출 전류를 균일하게 할 수 있다.
또한, 별도의 광원이 요구되지 않으므로, 제조 비용이 감축된다.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.
Claims (4)
- 기판상에 절연층을 형성하는 단계;절연층 상부에 제 1 게이트 전극층을 형성하는 단계;상기 제 1 게이트 전극층에 소정 크기의 홀이 형성되도록 소정 부분 패터닝하는 단계;상기 제 1 게이트 전극층을 마스크로 하여, 상기 절연층을 측벽이 테이퍼 형상이 되도록 식각하여 게이트 홀을 형성하는 단계;상기 제 1 게이트 전극층 상부 및 측벽에 제 2 게이트 전극층을 형성하는 단계;상기 제 2 게이트 전극층 상부 및 측벽에 알루미늄 희생층을 형성하는 단계;상기 게이트 홀내에 원추 형태로 에미터 팁을 형성하는 단계; 및상기 제 2 게이트 전극층 상부에 잔류하는 팁 형성용 물질과 알루미늄 희생층을 제거하는 단계를 포함하는 것을 특징으로 하는 전계 방출 표시 소자의 제조방법.
- 제 1 항에 있어서, 상기 제 1 게이트 전극층을 마스크로 하여 상기 절연층을 식각하는 단계시, 상기 절연층은 불산 또는 반응성 이온 에칭 방식으로 식각하는 것을 특징으로 하는 전계 방출 표시 소자의 제조방법.
- 제 1 항에 있어서, 상기 제 2 게이트 전극층을 형성하는 단계는, 상기 게이트 전극을 구성하는 물질이 기판 표면에 대하여 소정 예각 만큼의 각도로 입사하도록 전자빔 증착하는 것을 특징으로 하는 전계 방출 표시 소자의 제조방법.
- 제 1 항에 있어서, 상기 알루미늄 희생층을 형성하는 단계는, 제 2 게이트 전극층 상부에 알루미늄을 배치한후 기판 표면에 대하여 소정 예각 만큼의 각도로 입사하도록 전자빔 증착하는 것을 특징으로 하는 전계 방출 표시 소자의 제조방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980045461A KR20000027516A (ko) | 1998-10-28 | 1998-10-28 | 전계 방출 표시 소자의 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980045461A KR20000027516A (ko) | 1998-10-28 | 1998-10-28 | 전계 방출 표시 소자의 제조방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20000027516A true KR20000027516A (ko) | 2000-05-15 |
Family
ID=19555850
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019980045461A KR20000027516A (ko) | 1998-10-28 | 1998-10-28 | 전계 방출 표시 소자의 제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20000027516A (ko) |
-
1998
- 1998-10-28 KR KR1019980045461A patent/KR20000027516A/ko not_active Application Discontinuation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1221710B1 (en) | Method of manufacturing triode carbon nanotube field emitter array | |
US6522053B1 (en) | Field emission element, fabrication method thereof, and field emission display | |
KR100366694B1 (ko) | 다중팁전계방출소자의그제조방법 | |
US6313572B1 (en) | Electron emission device and production method of the same | |
KR100343222B1 (ko) | 전계방출표시소자의제조방법 | |
US6498424B1 (en) | Field emission type cathode, electron emission apparatus and electron emission apparatus manufacturing method | |
KR100314830B1 (ko) | 전계방출표시장치의제조방법 | |
KR20010022677A (ko) | 필드 에미터를 형성하기 위한 리소그라피 구조물 및 방법 | |
KR100442840B1 (ko) | 삼극관 탄소나노튜브 전계방출 어레이의 제조 방법 | |
KR20000027516A (ko) | 전계 방출 표시 소자의 제조방법 | |
US5848925A (en) | Method for fabricating an array of edge electron emitters | |
KR100569264B1 (ko) | 전계방출 표시소자의 제조방법 | |
KR100569269B1 (ko) | 전계방출 표시소자의 제조방법 | |
JP2950380B2 (ja) | 電界放出素子の製造方法 | |
KR100577780B1 (ko) | 전계방출 표시소자의 제조방법 | |
KR100260262B1 (ko) | 전계방출소자의 메탈 팁 어레이 형성방법 | |
KR100278502B1 (ko) | 더블 게이트를 갖는 화산형 금속 fea 제조방법 | |
KR100319379B1 (ko) | 집속 렌즈를 갖는 전계 방출 표시 소자의 제조방법 | |
KR100370414B1 (ko) | 전계 효과 전자 방출 소자의 홀 식각 방법 | |
KR100464306B1 (ko) | 전계방출표시소자및그스페이서제조방법 | |
KR100186253B1 (ko) | Locos에 의한 실리콘 fea 제조방법 | |
KR100329370B1 (ko) | 전계방출소자 제조 방법 | |
KR100205056B1 (ko) | 화산형 금속 에프이에이 제조방법 | |
KR100333758B1 (ko) | 전계 방출 표시 소자의 필드 에미터 어레이 및 그 제조방법 | |
KR100288077B1 (ko) | 집속전극을구비한분화구형금속필드에미터어레이형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E902 | Notification of reason for refusal | ||
N231 | Notification of change of applicant | ||
E601 | Decision to refuse application |