JP3664692B2 - 演算処理装置 - Google Patents
演算処理装置 Download PDFInfo
- Publication number
- JP3664692B2 JP3664692B2 JP2002119721A JP2002119721A JP3664692B2 JP 3664692 B2 JP3664692 B2 JP 3664692B2 JP 2002119721 A JP2002119721 A JP 2002119721A JP 2002119721 A JP2002119721 A JP 2002119721A JP 3664692 B2 JP3664692 B2 JP 3664692B2
- Authority
- JP
- Japan
- Prior art keywords
- power failure
- power
- arithmetic processing
- processing unit
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Description
【０００１】
【発明の属する技術分野】
この発明は、ＣＰＵを用いた計測器などの演算処理装置に関し、特に交流電源の停電・瞬時停電（以降、瞬停と称す）を検出する停電検出機能を備えた演算処理装置に関する。
【０００２】
【従来の技術】
図１１は、例えば特開昭５６−１５１３６３号公報に示された従来の停電検出装置の構成図である。
図において、１は商用交流電源、２は降圧用の変圧器、３はダイオードブリッジからなる整流器、４は平滑コンデンサ、５は電圧を調整するための分圧抵抗、６はコンパレータ、７はコンパレータ６の基準電圧を設定する定電圧ダイオード、８は定電圧ダイオード７への直流電源、９はコンパレータ６の出力側へ正帰還用の抵抗、１０はコンパレータ６の出力電圧により電源の停電・瞬停を検出して停電・瞬停の対応処理手順が組み込まれたマイクロコンピュータ（ＣＰＵ）である。
【０００３】
次に、従来の停電検出装置の動作について説明する。
（１）ダイオードブリッジからなる整流器３は全波整流する目的で、停電・瞬停の検出対象の商用交流電源１に接続される。
（２）平滑コンデンサ４によってリップルを抑制した直流電圧を、コンパレータ６で比較できる電圧値に分圧抵抗５で調整して、コンパレータ６へ入力する。
（３）コンパレータ６では、定電圧ダイオード７で設定される基準電圧と入力電圧を比較して、「基準電圧＞入力電圧」になったときＣＰＵ１０へ出力信号を送り出す。
【０００４】
【発明が解決しようとする課題】
従来の停電検出装置では、入力電圧が基準電圧に近い電圧にてリップルが加わると、一旦停電検出域へ入った直後に、入力電圧がわずかに上昇すると復電と判定し、また、復電の判定時に再度電圧低下すると発振現象が起きる。
【０００５】
そこで図１１の符号Ｒに示すように、停電判定と復電判定の値に差を持たせるヒステリシス抵抗Ｒを挿入することも行われる。
しかし、商用交流電源の電圧が下がって行くと整流状態が悪くなり、リップルが大きくなってヒステリシスの幅を超えるほどになった場合には停電判別と復電判別状態を交互に繰り返して発振状態となる。
【０００６】
この様な場合にヒステリシスの幅を大きくするには、停電検出電圧や復電検出電圧をお互いに離すような抵抗値へ変更する必要がある。これでは、停電検出電圧・復電検出電圧の変更への対応が抵抗値の変更でのみしか実現できない。そして、メイン業務の処理に影響しない短い時間の無電圧（瞬停）でも停電と検知することがあり、また、瞬停においては整流した直流電圧にて停電を検出する様にしている為、平滑コンデンサ４の残留電荷の影響を受け、交流電源電圧の１／２周期から１周期の瞬停、もしくは交流電源電圧の漸増、漸減において発振を起こし易いという課題があった。
また、瞬停・停電・復電を迅速に検出して、種々の停電対策などを行う必要があった。
【０００７】
この発明は、かかる課題を解決するためになされたものであり、瞬停・停電・復電の検出を発振させることなく迅速に検出し、また、検出した瞬停・停電・復電に対応して、バックアップ電源の使用、ＣＰＵの周波数の変更等の種々の対応処理をする演算処理装置を得ることを目的としている。
【０００８】
【課題を解決するための手段】
（１）この発明の請求項１に係る演算処理装置は、交流電圧を監視し停電を検出する停電検出手段と、ＣＰＵを用いて所定の処理を実行する演算処理手段とを備え、上記停電検出手段は交流電圧の瞬時値の絶対値が設定値以下になった時点からの時間の長さが第１の設定時限値以上であれば瞬時停電と判断し、上記第１の設定時限値よりも長い第２の設定時限値以上であれば停電と判断し、上記瞬時停電中または上記停電中に上記交流電圧の瞬時値の絶対値が設定値を超えると復電と判断する手段とし、上記演算処理手段は上記停電判定手段が瞬時停電と判断すると上記所定の処理の主要な処理を中断し、停電と判断すると上記所定の処理の停電処理を実行し、復電を検出すると停電前の処理を再開する手段としたものである。
【０００９】
（２）この発明の請求項２に係る演算処理装置は、請求項１の演算処理装置において、演算処理手段は、第１および第２の設定時限値を、交流電圧の周波数に応じて決定するようにしたものである。
【００１０】
（３）この発明の請求項３に係る演算処理装置は、請求項１または請求項２の演算処理装置において、演算処理手段は、停電状態になると外部または内部に設けたバックアップ電源で上記停電検出手段を作動させ、上記停電検出手段が復電を検出すると停電前の処理を再開するようにしたものである。
【００１１】
（４）この発明の請求項４に係る演算処理装置は、請求項３の演算処理装置において、停電検出手段は、交流電圧の瞬時値をディジタル値に変換するＡ／Ｄ変換器と、このディジタル値の絶対値が設定値以下か否かを判定するマグニチュードコンパレータと、上記ディジタル値の絶対値が設定値以下の期間に応じて停電か否かを判断する停電検出処理部を含み、停電状態になると、上記マグニチュードコンパレータをスタンバイ状態とし、バックアップ電源からの供給される電力を減少するようにしたものである。
【００１２】
（５）この発明の請求項５に係る演算処理装置は、請求項３または請求項４の演算処理装置において、演算処理手段は、停電状態になると、ＣＰＵの動作クロック周波数を通常の周波数より低減した周波数として、所定の停電処理を実行し、復電すると、通常のクロック周波数に戻して停電前の処理を再開するようにしたものである。
【００１３】
（６）この発明の請求項６に係る演算処理装置は、請求項３または請求項４の演算処理装置において、演算処理手段は、停電状態になると停電検出手段への電源供給を停止し、停電状態が継続すると、間欠的に上記停電検出手段へ電源を供給して、復電したか否かを監視し、上記停電検出手段が復電を検出すると、停電前の処理を再開するようにしたものである。
【００１４】
（７）この発明の請求項７に係る演算処理装置は、請求項３または請求項４の演算処理装置において、演算処理手段は、停電状態になると、ＣＰＵの動作クロック周波数を通常の周波数より低減した周波数として、所定の停電処理を実行すると共に、停電検出手段への電源供給を停止し、停電状態が継続すると、間欠的に通常のクロック周波数にすると共に、上記停電検出手段へ電源を供給して、復電したか否かを監視し、上記停電検出手段が復電を検出すると、通常のクロック周波数に戻して停電前の処理を再開するようにしたものである。
【００１５】
【発明の実施の形態】
実施の形態１．
図１は、この発明の実施の形態１の停電検出部を要部として図示した演算処理装置の回路構成図である。
図において、１〜３、５は上記従来例の説明のものと同様である。
【００１６】
１１はＡ／Ｄ変換器、１２はマグニチュードコンパレータであり、Ａ／Ｄ変換器１１からの入力値が所定値（閾値）以上で「Ｈ」信号を出力する。
１２ａはマグニチュードコンパレータ１２のスタンバイ端子であり、停電した場合にこの端子に信号を与えて、マグニチュードコンパレータ１２をスタンバイ状態にして消費電力を低減するように動作させる。
【００１７】
２０はマイクロコンピュータ（ＣＰＵ）である。
２１はＣＰＵ２０内に組み込まれたエッヂ検出部であり、入力されるマグニチュードコンパレータ１２の信号出力波形の立ち上がり、及び立ち下がりエッヂを検知する。
２２はタイマーであり、エッヂ検出部２１の立ち下がりエッヂ検知を受けて、計時を開始する。
【００１８】
２４は瞬停・停電検出処理部であり、エッヂ検出部２１のエッヂ検知、タイマー２２の時限から瞬停・停電を検知判定して対応処理を実行させる。
２６はクロックで、マイクロコンピュータ（ＣＰＵ）２０内の各部、およびＡ／Ｄ変換器１１、マグニチュードコンパレータ１２にクロック信号を供給する。
なお、以上の回路構成で停電検出部が構成される。
【００１９】
２７は演算処理部で、この図１全体の演算処理装置のメイン業務である主処理の演算処理を実行するもので、入力に対応した処理を実行する。例えば、この演算処理装置がＣＰＵを有するディジタル型の電力量計である場合、入力は交流電源１の電流・電圧となる。
【００２０】
３１は外部入力装置であり、タイマー２２の時限値、マグニチュードコンパレータ１２の判別閾値等を入力設定する。
３２はバックアップ電源で、通常は交流電源１から演算処理装置へ供給されているが、停電時にバックアップ電源３２から演算処理装置へ供給される。
【００２１】
図２は停電検出部の各部の波形を示す図であり、図２（Ａ）〜（Ｃ）は図１の（Ａ）〜（Ｃ）の該当場所の波形を示している。
図３は瞬停・停電検出処理部２４での処理のフローチャートである。
図１、図２および図３を用いて動作の説明をする。
【００２２】
（１）変圧器２により所望電圧に降圧された交流電源電圧を、整流器３により図２（Ｂ）のように全波整流して、Ａ／Ｄ変換器１１にてデジタル値に変換してマグニチュードコンパレータ１２へ入力する。
（２）マグニチュードコンパレータ１２は交流電圧の閾値を超える範囲で図２（Ｃ）に示す出力を得る。これをＣＰＵ２０へ入力する。
【００２３】
（３）ＣＰＵ２０内ではマグニチュードコンパレータ１２からの入力がエッヂ検出部２１で監視されており、図２（Ｃ）波形の立ち上がり、立ち下がりを検出する。 この波形の立ち上がり、立ち下がりは、交流電源１の所定以上の電圧低下、停電、瞬時停電時に発生する。また交流電源のゼロ電位と交叉する際にも発生する。
【００２４】
（４）次に、マイクロコンピュータ（ＣＰＵ）の処理を図３のフローチャートにて説明する。まず、タイマー２２の時限Ｔ1 、Ｔ2 およびＴ3 （Ｔ1 ＜Ｔ2 ＜Ｔ3 ）を設定入力する（ステップ３１）。
（５）エッヂ検出部２１で図２（Ｃ）の波形を監視しており、その立ち下がりを検知するとタイマー２２の計時を開始する（ステップ３２、３３）。
【００２５】
（６）タイマー２２の計時開始から時限Ｔ1 以内にエッヂ検出部２１が波形の立ち上がりを検知した場合は、メイン業務に影響しない電源瞬断として無視し、停電フラグＯＦＦなので、ステップ３２に返る（ステップ３４、４１）。
（７）時限Ｔ1 を超えて波形の立ち上がりが検知されないときは、メイン業務に影響する瞬時停電として、メインの処理業務を中断して停電に備える（ステップ３５）。
【００２６】
（８）時限Ｔ2 以内に波形の立ち上がりが検知されたときは、メイン業務を再開して通常処理に復帰させ、停電フラグＯＦＦなので、ステップ３２に返る（ステップ３６、３７、４１）。
（９）時限Ｔ2 以内に波形の立ち上がりが検知されない場合は、電源の停電と判定して停電対応処理を行う（ステップ３６、３８）。
【００２７】
（１０）復電処理の判定に備えた停電フラグをオンにして（ステップ３９）、
（１１）Ｔ3 時間の経過を待ち（ステップ４０）、ステップ３３へリターンする。
（１２）停電が続く場合は、Ｔ3 の間隔で、ステップ３３〜４０を実行し、エッヂ検出部２１が波形監視を続行する。
【００２８】
（１３）もし、波形監視の繰り返しの中で時限Ｔ2 以内に波形の立ち上がりが検知されると、復電と判断してステップ４１〜４３の復電処理が実行される。このとき、復電した交流電源のゼロクロスからの立ち上がりは必ず検出される。
【００２９】
なお、上記動作において、ＣＰＵ２０にはバックアップ電源３２が設けられており、 商用交流電源１が停電しても基本動作の続行が可能となっている。
【００３０】
次に、タイマー２２の計時による時限値であるＴ1 、Ｔ2 およびＴ3 の設定について説明する。
第１の時限Ｔ1 はＣＰＵ２０で処理しているメイン業務（演算処理部２７での演算処理）に影響しない電源瞬断、交流電源のゼロクロスでのマグニチュードコンパレータ１２の無出力期間を補償できる時限値であり、また時限Ｔ1 以上の無電圧期間ではＣＰＵ２０で処理しているメイン業務に支障が出る時間を選定設定する必要がある。
【００３１】
交流電源の波形をサンプリングしてデジタル処理を行うようなメイン業務では交流電源の半波が欠如する１／２周期以上の無電圧はメイン業務に支障が出るので、これを基準として時限Ｔ1 は交流電源の１／２周期程度の時間に設定するのが適当であり、例えば商用周波数であれば８〜１３ｍ秒前後となる。
【００３２】
第２の時限Ｔ2 は、メイン業務に支障は出るが、記憶装置のバックアップ等停電対策処理を必要としなくて済む間の時間であり、許容限界としては交流電源の１周期程度の１８〜２６秒前後が適当である。
【００３３】
第３の時限Ｔ3 は、停電中にＣＰＵ２０のバックアップ電源により交流電源の復帰を定期的に監視する間隔を決める。この間隔が短いとバックアップ電源の電力消費が大きくなる。また、この間隔が長いと復電の検出が遅れる。これらを勘案すれば０．４〜０．６秒の範囲が好ましい。第３の時限Ｔ3 はバックアップ電源３２で作動しているＣＰＵ２０のクロック２６を分周して生成する。
【００３４】
図２（Ｄ）に示すようにマグニチュードコンパレータ１２出力の立ち下がりから時限Ｔ1 以内にはゼロクロスの波形立ち上がりがあり、また半波以内の瞬停でも時限Ｔ1 以内に波形立ち上がりが存在するので、これを無視してＣＰＵ２０は処理を続行する。
しかし、交流電源の電圧が無くなり停電になると、時限Ｔ1 以内に波形立ち上がりは無く、メイン業務が中断される。
【００３５】
さらに時限Ｔ2 が経過しても波形立ち上がりが無いときは、停電と判定して停電対応処理に入る。
もし、時限Ｔ1 と時限Ｔ2 の間に波形立ち上がりが検知されれば、一時的にメイン業務は中断されるが停電と判定しないで瞬停と同様に扱う。
【００３６】
上記の説明は交流電源電圧の有無を検出して瞬停・停電を判定することについて説明したが、次に交流電源の電圧低下の場合の検出について説明する。
図４は交流電源の電圧による停電・瞬停検出装置の各部の波形を示す図であり、図４（Ｂ）、（Ｃ）は図１の（Ｂ）、（Ｃ）の該当場所の波形を示す。
【００３７】
（１）交流電源の電圧が低下してくるとマグニチュードコンパレータ１２に設定された閾値を超える部分が少なくなる。
（２）そしてエッヂ検出部２１へ「Ｈ」信号の間隔が開いてくるが交流電源の１／２周期以内にわずかでも閾値を超える部分が有り「Ｈ」信号部が存在する間は第１の時限Ｔ1 以内に「Ｈ」信号の立ち上がりを検出するので、瞬停とはみなされない。
（３）そして１周期以上にわたり閾値を下回ると停電の場合と同じ処理をする。
【００３８】
上記のように瞬停時間が交流電源の１周期以内では瞬停を無視し、１周期以上のときに停電処理するような停電・瞬停検出機能としたので、交流電源の電圧低下によるリップルの影響を受けず、また交流電源の１／２周期から１周期の瞬停には発振を起こさなくすることができる。
【００３９】
実施の形態２．
上記実施の形態１での変形例として、停電した場合の消費電力の削減策について説明する。
実施の形態１では、マグニチュードコンパレータ１２が停電時にスタンバイ信号端子１２ａに入力されるスタンバイ信号により消費電力を低減するようにしたが、この実施の形態では、図５、図６に示す例を説明する。
【００４０】
図５（ａ）は停電時の電源供給の要部を示す回路構成図で、図５（ｂ）はその供給電圧の関係を示す図である。
通常は主電源から電圧レギュレータ３５を介して一定電圧（図５（ｂ）の場合は５Ｖ）が供給されているが、停電になり主電源からの電圧が低下すると図５（ｂ）のように切換手段３２のダイオード３４を介して、Ａ／Ｄ変換器１１、マグニチュードコンパレータ１２への電源を供給する。
この間、図３のフローのステップ３３〜３６，３８〜４０の処理が繰り返えされる。
このようにして停電時は、バックアップ電源により電源供給が行われる。
この場合は停電中はバックアップ電源から電源供給は継続されるが、この電源供給を少なくするために下記のような対策が行われる。
【００４１】
図３のステップ４０でＴ3 時間ウエイトしている間は、図５（ａ）の演算処理部２７からの指令でバックアップ電源３３からの電源供給をＯＦＦとし、Ｔ3 時間経過すると、演算処理部２７からの指令によりバックアップ電源からの電源供給をＯＮとし、ステップ３２から３９までの動作を行う。
このように停電時の電源供給を間欠的に行うことによって、バックアップ電源の消費量を低減することができる。
なお、ダイオード３４の代わりにゲート付の半導体スイッチを用い、演算処理部２７からの指令をゲートに入力してオンオフ制御するようにしてもよい。
【００４２】
更に、これらの場合、実施の形態１で説明した停電時にマグニチュードコンパレータ１２をスタンバイ状態にしておくことも実施すると、バックアップ電源３３の消費電力をより少なくすることができる。
【００４３】
図６は停電時のクロック周波数の変化を示す図である。
図のように、停電になると、クロック周波数を通常の周波数よりも低い周波数にし、図３のフローチャートのステップ４０のＴ3 の間は、低い周波数としＴ3時間経過して、図３のステップ３２から３９を実行する間は通常の周波数にして迅速な処理動作が行えるようにする。
【００４４】
例えば、クロック周波数を１桁低下させると、処理速度も約１桁低下し、停電した場合の停電処理は遅くなるが、消費電力を大幅に少なくすることができる。
停電処理直前に必要なデータはメモリに緊急避難するので、そのメモリから読み出しての停電処理は遅くてもよい。
【００４５】
また、一つの変形例として、停電期間中は常にクロック周波数を低下させて、停電期間中の処理を実行し、復電すれば通常のクロック周波数にしてもよい。
【００４６】
また、変形例として、図５と図６とを組み合わせて、停電状態になると、クロック周波数を低下すると共に、図５の切換スイッチ３２をＯＦＦにし、図６の停電中で通常のクロック周波数にするときに、図５の切換スイッチ３２をバックアップ電源に接続して停電検出機能を働かせるようにしてもよい。
【００４７】
実施の形態３．
図７は、この発明の実施の形態３を示す演算処理装置内部の停電検出部の回路構成図である。
図において、１、２、５、１１、１２、２０〜２４は上記実施の形態１での説明のものと同一である。
【００４８】
１３はＡ／Ｄ変換器１１の出力にバイアス電位を付与する中間バイアス電源、１４は電流補償抵抗であり、交流の交番電流のうち分圧抵抗５から接地側へ流れる電流が中間バイアス電源１３へ流入しないのでこの電流補償抵抗１４に電流を流しＡ／Ｄ変換器１１への入力波形の歪みを防ぐ。
【００４９】
１５は第２のマグニチュードコンパレータであり、第１のマグニチュードコンパレータ１２と並列に設けられ、Ａ／Ｄ変換器１１からの電圧値が第２の所定値（閾値）以上で「Ｈ」信号を出力する。第１のマグニチュードコンパレータ１２は交流電圧のプラス側電圧について、そして第２のマグニチュードコンパレータ１５はマイナス側電圧について「Ｈ」信号出力を得る。
１６は２つのマグニチュードコンパレータ１２、１５の信号出力を合成するオア回路である。
【００５０】
図８は図７の停電検出部の各部の波形を示す図であり、図８（Ａ）〜（Ｅ）は図７の（Ａ）〜（Ｅ）の該当場所の波形を示している。
図８を用いて動作の説明をする。
（１）変圧器２により所望電圧に降圧された交流電源電圧を図８（Ｂ）のように中間バイアス電源１３でＡ／Ｄ変換を行い易くしてやり、この電圧をＡ／Ｄ変換器１１にてデジタル値に変換してマグニチュードコンパレータ１２、１５へ入力する。
【００５１】
（２）マグニチュードコンパレータ１２、１５は交流電圧の絶対値でそれぞれ閾値を超える範囲で図８（Ｃ）、（Ｄ）に示す出力を得る。
（３）この出力をオア回路１６で合成した図８（Ｅ）の波形出力が、ＣＰＵ２０へ入力される。
【００５２】
（４）ＣＰＵ２０内ではオア回路１６からの入力がエッヂ検出部２１で監視されており、図８（Ｅ）波形の立ち上がり、立ち下がりを検出する。
マイクロコンピュータ（ＣＰＵ）２０内の処理は、実施の形態１の図３のフローチャートと同じであるので説明を省略する。
【００５３】
以上のように、実施の形態３では整流器を介さないで、２個のマグニチュードコンパレータ１２、１５でプラス側、マイナス側の電圧波形を直接検出するようにしているので、整流器による波形の伸縮の影響をなくして正確に電圧検出ができる。
【００５４】
実施の形態４．
上記実施の形態１〜３において、商用交流電源１が地域によって異なるので、交流電源１の周期を基本にした時限値Ｔ1 、Ｔ2 は周波数の異なる地域で変更する必要があるが外部入力装置３１からその都度入力していたのでは煩わしく、また入力設定ミスも発生する。
この実施の形態４は交流電源１の周波数により自動的に時限値Ｔ1 、Ｔ2 を設定するものである。
【００５５】
図９は、この発明の実施の形態４に示す演算処理装置の停電検出部の回路構成図であり、図１０は時限値Ｔ1 、Ｔ2 の設定手順を説明するフローチャートである。
図９において、１、２、５、１１〜１６、２０〜２２、２４、３１は上記実施の形態２の図７のものと同様である。
【００５６】
１９はゼロクロス検出回路であり、交流電源１の電圧がゼロ電位と交叉するタイミングを検出してタイマー２２へ信号出力する。
２５は記憶メモリからなる時限値メモリである。
【００５７】
（１）まず、時限値Ｔ1 、Ｔ2 の再設定要否を外部入力装置３１から設定する（ステップ８１）。
（２）再設定要のときはゼロクロス検出回路１９が検知したゼロクロス信号により、タイマー２２の計時をスタートさせる（ステップ８２、８３）。
（３）そして次のゼロクロスを検出する（ステップ８４）。
【００５８】
（４）次のゼロクロスまでの時間は交流電源１の１／２周期であるので、これを時限値Ｔ1 として時限値メモリ２５へ格納する（ステップ８５）。
このとき、時限値Ｔ1 は瞬停の判定許容としてタイマー２２の計時値にプラスαした値を時限値Ｔ1 としてもよい。
（５）つぎに、Ｔ1 ×２＝Ｔ2 を算出して、これを時限値Ｔ2 として、時限値メモリ２５へ格納する（ステップ８６）。
【００５９】
ここではゼロクロスを検出して１／２周期を測定し、その測定値に基づいて時限値を設定したが、周期は１周期でもよく、また、周期は周波数に依存するので周波数を計測してもよい。
即ち、交流電源の周波数に応じて時限値を設定すればよい。
【００６０】
【発明の効果】
（１）以上のようにこの発明の請求項１によれば、停電検出手段は、交流電圧の瞬時値の絶対値が設定値以下になった時点からの時間の長さに応じて瞬時停電および停電を検出するようにしたので、停電検出時に発振を起こすことなく迅速に停電を正確に検出できる。
【００６１】
（２）この発明の請求項２によれば、第１および第２の設定時限値を、交流電圧の周波数に応じて決定するようにしたので、適切な時限値が設定できる。
【００６２】
（３）この発明の請求項３によれば、停電状態になるとバックアップ電源で停電検出手段を作動させるようにしたので、復電を確実に検出でき、復電の際に停電前の処理を再開することができる。
【００６３】
（４）この発明の請求項４によれば、停電状態になると、マグニチュードコンパレータをスタンバイ状態とするので、バックアップ電源から供給される電力を減少することができる。
【００６４】
（５）この発明の請求項５によれば、停電状態になると、ＣＰＵの動作クロック周波数を通常の周波数より低減した周波数として、所定の停電処理を実行するようにしたので、消費電力を低減することができる。
【００６５】
（６）この発明の請求項６によれば、停電状態になると、停電検出装置への電源供給を停止し、停電状態が継続すると、間欠的に上記停電検出装置へ電源を供給して、復電したか否かを監視することができるので、消費電力を低減することができる。
【００６６】
（７）この発明の請求項７によれば、停電状態になると、ＣＰＵの動作クロック周波数を通常の周波数より低減した周波数として、所定の停電処理を実行すると共に、停電検出手段への電源供給を停止し、停電状態が継続すると、間欠的に通常のクロック周波数にすると共に、上記停電検出装置へ電源を供給して、復電したか否かを監視するようにしたので、消費電力を低減することができる。
【図面の簡単な説明】
【図１】 この発明の実施の形態１による停電検出処理部を要部とする演算処理装置の回路構成図である。
【図２】 この発明の実施の形態１による停電検出処理部の各部の波形図である。
【図３】 この発明の実施の形態１による停電検出処理部のフローチャート図である。
【図４】 この発明の実施の形態１による交流電源電圧による停電・瞬停検出装置の各部の波形図である。
【図５】 この発明の実施の形態２による停電時の電源供給の要部を示す回路構成図および供給電圧の関係を示す図である。
【図６】 この発明の実施の形態２による停電時のクロック周波数の変化を示す図である。
【図７】 この発明の実施の形態３による停電検出部の回路構成図である。
【図８】 この発明の実施の形態３による停電検出部の各部の波形図である。
【図９】 この発明の実施の形態４による停電検出部の回路構成図である。
【図１０】 この発明の実施の形態４による時限設定の動作を示すフローチャートである。
【図１１】 従来の停電検出装置の構成図である。
【符号の説明】
１ 交流電源 ３ 整流器
５ 分圧抵抗 １１ Ａ／Ｄ変換器
１２、１５ マグニチュードコンパレータ
１２ａ スタンバイ端子 １３ 中間バイアス電源
１４ 電流補償抵抗 １６ オア回路
１９ ゼロクロス検出回路 ２０ マイクロコンピュータ（ＣＰＵ）
２１ エッヂ検出部 ２２ タイマー
２４ 瞬停・停電検出処理部 ２５ 時限値メモリ
２６ クロック ２７ 演算処理装置
３１ 外部入力装置 ３２ 切換手段
３３ バックアップ電源 ３４ ダイオード
３５ 電圧レギュレータ
【発明の属する技術分野】
この発明は、ＣＰＵを用いた計測器などの演算処理装置に関し、特に交流電源の停電・瞬時停電（以降、瞬停と称す）を検出する停電検出機能を備えた演算処理装置に関する。
【０００２】
【従来の技術】
図１１は、例えば特開昭５６−１５１３６３号公報に示された従来の停電検出装置の構成図である。
図において、１は商用交流電源、２は降圧用の変圧器、３はダイオードブリッジからなる整流器、４は平滑コンデンサ、５は電圧を調整するための分圧抵抗、６はコンパレータ、７はコンパレータ６の基準電圧を設定する定電圧ダイオード、８は定電圧ダイオード７への直流電源、９はコンパレータ６の出力側へ正帰還用の抵抗、１０はコンパレータ６の出力電圧により電源の停電・瞬停を検出して停電・瞬停の対応処理手順が組み込まれたマイクロコンピュータ（ＣＰＵ）である。
【０００３】
次に、従来の停電検出装置の動作について説明する。
（１）ダイオードブリッジからなる整流器３は全波整流する目的で、停電・瞬停の検出対象の商用交流電源１に接続される。
（２）平滑コンデンサ４によってリップルを抑制した直流電圧を、コンパレータ６で比較できる電圧値に分圧抵抗５で調整して、コンパレータ６へ入力する。
（３）コンパレータ６では、定電圧ダイオード７で設定される基準電圧と入力電圧を比較して、「基準電圧＞入力電圧」になったときＣＰＵ１０へ出力信号を送り出す。
【０００４】
【発明が解決しようとする課題】
従来の停電検出装置では、入力電圧が基準電圧に近い電圧にてリップルが加わると、一旦停電検出域へ入った直後に、入力電圧がわずかに上昇すると復電と判定し、また、復電の判定時に再度電圧低下すると発振現象が起きる。
【０００５】
そこで図１１の符号Ｒに示すように、停電判定と復電判定の値に差を持たせるヒステリシス抵抗Ｒを挿入することも行われる。
しかし、商用交流電源の電圧が下がって行くと整流状態が悪くなり、リップルが大きくなってヒステリシスの幅を超えるほどになった場合には停電判別と復電判別状態を交互に繰り返して発振状態となる。
【０００６】
この様な場合にヒステリシスの幅を大きくするには、停電検出電圧や復電検出電圧をお互いに離すような抵抗値へ変更する必要がある。これでは、停電検出電圧・復電検出電圧の変更への対応が抵抗値の変更でのみしか実現できない。そして、メイン業務の処理に影響しない短い時間の無電圧（瞬停）でも停電と検知することがあり、また、瞬停においては整流した直流電圧にて停電を検出する様にしている為、平滑コンデンサ４の残留電荷の影響を受け、交流電源電圧の１／２周期から１周期の瞬停、もしくは交流電源電圧の漸増、漸減において発振を起こし易いという課題があった。
また、瞬停・停電・復電を迅速に検出して、種々の停電対策などを行う必要があった。
【０００７】
この発明は、かかる課題を解決するためになされたものであり、瞬停・停電・復電の検出を発振させることなく迅速に検出し、また、検出した瞬停・停電・復電に対応して、バックアップ電源の使用、ＣＰＵの周波数の変更等の種々の対応処理をする演算処理装置を得ることを目的としている。
【０００８】
【課題を解決するための手段】
（１）この発明の請求項１に係る演算処理装置は、交流電圧を監視し停電を検出する停電検出手段と、ＣＰＵを用いて所定の処理を実行する演算処理手段とを備え、上記停電検出手段は交流電圧の瞬時値の絶対値が設定値以下になった時点からの時間の長さが第１の設定時限値以上であれば瞬時停電と判断し、上記第１の設定時限値よりも長い第２の設定時限値以上であれば停電と判断し、上記瞬時停電中または上記停電中に上記交流電圧の瞬時値の絶対値が設定値を超えると復電と判断する手段とし、上記演算処理手段は上記停電判定手段が瞬時停電と判断すると上記所定の処理の主要な処理を中断し、停電と判断すると上記所定の処理の停電処理を実行し、復電を検出すると停電前の処理を再開する手段としたものである。
【０００９】
（２）この発明の請求項２に係る演算処理装置は、請求項１の演算処理装置において、演算処理手段は、第１および第２の設定時限値を、交流電圧の周波数に応じて決定するようにしたものである。
【００１０】
（３）この発明の請求項３に係る演算処理装置は、請求項１または請求項２の演算処理装置において、演算処理手段は、停電状態になると外部または内部に設けたバックアップ電源で上記停電検出手段を作動させ、上記停電検出手段が復電を検出すると停電前の処理を再開するようにしたものである。
【００１１】
（４）この発明の請求項４に係る演算処理装置は、請求項３の演算処理装置において、停電検出手段は、交流電圧の瞬時値をディジタル値に変換するＡ／Ｄ変換器と、このディジタル値の絶対値が設定値以下か否かを判定するマグニチュードコンパレータと、上記ディジタル値の絶対値が設定値以下の期間に応じて停電か否かを判断する停電検出処理部を含み、停電状態になると、上記マグニチュードコンパレータをスタンバイ状態とし、バックアップ電源からの供給される電力を減少するようにしたものである。
【００１２】
（５）この発明の請求項５に係る演算処理装置は、請求項３または請求項４の演算処理装置において、演算処理手段は、停電状態になると、ＣＰＵの動作クロック周波数を通常の周波数より低減した周波数として、所定の停電処理を実行し、復電すると、通常のクロック周波数に戻して停電前の処理を再開するようにしたものである。
【００１３】
（６）この発明の請求項６に係る演算処理装置は、請求項３または請求項４の演算処理装置において、演算処理手段は、停電状態になると停電検出手段への電源供給を停止し、停電状態が継続すると、間欠的に上記停電検出手段へ電源を供給して、復電したか否かを監視し、上記停電検出手段が復電を検出すると、停電前の処理を再開するようにしたものである。
【００１４】
（７）この発明の請求項７に係る演算処理装置は、請求項３または請求項４の演算処理装置において、演算処理手段は、停電状態になると、ＣＰＵの動作クロック周波数を通常の周波数より低減した周波数として、所定の停電処理を実行すると共に、停電検出手段への電源供給を停止し、停電状態が継続すると、間欠的に通常のクロック周波数にすると共に、上記停電検出手段へ電源を供給して、復電したか否かを監視し、上記停電検出手段が復電を検出すると、通常のクロック周波数に戻して停電前の処理を再開するようにしたものである。
【００１５】
【発明の実施の形態】
実施の形態１．
図１は、この発明の実施の形態１の停電検出部を要部として図示した演算処理装置の回路構成図である。
図において、１〜３、５は上記従来例の説明のものと同様である。
【００１６】
１１はＡ／Ｄ変換器、１２はマグニチュードコンパレータであり、Ａ／Ｄ変換器１１からの入力値が所定値（閾値）以上で「Ｈ」信号を出力する。
１２ａはマグニチュードコンパレータ１２のスタンバイ端子であり、停電した場合にこの端子に信号を与えて、マグニチュードコンパレータ１２をスタンバイ状態にして消費電力を低減するように動作させる。
【００１７】
２０はマイクロコンピュータ（ＣＰＵ）である。
２１はＣＰＵ２０内に組み込まれたエッヂ検出部であり、入力されるマグニチュードコンパレータ１２の信号出力波形の立ち上がり、及び立ち下がりエッヂを検知する。
２２はタイマーであり、エッヂ検出部２１の立ち下がりエッヂ検知を受けて、計時を開始する。
【００１８】
２４は瞬停・停電検出処理部であり、エッヂ検出部２１のエッヂ検知、タイマー２２の時限から瞬停・停電を検知判定して対応処理を実行させる。
２６はクロックで、マイクロコンピュータ（ＣＰＵ）２０内の各部、およびＡ／Ｄ変換器１１、マグニチュードコンパレータ１２にクロック信号を供給する。
なお、以上の回路構成で停電検出部が構成される。
【００１９】
２７は演算処理部で、この図１全体の演算処理装置のメイン業務である主処理の演算処理を実行するもので、入力に対応した処理を実行する。例えば、この演算処理装置がＣＰＵを有するディジタル型の電力量計である場合、入力は交流電源１の電流・電圧となる。
【００２０】
３１は外部入力装置であり、タイマー２２の時限値、マグニチュードコンパレータ１２の判別閾値等を入力設定する。
３２はバックアップ電源で、通常は交流電源１から演算処理装置へ供給されているが、停電時にバックアップ電源３２から演算処理装置へ供給される。
【００２１】
図２は停電検出部の各部の波形を示す図であり、図２（Ａ）〜（Ｃ）は図１の（Ａ）〜（Ｃ）の該当場所の波形を示している。
図３は瞬停・停電検出処理部２４での処理のフローチャートである。
図１、図２および図３を用いて動作の説明をする。
【００２２】
（１）変圧器２により所望電圧に降圧された交流電源電圧を、整流器３により図２（Ｂ）のように全波整流して、Ａ／Ｄ変換器１１にてデジタル値に変換してマグニチュードコンパレータ１２へ入力する。
（２）マグニチュードコンパレータ１２は交流電圧の閾値を超える範囲で図２（Ｃ）に示す出力を得る。これをＣＰＵ２０へ入力する。
【００２３】
（３）ＣＰＵ２０内ではマグニチュードコンパレータ１２からの入力がエッヂ検出部２１で監視されており、図２（Ｃ）波形の立ち上がり、立ち下がりを検出する。 この波形の立ち上がり、立ち下がりは、交流電源１の所定以上の電圧低下、停電、瞬時停電時に発生する。また交流電源のゼロ電位と交叉する際にも発生する。
【００２４】
（４）次に、マイクロコンピュータ（ＣＰＵ）の処理を図３のフローチャートにて説明する。まず、タイマー２２の時限Ｔ1 、Ｔ2 およびＴ3 （Ｔ1 ＜Ｔ2 ＜Ｔ3 ）を設定入力する（ステップ３１）。
（５）エッヂ検出部２１で図２（Ｃ）の波形を監視しており、その立ち下がりを検知するとタイマー２２の計時を開始する（ステップ３２、３３）。
【００２５】
（６）タイマー２２の計時開始から時限Ｔ1 以内にエッヂ検出部２１が波形の立ち上がりを検知した場合は、メイン業務に影響しない電源瞬断として無視し、停電フラグＯＦＦなので、ステップ３２に返る（ステップ３４、４１）。
（７）時限Ｔ1 を超えて波形の立ち上がりが検知されないときは、メイン業務に影響する瞬時停電として、メインの処理業務を中断して停電に備える（ステップ３５）。
【００２６】
（８）時限Ｔ2 以内に波形の立ち上がりが検知されたときは、メイン業務を再開して通常処理に復帰させ、停電フラグＯＦＦなので、ステップ３２に返る（ステップ３６、３７、４１）。
（９）時限Ｔ2 以内に波形の立ち上がりが検知されない場合は、電源の停電と判定して停電対応処理を行う（ステップ３６、３８）。
【００２７】
（１０）復電処理の判定に備えた停電フラグをオンにして（ステップ３９）、
（１１）Ｔ3 時間の経過を待ち（ステップ４０）、ステップ３３へリターンする。
（１２）停電が続く場合は、Ｔ3 の間隔で、ステップ３３〜４０を実行し、エッヂ検出部２１が波形監視を続行する。
【００２８】
（１３）もし、波形監視の繰り返しの中で時限Ｔ2 以内に波形の立ち上がりが検知されると、復電と判断してステップ４１〜４３の復電処理が実行される。このとき、復電した交流電源のゼロクロスからの立ち上がりは必ず検出される。
【００２９】
なお、上記動作において、ＣＰＵ２０にはバックアップ電源３２が設けられており、 商用交流電源１が停電しても基本動作の続行が可能となっている。
【００３０】
次に、タイマー２２の計時による時限値であるＴ1 、Ｔ2 およびＴ3 の設定について説明する。
第１の時限Ｔ1 はＣＰＵ２０で処理しているメイン業務（演算処理部２７での演算処理）に影響しない電源瞬断、交流電源のゼロクロスでのマグニチュードコンパレータ１２の無出力期間を補償できる時限値であり、また時限Ｔ1 以上の無電圧期間ではＣＰＵ２０で処理しているメイン業務に支障が出る時間を選定設定する必要がある。
【００３１】
交流電源の波形をサンプリングしてデジタル処理を行うようなメイン業務では交流電源の半波が欠如する１／２周期以上の無電圧はメイン業務に支障が出るので、これを基準として時限Ｔ1 は交流電源の１／２周期程度の時間に設定するのが適当であり、例えば商用周波数であれば８〜１３ｍ秒前後となる。
【００３２】
第２の時限Ｔ2 は、メイン業務に支障は出るが、記憶装置のバックアップ等停電対策処理を必要としなくて済む間の時間であり、許容限界としては交流電源の１周期程度の１８〜２６秒前後が適当である。
【００３３】
第３の時限Ｔ3 は、停電中にＣＰＵ２０のバックアップ電源により交流電源の復帰を定期的に監視する間隔を決める。この間隔が短いとバックアップ電源の電力消費が大きくなる。また、この間隔が長いと復電の検出が遅れる。これらを勘案すれば０．４〜０．６秒の範囲が好ましい。第３の時限Ｔ3 はバックアップ電源３２で作動しているＣＰＵ２０のクロック２６を分周して生成する。
【００３４】
図２（Ｄ）に示すようにマグニチュードコンパレータ１２出力の立ち下がりから時限Ｔ1 以内にはゼロクロスの波形立ち上がりがあり、また半波以内の瞬停でも時限Ｔ1 以内に波形立ち上がりが存在するので、これを無視してＣＰＵ２０は処理を続行する。
しかし、交流電源の電圧が無くなり停電になると、時限Ｔ1 以内に波形立ち上がりは無く、メイン業務が中断される。
【００３５】
さらに時限Ｔ2 が経過しても波形立ち上がりが無いときは、停電と判定して停電対応処理に入る。
もし、時限Ｔ1 と時限Ｔ2 の間に波形立ち上がりが検知されれば、一時的にメイン業務は中断されるが停電と判定しないで瞬停と同様に扱う。
【００３６】
上記の説明は交流電源電圧の有無を検出して瞬停・停電を判定することについて説明したが、次に交流電源の電圧低下の場合の検出について説明する。
図４は交流電源の電圧による停電・瞬停検出装置の各部の波形を示す図であり、図４（Ｂ）、（Ｃ）は図１の（Ｂ）、（Ｃ）の該当場所の波形を示す。
【００３７】
（１）交流電源の電圧が低下してくるとマグニチュードコンパレータ１２に設定された閾値を超える部分が少なくなる。
（２）そしてエッヂ検出部２１へ「Ｈ」信号の間隔が開いてくるが交流電源の１／２周期以内にわずかでも閾値を超える部分が有り「Ｈ」信号部が存在する間は第１の時限Ｔ1 以内に「Ｈ」信号の立ち上がりを検出するので、瞬停とはみなされない。
（３）そして１周期以上にわたり閾値を下回ると停電の場合と同じ処理をする。
【００３８】
上記のように瞬停時間が交流電源の１周期以内では瞬停を無視し、１周期以上のときに停電処理するような停電・瞬停検出機能としたので、交流電源の電圧低下によるリップルの影響を受けず、また交流電源の１／２周期から１周期の瞬停には発振を起こさなくすることができる。
【００３９】
実施の形態２．
上記実施の形態１での変形例として、停電した場合の消費電力の削減策について説明する。
実施の形態１では、マグニチュードコンパレータ１２が停電時にスタンバイ信号端子１２ａに入力されるスタンバイ信号により消費電力を低減するようにしたが、この実施の形態では、図５、図６に示す例を説明する。
【００４０】
図５（ａ）は停電時の電源供給の要部を示す回路構成図で、図５（ｂ）はその供給電圧の関係を示す図である。
通常は主電源から電圧レギュレータ３５を介して一定電圧（図５（ｂ）の場合は５Ｖ）が供給されているが、停電になり主電源からの電圧が低下すると図５（ｂ）のように切換手段３２のダイオード３４を介して、Ａ／Ｄ変換器１１、マグニチュードコンパレータ１２への電源を供給する。
この間、図３のフローのステップ３３〜３６，３８〜４０の処理が繰り返えされる。
このようにして停電時は、バックアップ電源により電源供給が行われる。
この場合は停電中はバックアップ電源から電源供給は継続されるが、この電源供給を少なくするために下記のような対策が行われる。
【００４１】
図３のステップ４０でＴ3 時間ウエイトしている間は、図５（ａ）の演算処理部２７からの指令でバックアップ電源３３からの電源供給をＯＦＦとし、Ｔ3 時間経過すると、演算処理部２７からの指令によりバックアップ電源からの電源供給をＯＮとし、ステップ３２から３９までの動作を行う。
このように停電時の電源供給を間欠的に行うことによって、バックアップ電源の消費量を低減することができる。
なお、ダイオード３４の代わりにゲート付の半導体スイッチを用い、演算処理部２７からの指令をゲートに入力してオンオフ制御するようにしてもよい。
【００４２】
更に、これらの場合、実施の形態１で説明した停電時にマグニチュードコンパレータ１２をスタンバイ状態にしておくことも実施すると、バックアップ電源３３の消費電力をより少なくすることができる。
【００４３】
図６は停電時のクロック周波数の変化を示す図である。
図のように、停電になると、クロック周波数を通常の周波数よりも低い周波数にし、図３のフローチャートのステップ４０のＴ3 の間は、低い周波数としＴ3時間経過して、図３のステップ３２から３９を実行する間は通常の周波数にして迅速な処理動作が行えるようにする。
【００４４】
例えば、クロック周波数を１桁低下させると、処理速度も約１桁低下し、停電した場合の停電処理は遅くなるが、消費電力を大幅に少なくすることができる。
停電処理直前に必要なデータはメモリに緊急避難するので、そのメモリから読み出しての停電処理は遅くてもよい。
【００４５】
また、一つの変形例として、停電期間中は常にクロック周波数を低下させて、停電期間中の処理を実行し、復電すれば通常のクロック周波数にしてもよい。
【００４６】
また、変形例として、図５と図６とを組み合わせて、停電状態になると、クロック周波数を低下すると共に、図５の切換スイッチ３２をＯＦＦにし、図６の停電中で通常のクロック周波数にするときに、図５の切換スイッチ３２をバックアップ電源に接続して停電検出機能を働かせるようにしてもよい。
【００４７】
実施の形態３．
図７は、この発明の実施の形態３を示す演算処理装置内部の停電検出部の回路構成図である。
図において、１、２、５、１１、１２、２０〜２４は上記実施の形態１での説明のものと同一である。
【００４８】
１３はＡ／Ｄ変換器１１の出力にバイアス電位を付与する中間バイアス電源、１４は電流補償抵抗であり、交流の交番電流のうち分圧抵抗５から接地側へ流れる電流が中間バイアス電源１３へ流入しないのでこの電流補償抵抗１４に電流を流しＡ／Ｄ変換器１１への入力波形の歪みを防ぐ。
【００４９】
１５は第２のマグニチュードコンパレータであり、第１のマグニチュードコンパレータ１２と並列に設けられ、Ａ／Ｄ変換器１１からの電圧値が第２の所定値（閾値）以上で「Ｈ」信号を出力する。第１のマグニチュードコンパレータ１２は交流電圧のプラス側電圧について、そして第２のマグニチュードコンパレータ１５はマイナス側電圧について「Ｈ」信号出力を得る。
１６は２つのマグニチュードコンパレータ１２、１５の信号出力を合成するオア回路である。
【００５０】
図８は図７の停電検出部の各部の波形を示す図であり、図８（Ａ）〜（Ｅ）は図７の（Ａ）〜（Ｅ）の該当場所の波形を示している。
図８を用いて動作の説明をする。
（１）変圧器２により所望電圧に降圧された交流電源電圧を図８（Ｂ）のように中間バイアス電源１３でＡ／Ｄ変換を行い易くしてやり、この電圧をＡ／Ｄ変換器１１にてデジタル値に変換してマグニチュードコンパレータ１２、１５へ入力する。
【００５１】
（２）マグニチュードコンパレータ１２、１５は交流電圧の絶対値でそれぞれ閾値を超える範囲で図８（Ｃ）、（Ｄ）に示す出力を得る。
（３）この出力をオア回路１６で合成した図８（Ｅ）の波形出力が、ＣＰＵ２０へ入力される。
【００５２】
（４）ＣＰＵ２０内ではオア回路１６からの入力がエッヂ検出部２１で監視されており、図８（Ｅ）波形の立ち上がり、立ち下がりを検出する。
マイクロコンピュータ（ＣＰＵ）２０内の処理は、実施の形態１の図３のフローチャートと同じであるので説明を省略する。
【００５３】
以上のように、実施の形態３では整流器を介さないで、２個のマグニチュードコンパレータ１２、１５でプラス側、マイナス側の電圧波形を直接検出するようにしているので、整流器による波形の伸縮の影響をなくして正確に電圧検出ができる。
【００５４】
実施の形態４．
上記実施の形態１〜３において、商用交流電源１が地域によって異なるので、交流電源１の周期を基本にした時限値Ｔ1 、Ｔ2 は周波数の異なる地域で変更する必要があるが外部入力装置３１からその都度入力していたのでは煩わしく、また入力設定ミスも発生する。
この実施の形態４は交流電源１の周波数により自動的に時限値Ｔ1 、Ｔ2 を設定するものである。
【００５５】
図９は、この発明の実施の形態４に示す演算処理装置の停電検出部の回路構成図であり、図１０は時限値Ｔ1 、Ｔ2 の設定手順を説明するフローチャートである。
図９において、１、２、５、１１〜１６、２０〜２２、２４、３１は上記実施の形態２の図７のものと同様である。
【００５６】
１９はゼロクロス検出回路であり、交流電源１の電圧がゼロ電位と交叉するタイミングを検出してタイマー２２へ信号出力する。
２５は記憶メモリからなる時限値メモリである。
【００５７】
（１）まず、時限値Ｔ1 、Ｔ2 の再設定要否を外部入力装置３１から設定する（ステップ８１）。
（２）再設定要のときはゼロクロス検出回路１９が検知したゼロクロス信号により、タイマー２２の計時をスタートさせる（ステップ８２、８３）。
（３）そして次のゼロクロスを検出する（ステップ８４）。
【００５８】
（４）次のゼロクロスまでの時間は交流電源１の１／２周期であるので、これを時限値Ｔ1 として時限値メモリ２５へ格納する（ステップ８５）。
このとき、時限値Ｔ1 は瞬停の判定許容としてタイマー２２の計時値にプラスαした値を時限値Ｔ1 としてもよい。
（５）つぎに、Ｔ1 ×２＝Ｔ2 を算出して、これを時限値Ｔ2 として、時限値メモリ２５へ格納する（ステップ８６）。
【００５９】
ここではゼロクロスを検出して１／２周期を測定し、その測定値に基づいて時限値を設定したが、周期は１周期でもよく、また、周期は周波数に依存するので周波数を計測してもよい。
即ち、交流電源の周波数に応じて時限値を設定すればよい。
【００６０】
【発明の効果】
（１）以上のようにこの発明の請求項１によれば、停電検出手段は、交流電圧の瞬時値の絶対値が設定値以下になった時点からの時間の長さに応じて瞬時停電および停電を検出するようにしたので、停電検出時に発振を起こすことなく迅速に停電を正確に検出できる。
【００６１】
（２）この発明の請求項２によれば、第１および第２の設定時限値を、交流電圧の周波数に応じて決定するようにしたので、適切な時限値が設定できる。
【００６２】
（３）この発明の請求項３によれば、停電状態になるとバックアップ電源で停電検出手段を作動させるようにしたので、復電を確実に検出でき、復電の際に停電前の処理を再開することができる。
【００６３】
（４）この発明の請求項４によれば、停電状態になると、マグニチュードコンパレータをスタンバイ状態とするので、バックアップ電源から供給される電力を減少することができる。
【００６４】
（５）この発明の請求項５によれば、停電状態になると、ＣＰＵの動作クロック周波数を通常の周波数より低減した周波数として、所定の停電処理を実行するようにしたので、消費電力を低減することができる。
【００６５】
（６）この発明の請求項６によれば、停電状態になると、停電検出装置への電源供給を停止し、停電状態が継続すると、間欠的に上記停電検出装置へ電源を供給して、復電したか否かを監視することができるので、消費電力を低減することができる。
【００６６】
（７）この発明の請求項７によれば、停電状態になると、ＣＰＵの動作クロック周波数を通常の周波数より低減した周波数として、所定の停電処理を実行すると共に、停電検出手段への電源供給を停止し、停電状態が継続すると、間欠的に通常のクロック周波数にすると共に、上記停電検出装置へ電源を供給して、復電したか否かを監視するようにしたので、消費電力を低減することができる。
【図面の簡単な説明】
【図１】 この発明の実施の形態１による停電検出処理部を要部とする演算処理装置の回路構成図である。
【図２】 この発明の実施の形態１による停電検出処理部の各部の波形図である。
【図３】 この発明の実施の形態１による停電検出処理部のフローチャート図である。
【図４】 この発明の実施の形態１による交流電源電圧による停電・瞬停検出装置の各部の波形図である。
【図５】 この発明の実施の形態２による停電時の電源供給の要部を示す回路構成図および供給電圧の関係を示す図である。
【図６】 この発明の実施の形態２による停電時のクロック周波数の変化を示す図である。
【図７】 この発明の実施の形態３による停電検出部の回路構成図である。
【図８】 この発明の実施の形態３による停電検出部の各部の波形図である。
【図９】 この発明の実施の形態４による停電検出部の回路構成図である。
【図１０】 この発明の実施の形態４による時限設定の動作を示すフローチャートである。
【図１１】 従来の停電検出装置の構成図である。
【符号の説明】
１ 交流電源 ３ 整流器
５ 分圧抵抗 １１ Ａ／Ｄ変換器
１２、１５ マグニチュードコンパレータ
１２ａ スタンバイ端子 １３ 中間バイアス電源
１４ 電流補償抵抗 １６ オア回路
１９ ゼロクロス検出回路 ２０ マイクロコンピュータ（ＣＰＵ）
２１ エッヂ検出部 ２２ タイマー
２４ 瞬停・停電検出処理部 ２５ 時限値メモリ
２６ クロック ２７ 演算処理装置
３１ 外部入力装置 ３２ 切換手段
３３ バックアップ電源 ３４ ダイオード
３５ 電圧レギュレータ
Claims (7)
- 交流電圧を監視し停電を検出する停電検出手段と、ＣＰＵを用いて所定の処理を実行する演算処理手段とを備え、上記停電検出手段は交流電圧の瞬時値の絶対値が設定値以下になった時点からの時間の長さが第１の設定時限値以上であれば瞬時停電と判断し、上記第１の設定時限値よりも長い第２の設定時限値以上であれば停電と判断し、上記瞬時停電中または上記停電中に上記交流電圧の瞬時値の絶対値が設定値を超えると復電と判断する手段とし、上記演算処理手段は上記停電判定手段が瞬時停電と判断すると上記所定の処理の主要な処理を中断し、停電と判断すると上記所定の処理の停電処理を実行し、復電を検出すると停電前の処理を再開する手段とした演算処理装置。
- 請求項１の演算処理装置において、演算処理手段は、第１および第２の設定時限値を、交流電圧の周波数に応じて決定するようにした演算処理装置。
- 請求項１または請求項２の演算処理装置において、演算処理手段は、停電状態になると外部または内部に設けたバックアップ電源で上記停電検出手段を作動させ、上記停電検出手段が復電を検出すると停電前の処理を再開するようにした演算処理装置。
- 請求項３の演算処理装置において、停電検出手段は、交流電圧の瞬時値をディジタル値に変換するＡ／Ｄ変換器と、このディジタル値の絶対値が設定値以下か否かを判定するマグニチュードコンパレータと、上記ディジタル値の絶対値が設定値以下の期間に応じて停電か否かを判断する停電検出処理部を含み、停電状態になると、上記マグニチュードコンパレータをスタンバイ状態とし、バックアップ電源から供給される電力を減少するようにした演算処理装置。
- 請求項３または請求項４の演算処理装置において、演算処理手段は、停電状態になると、ＣＰＵの動作クロック周波数を通常の周波数より低減した周波数として、所定の停電処理を実行し、復電すると、通常のクロック周波数に戻して停電前の処理を再開するようにした演算処理装置。
- 請求項３または請求項４の演算処理装置において、演算処理手段は、停電状態になると停電検出手段への電源供給を停止し、停電状態が継続すると、間欠的に上記停電検出手段へ電源を供給して、復電したか否かを監視し、上記停電検出手段が復電を検出すると、停電前の処理を再開するようにした演算処理装置。
- 請求項３または請求項４の演算処理装置において、演算処理手段は、停電状態になると、ＣＰＵの動作クロック周波数を通常の周波数より低減した周波数として、所定の停電処理を実行すると共に、停電検出手段への電源供給を停止し、停電状態が継続すると、間欠的に通常のクロック周波数にすると共に、上記停電検出手段へ電源を供給して、復電したか否かを監視し、上記停電検出手段が復電を検出すると、通常のクロック周波数に戻して停電前の処理を再開するようにした演算処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002119721A JP3664692B2 (ja) | 2002-04-22 | 2002-04-22 | 演算処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002119721A JP3664692B2 (ja) | 2002-04-22 | 2002-04-22 | 演算処理装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20889397A Division JPH1151985A (ja) | 1997-08-04 | 1997-08-04 | 停電検出装置および演算処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003005872A JP2003005872A (ja) | 2003-01-08 |
| JP3664692B2 true JP3664692B2 (ja) | 2005-06-29 |
Family
ID=19194099
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002119721A Expired - Lifetime JP3664692B2 (ja) | 2002-04-22 | 2002-04-22 | 演算処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3664692B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4516911B2 (ja) * | 2005-10-31 | 2010-08-04 | シャープ株式会社 | 停電検出装置 |
| JP2007148634A (ja) * | 2005-11-25 | 2007-06-14 | Koyo Electronics Ind Co Ltd | 電源モニタ装置 |
| JP5135138B2 (ja) * | 2008-09-18 | 2013-01-30 | 東芝三菱電機産業システム株式会社 | 交流電流検出装置 |
| JP2017090883A (ja) * | 2015-11-10 | 2017-05-25 | 株式会社リコー | 定着装置、画像形成装置、異常検知方法、及びプログラム |
| JP2019052990A (ja) * | 2017-09-19 | 2019-04-04 | 株式会社河合楽器製作所 | 電源遮断検出装置 |
| JP7000989B2 (ja) * | 2018-05-21 | 2022-01-19 | オムロン株式会社 | 制御システム |
| CN111670527A (zh) * | 2019-01-09 | 2020-09-15 | 深圳市大疆创新科技有限公司 | 用于测距装置的放电电路、分布式雷达系统及可移动平台 |
-
2002
- 2002-04-22 JP JP2002119721A patent/JP3664692B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003005872A (ja) | 2003-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106849651B (zh) | 具有用于反馈和故障检测的单个隔离装置的电源 | |
| US8723498B2 (en) | Systems and methods of increasing power measurement accuracy for power factor correction | |
| US20090168475A1 (en) | Converter power supply circuit and converter power supply driving method | |
| JP2006197795A (ja) | 複数のタイム・フレームに関して電力測定および省電力を行うための方法、システム、および調整技術 | |
| JPH1151985A (ja) | 停電検出装置および演算処理装置 | |
| JP3664692B2 (ja) | 演算処理装置 | |
| JP2008128897A (ja) | 電源装置 | |
| JP2019122157A (ja) | 無停電電源装置 | |
| JP2001320882A (ja) | 電源装置と、インバータ装置および空気調和機 | |
| JP3570223B2 (ja) | 待機式無停電電源装置 | |
| JP2010161843A (ja) | 電力変換装置 | |
| WO2005116914A1 (ja) | 非接触ｉｃカード | |
| JP2005192353A (ja) | 電源異常検出装置及びこれを使用した電力供給装置 | |
| US11077514B2 (en) | Systems and methods to reduce magnetic flux in a transformer in a switched mode power supply | |
| JP2008261663A (ja) | 電子式電力量計 | |
| JP2007025740A (ja) | 電源異常検出装置 | |
| JP2739814B2 (ja) | 欠相検出回路 | |
| JP2000338150A (ja) | 電力量計 | |
| US20070139022A1 (en) | Method and apparatus for detecting input voltage of pwm cycloconverter | |
| JP2009148085A (ja) | 電力変換器 | |
| JPS61189468A (ja) | 停電検出装置 | |
| JP2000341950A (ja) | 電源装置および電力量計 | |
| JP2019009947A (ja) | スイッチング電源装置 | |
| KR20000041257A (ko) | 역률제어용 승압형 능동필터의 구동제어 회로 및 방법 | |
| JPH11341702A (ja) | 無停電電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040316 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040506 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050322 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050329 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080408 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090408 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100408 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100408 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110408 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120408 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120408 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130408 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130408 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140408 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |