JP3655961B2 - 回路パッケージに半田を選択的に付着する方法 - Google Patents

回路パッケージに半田を選択的に付着する方法 Download PDF

Info

Publication number
JP3655961B2
JP3655961B2 JP02393096A JP2393096A JP3655961B2 JP 3655961 B2 JP3655961 B2 JP 3655961B2 JP 02393096 A JP02393096 A JP 02393096A JP 2393096 A JP2393096 A JP 2393096A JP 3655961 B2 JP3655961 B2 JP 3655961B2
Authority
JP
Japan
Prior art keywords
solder
layer
copper
conductive layer
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP02393096A
Other languages
English (en)
Other versions
JPH08242071A (ja
Inventor
チャールズ・フランシス・ケアリー
ケニス・マイケル・ファロン
ボヤ・リスタ・マルコビッチ
ダグラス・オリバー・パウエル
ゲリー・ポール・ブラサック
リチャード・スチュアート・ザール
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH08242071A publication Critical patent/JPH08242071A/ja
Application granted granted Critical
Publication of JP3655961B2 publication Critical patent/JP3655961B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C25D5/022—Electroplating of selected surface areas using masking means
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/08—Electroplating with moving electrolyte e.g. jet electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/241—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3473—Plating of solder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/384—Bump effects
    • H01L2924/3841—Solder bridging
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/043—Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0502—Patterning and lithography
    • H05K2203/054—Continuous temporary metal layer over resist, e.g. for selective electroplating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Electrochemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Electroplating Methods And Accessories (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は半田接続の形成に関連し、更に詳しくいえば、電子回路パッケージ上に、小さな寸法で狭い間隔の半田接続を形成する方法に関する。
【０００２】
【従来の技術】
半田付けは金属表面間の電気的及び／又は機械的結合を形成するよく知られた技法であって、電子工業界で、多くのアプリケーションに用いられる技法である。したがって、多くの半田付け技法は半田付け技法を多様なアプリケーションに拡大するために、金属間の表面又はインターフェースに半田を適用するために開発されてきた。
【０００３】
特に電子工業界にあっては、コンポーネントの一層の小型化と集積回路の集積度の高密度化に対する傾向は、極めて小さな部分に半田を適用し、導体間の半田の橋絡を避けるために半田量を注意深く管理する技法を必要としてきた。、特に基板又はモジュールにチップを直接取付ける方法、時には、「フリップ−チップ」（又は、コンポーネンツの一般的形状に関する表面実装技術（ＳＭＴ））として呼ばれる方法のための広く使用されている技法の１つは、半田接続を行う場所に適用するためのいわゆるＣ４プレフォームのようなプレフォームの使用であって、それは恐らく適切な融剤を含む。このようなプレフォームは、各プレフォームに含まれる半田の量は正確に管理できるため、小さな寸法及び近接した間隔で半田接続を形成する場合非常にうまくゆく。しかしながら、各プレフォームの最小サイズは、自動（半田付け）装置で効率良く取扱うことができるサイズに制限され、多くの電子パッケージ製造アプリケーションに対して当面する必要に応えるものではない。
【０００４】
広く使用されている他の技法は、粉末状にした半田材料を粘性の高い結合剤にまぜ、ステンシル技法に適用できるペースト状にしたものを提供する方法である。この技法は半田プレフォームが使用される場合よりも小さなサイズと狭い間隔を有する場所に半田を適用する場合非常に適している反面、半田の分量を管理する精度は、ペーストを押し出すステンシル・マスクの摩耗、損傷および汚染の可能性によりステンシル・プロセスによって制限される。半田ペースト配分のムラ（不規則性）は半田ペーストが付着される表面からステンシル・マスクが剥離することによっても惹き起される。また、形成される半田材料の粒子の最小サイズは、粒子が形成されるプロセスによって制限される。即ち、より小さな粒子は液化半田の微粒化（アトマイゼーション）及び凝固化により形成されるが、サイズが小さくなる程量に対する表面積が増大し、粒子表面の酸化膜の厚さが一定としたときは金属量に対する酸化物の量が増大し、金属粒子を含むペーストの粘度が増大する。逆に、金属の含有量と粘度を下げると、所望の量の金属を得るために高いアスペクト比の開口を有する厚いステンシルが必要になるが、高いアスペクト比のステンシル開口（及び高い粘度）はステンシルからペーストを離れにくくするので、ステンシルに小さなフィーチャ・サイズの開口を設けるための要件に反することになる。したがって、プロセスの複雑性と必要とされる要件との間にはトレード・オフがあり、そのために、達成可能な半田付けのサイズとステンシル解像度並びにペースト又は半田それ自体が流れる位置の制御が制限される。
【０００５】
更に、ステンシル・プロセス（ステンシル・マスクを用いて半田ペーストを付着するプロセス）とステンシル・マスクの製造プロセスはリトグラフ技法によって形成することができる半田接続位置の狭い間隔又は、微細ピッチを実現できるわけではない。当該マスクと接続位置とを正しく位置合わせすることも、近接した間隔の接続が必要な場合には困難となる。
【０００６】
銅製の導体に半田接続をするプロセスでは、銅が銅導体から移動して半田接続材の一部になることも周知のことである。この現象は超小型電子製造、特に高温作業や熱サイクルを受けやすい装置では、錫−銅金属間化合物の析出が形成されるので、重大問題となる。更に、典型的な半田材料における銅の溶解度はほぼ０．３％と非常に小さい。したがって、半田材料における大半の過剰な銅は、このような金属間化合物の形で存在する。
【０００７】
半田材料における少量の銅も、半田のリフロー特性を劣化させる。特に、導体が互いに近接して配置されているとき、半田はリフロー作用により、接続されている導体の方に戻り、近接する導体から離れる傾向があるのが望ましい。この働きは、接続部の導電体を最適化し、デバイスが使用され始めた後で、正常又は異常温度により軟化する場合でも半田材の安定した形状をもたらす。このようなリフロー特性は半田材料中の極く少量の銅含有によって完全に破壊されることがある。
【０００８】
このようなリフローは周辺の基板上の少量の銅によってもそのような銅の一部がぬれたり、橋絡を起したりして悪影響がもたらされることがある。現在とり得る唯一の解決策はこのような銅付着物を、半田中に溶解し（このことは、しかし半田材における銅の溶解度が低いため、特に、導電体が溶け出して、銅溶質源を半田材料に供している場合、困難である）、半田中の銅を他の材料と反応させたり、又は、反応しやすいフラックスを使うことである。このような解決法は、長いリフロー時間を要し、完全な半田接続を損うことがある。金のような他の材料も半田中で溶解度が低く、半田接続及びリフローに同様な悪影響をおよぼすことがある。
【０００９】
【発明が解決しようとする課題】
したがって、本発明の目的は、２２５μｍ程度の互いに近接した間隔で高い均一性をもった接続を形成できる半田材の付着方法を提供することである。
【００１０】
本発明の更なる目的は現行のリトグラフ・プロセスに匹敵するサイズと間隔で半田接続を行う技法を提供することである。
【００１１】
本発明の更なる目的は、少い銅含有量で完全な接続を行う一方、高解像度で半田接続を行う技法を提供することである。
【００１２】
本発明の今一つの目的は、表面の窪んだフィーチャ内で行うメッキ・プロセスを改良する方法と装置を提供することである。
【００１３】
本発明の更に別の目的は、高温でも安定した形状を有する半田接続を提供することである。
【００１４】
【課題を解決するための手段】
本発明のこれらの目的を達成するために、本発明は、半田付着物を形成する改良された方法を提案する。本発明の方法は、
（ａ）開口を有する第１の誘電層の表面領域及び前記開口の領域を覆うように導電層を付着するステップと、
（ｂ）前記開口を含む前記導電層の領域を露出させる開口を有する第２の誘電層を前記導電層上に付着するステップと、
（ｃ）露出している前記導電層の材料を、次のステップ（ｄ）で付着されるべき半田材に含まれる材料で化学的に置換し、置換されずに残った前記露出している導電層の材料の量が後記のステップ（ｅ）におけるリフローにおいて前記半田材に溶解可能な量になるように前記露出している導電層の材料の量を減少させるステップと、
（ｄ）前記露出している導電層の領域に半田材を電気メッキするステップと、
（ｅ）前記第１の誘電層の表面の一部から半田材を離して前記第１の誘電層の前記開口の領域に半田付着を形成するように前記半田材をリフローするステップとを含む。
【００１５】
本発明の他の観点に従って、電気メッキ装置も提案される。この装置は、電気メッキ流体を導電層に差し向けるための手段と、電気メッキ流体の流れに実質的に垂直な方向に導電層を移動させる手段を含む。
【００１６】
【発明の実施の形態】
図面、特に図１について、本発明に従った半田付着物の形成の第１段階１０が示されている。実施例を単純明快にするために、導体又はパッド１４は平面基板１２上に単純に支持されているが、基板１２は潜在的に大量のチップを支持し、相互接続することが可能ないわゆる多層モジュール（ＭＬＭ）のような集積回路、又は電子パッケージの任意の層たり得るし、他の場所ではもっと複雑な表面形状を持つ場合もあることを理解する必要がある。同様に、他の導体又はパッドが導体又はパッド１４に極めて接近して存在する可能性があり、通常存在していることを理解する必要がある。
【００１７】
図１に更に示されている通り、半田によってぬれを起さない材料でできている層１６が形成され、また半田接続が行われる領域の所の材料を取除くために、リトグラフ又は他の高解像度技法で（破線１８で示されているように）パターン化されているものとする。したがって、このパターン化された層１６は、相互接続部位を囲み、次の半田付け及び／または半田除去工程で半田の移動を防ぐのに役立つ。この層は、この目的のために定位置にあるので、層の厚みは、本発明に従って付着される半田量を決定するのに重要ではない。しかしながら、以下において更に検討することになるが、層１６は相対的に薄いことが望ましい。その理由は、完全な形を有する（そして以下で検討されるように層２０を溶解させるのに十分な量の半田を与える）層を作成するのに必要な厚さ以上に層１６を厚くしても、効果的な結果を得られないし、本発明に従って更なる処理を実行する際の有効性及び／又は信頼性を減少させることがあるからである。
【００１８】
層１６における開口部が導体又はパッド１４の幅により表わされるフィーチャ・サイズより幾分大き目であることが望ましいので、層１６をパターン化するプロセスは、幾分かの位置ずれを許容し、デバイスの設計原則に従う最小フィーチャ・サイズでパターン化する必要はないことに注意すべきである。しかしながら、この公差は与えられる必要はないし、本発明が使用することのできる、位置合わせ公差が更に厳密な設計では排除することができる。
【００１９】
図２において、半田ぬれ性を有する、銅のような導電層２０が半田が付着される部分を含む、デバイスの全表面に付着される。周知の無電解メッキ・プロセス及び真空スパッタリングは、このような銅層を付着するのに向いていることが知られている。（金、銀、貴金属及び他の導電性材料のような他の材料も、本発明の実施に際して使用できるが、銅以外の良導電体は極めて高価で、導電性の低い材料は、層２０を厚くする必要があり、後続の処理を厄介にする。金もまた、溶解度が低く、金／錫金属間化合物を形成し、したがって、コストを度外視したとしても、銅よりもそれ程有利とはいえない。）銅は大低の基板や導電材料に対して本発明の信頼性ある実施をするのに十分な程度の付着力を有し、しかも安価であるので、一般的に半田ぬれ材料として好ましい。
【００２０】
電気メッキ・プロセス中に、後で付着される半田マスク層３０を支持しなければならない導電層２０の付着性を改善するために、層１６の表面を機械的に粗面化したり（例えば、軽石洗浄）、化学的に変性処理（例えば、Ｏ2又はＣＦ4／Ｏ2プラズマ又はアルカリ性過マンガン酸塩又は硫酸−クロム酸溶液を使った化学処理）をすることが好ましいと考えられるが、特定の処理は、金のような特定の金属の接続又はパッドに損傷を与えないように選択される。
【００２１】
銅はまた、高い導電性があり、比較的薄い層でも、以下に説明する電気メッキ・プロセスに十分である。しかしながら、導電層２０に用いられる材料に関係なく、不均一な付着、又はメッキ・レジスト・マスク３０を損傷する可能性のある加熱を惹き起す導電層２０における電圧降下を発生させないで、電気メッキ用電流を流すために十分な厚さのものが使用されなければならない。銅が使用される場合は、上述の通り、殆んどの半田材料の中で銅の溶解度が低いために層２０は、できる限り薄くすることが幾分重要である。
【００２２】
次に、図３に示されているように、パターン化できて、剥しやすい誘電層３０が、半田ぬれ性を有する層２０の上に形成され、層１６の開口よりなるべくなら幾分大きい横寸法を有する開口を形成するためにパターン化される。当該誘電層３０は、メッキの期間中に層３０の表面上にキノコ形の盛り上りを作らないで、希望する量の半田材料を含有するに足る厚さでなければならない。乾燥膜フォトレジストはこのような理由には最適である。層３０のパターン化により露出された導体表面以外のあらゆる露出された導体表面に半田が付着するのを防ぐために、基板の両面に誘電層３０を適用することが一般的に好ましい。開口部エッジ３２間のこれらの開口の横寸法は、開口部の体積が、本発明に従って付着される半田材料の量を決定するので、層３０の厚みに従って選択する必要がある。より大きな横寸法は層３０のパターン化に幾分かの位置ぎめ公差を与える。更に、層３０の厚みにより、開口の深さが増すと後の処理に支障をきたすことがある。それ故に、開口の横寸法は開口の間に十分な間隔を維持できるようにできる限り大きくし、層３０は半田材料の最適量を決めるだけの厚みとなるように、対応して薄くすることが望ましい。
フリップ・チップ（ＤＣＡ）アプリケーションについては、適切な半田量とは、一般的に４０−７０立方ミル（０．０００，０００，０４０−０．０００，０００，０７０立方インチ）の範囲にある。所要の半田量を見積るためのモデルは、１９９３年ＩＥＥＥ主催の第４３回電子部品と技術会議の議事録の１８２ページから１８６ページに、Ｐ．Ｏ．パウエル及びＡ．Ｋ．ナリベディ共著の「ＦＬＩＰ−Ｃｈｉｐ ｏｎ ＦＲ−４ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ Ｐａｃｋａｇｉｎｇ」に掲載されている。その代わりに、半田量は経験的に決めることができる。
【００２３】
図３から、層３０のパターン化は半田接続されるあらゆる場所で半田ぬれ材を露出することと、層２０のあらゆる露出場所は電気的に接続されていることに注意すべきである。少くとも１つの追加の開口３４（破線で模式的に示されている）も、図４及び図８に示された処理を実行するために、層２０に電気的接続を形成するために設けられなければならない。
【００２４】
図４で示されているように、金属半田材料４０は、電気メッキにより、開口３２及び１６′で定められている開口領域の範囲内で、導電層２０に付着される。金属半田材料、好ましくは錫及び鉛は、連続して行われる電気メッキ処理及び／又は合金電気メッキにより複数層に付着できる。錫−ビスマス及び鉛−インジウムのような他の合金と、電気メッキ可能な金属の他の組合わせが使用できる。電気メッキ処理は等方性が大きく、付着の厚みはすべての導体表面から徐々に増えていく。こうして、層１６及び層３０の開口により粗ら目に定められた量の範囲内に付着される半田量の微細なコントロールが可能となる。
【００２５】
次に、図５に示されているように、誘電層３０は取除かれ、付着された半田材料によって覆われていない層２０の部分が当該技術において周知の選択性エッチング剤とプロセスを使用することにより選択的にエッチングされる。これらの層を除去することにより、半田材料の分離された島を生じるが、それは多少大き目となる可能性があり、開口１６′と幾分位置ずれを起す可能性がある。層２０の残っている部分の半田ぬれ材料は層１６の表面の小さな領域の上にも広がっており、先に示されている通り、それは後で行われる半田付け処理中に半田の移動を防ぐために意図されたものである。ストリッピング及びエッチング処理による汚れと残渣を取り除くためにメッキされた半田の化学的処理を行うことができる。
【００２６】
したがって、図６で示されているように、半田接続を実行する前に半田付着物をリフローすることが望ましい。図５に示された装置に半田材４０を溶融するに十分な熱を加えることにより、層２０の半田ぬれ材が半田材に溶解する。同時に、層２０の半田ぬれ表面は破壊され、半田ぬれ性をもたない層１６の表面が露出する。これにより、層１６の表面から開口のエッヂ１６′の内側の位置まで半田材料が後退し、半田材料の形状が開口の中央部で、そしてパッド、又は接続部１４の上の所で盛り上った状態となる。このようにして、パターン化による多少の位置ずれは修正され、半田付着物の横寸法は減少し、半球形状の半田付着物が得られる。このような半球形状は多くのアプリケーションでは望ましいことがあるが、あるアプリケーションでは、半田接続を行う前に半球形状を平たくする必要がある。
【００２７】
上記プロセスは本発明を実践する場合の最も一般的な方法を代表するものであるが、特定の基板や電子的実装ではある種の小さな変更を加えることが好ましいと考えられる。特に、一般的に銅接続部を有するポリイミド又はガラス・エポキシ材でできているプリント配線板については、銅接続部は半田が付着される領域をコントロールするために非半田ぬれ材である半田マスク３０で覆われることが望ましい。半田マスク３０はステンシル処理により、または付着後リトグラフィ・プロセスで、パターニングできる有機ポリマー・フィルムでできていることが望ましい。
【００２８】
開口１６′に、メッキ処理を妨げたり、半田の中に望ましくない含有物を形成する残留物を残す可能性を低くするので、水処理可能な（ａｑｕｅｏｕｓ ｐｒｏｃｅｓｓａｂｌｅ）ソルダー・レジストが好ましい。プリント回路基板のメッキされたスルー・ホールを覆うことが有利なアプリケーションについては、（例えば、チップ取付け位置にメッキされたスルー・ホールが存在し、半田接続部の疲労を回避するために、低粘度の液体として補強剤を適用する必要があり、スルー・ホールを覆わなければ、メッキされたスルー・ホールから流れ出すような場合は）、メッキされたスルー・ホールを簡単に覆うことができる乾燥膜ソルダー・レジストが、覆わない液体レジスト材よりも望ましい。クロム、銅、及び半田材間で異なる腐食率が周知のプロセス、及びエッチング剤の選択によって達成できるので、クロムのように半田ぬれを起さない金属膜も使用できる。アルミニウムも半田ぬれを起さぬ金属であるため、潜在的に有効である。本発明のこれらの変形は、半田が適用される層の基板にポリイミドを使用するＭＬＭ、モールドされた基板、及び金属化されセラミック基板にも適している。更に、金属化したセラミック基板を使った場合は層１６はステンシルで厚い誘電膜として形成し、パターン化することができる。
【００２９】
基板が曲げやすいポリイミド又はアクリル樹脂製で、その他の点では、プリント配線基板と同様の可撓性回路については、曲げやすい誘電体、できれは同様な材料を層１６に使用すべきである。しかし、プリント配線基板に使用されているものと同様な半田マスク材は、製造過程でたわみを必要とされないので、申し分ないものである。
【００３０】
酸化アルミニウム、酸化ベリリウム又は、ガラス・セラミック材のようなセラミック誘電材で通常構成され、銅、タングステン、モリブデン又は他の適当な材料の導電体パターンを有する多層セラミック・モジュール（ＭＬＣ）では、層間接続はバイアとして知られている導電材充填スルー・ホールで行われる。バイアをとりまく材料は、半田ぬれの性質を有さず、セラミック層それ自体が半田マスクとしての役割を果すので、半田マスクは別個に提供する必要はない。もしバイアに使われる材料が半田ぬれの性質を有さなければ、銅や金のような半田ぬれ材でメッキすることにより、ぬれの性質を与えることができる。
【００３１】
本発明は上記事例に基き導電層２０や誘電層３０として他の材料を使用して、他の構造体に適用することができる。導電層２０は導電性を有し（必ずしも全ての導電層材が溶解される訳ではない場合でも）導電体に対して良好な付着力を有し、半田材料と比較して選択的に除去でき、且つ半田ぬれ特性をもたなければならない。更に、半田が溶融し、リフローする時、開口１６′に半田を引っ張り戻すために、導電材にある程度の溶解性があることが望ましい。誘電層３０（その上へのメッキを禁止する）は、パターン化がし易く、簡単に除去でき、電気メッキ・プロセスで使用される化学薬品に耐えられればどんな材料でも構わない。
【００３２】
上記プロセスはリトグラフのフィーチャ・サイズに対応した極く小さなサイズで且つかなりのプロセス自由度および幾何的公差をもって半田付着物をつくるのに有効であるが、最近のようにリトグラフで作ることができるフィーチャ・サイズが縮小すると、位置決め公差の縮小のように、上記プロセスのいくつかの面で相対的に厳しさが増すが、より狭い公差と縮小されたプロセス自由度により解決することができる。極わめて小さなフィーチャ・サイズと間隔で遭遇する他の問題は、何らかのプロセス変更を必要とするかも知れない。
【００３３】
特に、開口１６′と３２が極く小さな横断寸法である場合、開口のアスペクト比（例えば、深さ対幅の比）はより大きくなることがある。小さな横断寸法又は、増加されたアスペクト比は、電気メッキ中に開口内で流動体の流れ及び循環（例えば対流）を妨げ、金属粒子又はイオンの輸送は、殆ど拡散を通してのみ起きる。このような循環を使わなければ、開口内の電気メッキ流動体は導電層２０の露出部分にメッキされるメッキ材料をたちまちの内に涸沽させ、半田付着は追加の処理を必要としたり、信頼性の低い半田を形成したりする。即ち、半田材料のメッキ速度の制御が事実上失われる。メッキ速度が減少すると、電気分解を通して水素ガスを放出しないで使用できる電気メッキの電流も制限される。メッキした層にボイドまたは空所が認められ、メッキ時間を増しても同様なことが認められるのは、このメカニズムに起因する可能性がある。溶液中のメッキ材のバルク濃度を増やすと濃度勾配と拡散速度を増加するが、メッキの膜厚と量の均一性に悪い影響を与えることが知られいる。例えば、１リットル当り２０〜４０グラムの金属含有量のメッキ槽は、メッキの均一性は良好である（尤も、そのような金属含有量は、異るタイプの酸、添加剤に対して可成り変化し得る）。しかしながら、濃度勾配を著しく変化するために金属含有量を２倍又は３倍に増やした場合、（槽の構成要素の他の成分は一般に変更しない条件で）、通常はメッキの均一性の実質的な減少が起こる。
【００３４】
その上いくつかの撹拌技法が、濃度勾配を限界まで増加できることが知られているが、狭い開口での不均一な付着を効率良く修正できることは証明されていない。例えば、溶液の再循環は拡散層の厚さを減少させ、流体の中の剪断力により濃度勾配を増大させる。しかしながら、水素ガスの放出を避けるために、限界電流は剪断力が最も低い（それに、濃度勾配が最も低い）位置によって決定される。最も低い剪断力は、ブラインド（めくら）開口に残存する。更に、剪断（ｓｈｅａｒ）における局部変化は電流密度及びメッキ膜厚に局部的差をもたらす。空気のような気体を流体を通して吹きつけることにより、乱流を生み出すエア・スパージング（ａｉｒ ｓｐａｒｇｉｎｇ）は、同様の動作をするが、大きな領域での不均一性と、気泡の捕獲とが生じる。加えて、二価の錫イオンが存在するときは、空気を使用すると、流体槽から沈殿する４価の状態に速く酸化するので、非常に高いコストがかかるが、窒素を使用しなければならない。したがって、槽および付着された層又は合金の錫濃度のコントロールが失われる。付着表面の平面におけるカソード撹拌は広い範囲で均一性を増すが、剪断力が低いままの高アスペクト比のブラインド開口では十分な効果を上げない。
【００３５】
この問題を解決するためには、付着面に乱流を作り出すための、付着面に対する流体ジェット撹拌と、流体流に対して概して垂直な平面でのカソード撹拌との組合わせを使用する方法が有効であることがわかった。スパージャとして知られるマニホルドの複数の小さなオリフィスを通して、２〜３インチの距離から付着又はメッキ表面に向ってメッキ液をポンプ噴射するのが望ましい。カソード撹拌の最低振幅は、メッキされるパネル上の各点がオリフィスと直接対面する位置から約０．２５インチの範囲内でジェット流を受けるようにマニホルドの噴射オリフィスの間隔に関連して設定されるのが望ましい（例えば、一方または好ましくは両方の両座標方向で噴射口の間隔よりも約１／２インチ少ない撹拌ストローク）。カソード撹拌ストロークを大きくすれば、メッキの均一性が若干向上するようであるが、タンク容量を増やす必要があるかも知れない。
【００３６】
典型的なスパージャが図７に示されている。この例では、スパージャの大きさは輪郭が１０インチ×１５インチのパネルに対応していて、幅１２インチに対して中心間距離を３インチ空けて４本のパイプ７１で構成されており、図上に破線７２及び点線７３で示されているカソード撹拌用の２．５インチの振幅のパネル移動を可能にしている。それぞれの径が１／８インチの４４個のオリフィス７４があけてある。図１０はこの配列の上面図であり、パネルの表面から３．５インチの間隔をあけてあるスパージャの後方に２インチの間隔をあけて配列されている陽極バーを含む。
【００３７】
この配列は、毎分５−１０ガロンの溶液の流量でパネルの表面付近に噴射のよどみ点（ｓｔａｇｎａｔｉｏｎ ｐｏｉｎｔ）を与えている。同よどみ点のこの位置づけは、パネル表面の流体の乱れを最大化する。毎分１５ガロンの高流量では付着物の容認できない浸食を生じる。即ち、よどみ点が高流量時に事実上パネルの「裏側」にあるので、浸食はパネルに対する過度な流体速度と、流体力によるものと思われる。
【００３８】
図１０の配列を使用した最適カソード撹拌は２．５インチ幅のストロークで、１分間に６０−１２０ストロークとなるよう実験的に決定された。カソード撹拌のこのレベルは、噴射による乱流の局部的変動を最適な形でならす傾向があり、流体に剪断作用を与えて、乱流の効果を増大させ、ブラインド開口内に循環作用を与える。更に、図７及び図１０の配列を使用し、１リットル当り１４ー４０グラムの全金属（錫プラス鉛）及び１リットル当たり２５０−３５０グラムの遊離酸を含む槽濃度では、１平方フィートのメッキ面積当り１５−２５アンペアの電流密度を使用できる。この条件の組合わせは、急速な金属付着の観点から最適と思われ、しかも電気分解による水素ガス発生を回避し、付着膜厚を均一にし、ボイドを無くし、１００％に近い高製造歩どまりがもたらされる。
【００３９】
図７のマニフォルドの変形が図８及び図９に示されている。図８に示されているように、オリフィス７６はより小さく（例えば１／１６インチ）より多数設けられ、そしてスパージャの境界線に対して４５°で狭い間隔で列状に配列されている。この配列は、パネルの表面により均一な乱流を発生することが分った。乱流の均一性が大きくても、カソード撹拌ストロークの調整が不要であり、噴射のより狭いスペースはカソード撹拌ストローク中にパネルのどの地点でもより高い頻度で乱流の局部変化をもたらす。（４×０．７５インチは図８の実施例における３インチ間隔に等しい）。
【００４０】
加えて、図８に示されているように、代替スパージャは上記の噴射オリフィス７６の間に散在する比較的大きい開口部７７（例えば１／４インチ）の更なる配列を含む。これらのオリフィスは図９に良く示されているように、チューブで形成されており、これらのチューブは、スパージャの外部と噴射オリフィス７６に流体を供給するソース・プリナム７８の背面に位置するリターン・プリナム７９との間を連絡している。この戻り開口部７７の配列は、パネルを横切る流れに方向性を生み出すことを実質的に回避する。流れの方向性の発生は、任意の噴射オリフィスから任意のインレットまでの距離でパネルを横断する流れ方向の蓄積的結果であり、その効果は、リターン・インレットがパネル領域の外側に与えられている場合、パネル・エッジに向って生じる付着膜厚の実質的な変化として一般的に示される。したがって、両方の座標方向で各対の噴射オリフィスの間にリターン・インレットを設ける構成が、パネルを横切る流れの方向性の蓄積的発生を回避することに非常に有効である。
【００４１】
図８及び図９の実施例の噴射オリフィスの全体の面積は、個別の流体噴射の流量と形状が同等になるように図７に示された実施例のそれに匹敵することに注意されたい。したがって、同様のメッキ槽濃度とメッキ電流はいずれのスパージャの実施例にも使用できる。噴射オリフィス７６に比較して、戻り開口部７７の面積をより大きくしても、個々の噴射がそれによって殆んど影響を受けない。
【００４２】
本発明が、リトグラフィ技法の現在の制限範囲で、極めて小さな付着物の形成に適用される場合に遭遇する第２の問題は、銅の溶解に使用される半田材の量が減少することによって生じる。即ち、半田付着の横寸法が縮小すると、層１６及び層３０の膜厚が同一であるとしても、半田付着の量が、（その縮小に）応じたより大きな減少を惹き起す。銅でメッキされる表面積が、幾分減少するが、半田量は更に大きく減少する。したがって、銅の所与の膜厚では半田量に対する銅量の割合は、半田付着の横寸法が減少するにつれて、大幅に増加する。しかし、実際には、層１６及び層３０により定められた半田付着の膜厚もしばしば減少する。このことは、間隔が減少したとき他の導電体又はパッドに橋絡接続を形成しうる半田量を減らし、付着の横寸法が減少したときブラインド開口のアスペクト比を適切な値に維持することになる。
【００４３】
上で指摘したように、半田材における銅の溶解度は非常に低いし、融解半田は容易に銅で飽和され、銅−錫金属間化合物が形成され得る、それは半田が冷却される際に半田材から沈殿し、合金の組成と半田の融点に著しい影響を与えることがある。
【００４４】
最好例を単純化すると、ブラインド開口の底部の銅層の部分のみ（金属の全量が、各付着の相対的な厚みに比例する）が考慮される場合、２５μｍの膜厚の半田付着に溶解されなければならない０．６２５μｍの膜厚の銅層は２．５％の銅濃度を生じ、それは、半田材における銅の溶解度を遥かに越えるものである。実際の例では、ブラインド開口の側壁と層１６の表面に付着される銅の量を考慮すると、もっと悪い状態となる。後者の銅は、半田リフローの形状に対して非常に重大であり、それはまた、半田付着の量を増加するために増加されることがある（もっとも、これらの領域の半田の膜厚は付着の他の領域におけるほど大きくないため、これらの領域の銅の量は不釣り合いに増加する）。推測できるように、接続又はパッド１４も、銅の追加の供給になり得る。
【００４５】
本発明が、非常に小さな寸法の付着に適用される場合、この過剰な銅の問題を回避するために、図１〜図６に関して述べた、上記の方法に追加ステップが設けられる。特に、図１１に示されているように、層３０が付着され、３２に示されているように、パターン化された後で、層２０のほぼすべての露出した銅を矢印９２で示されているように、意図された半田合金の成分である錫又は他の材料で置換するのに十分な長さの時間の間デバイスを浸液槽で処理し、半田成分材２０′の付着を形成する。即ち、半田成分材が置換されずに残った微量な銅は半田材の中で、容易に溶解できる銅の量を下廻っているべきである。したがって、このプロセスのタイミングは、実験的に決定できる。層２０の非露出場所では銅の置換が行われず、且つ、結果的に実現した錫又は、他の半田成分材の付着は、互いに、及び電気メッキ電流源と電気的に接続された状態に保たれる。
【００４６】
この方法で銅の置換が行われた後、図４−図６について上記の処理ステップの残りの部分を半田材付着を完了するために実行することができる。置換金属が、低い抵抗値の銅層に電気的に接続されており、銅層は目的を果たすに十分な電流を流すことができるので、電気メッキ・プロセスは、以前と同様に正確に進行する。次に、層３０は同様な方法で正確に取除くことができ、同様な選択的エッチングは半田付着部を化学的に分解せずに、銅層２０の残りの部分を選択的に取除くために使用することができる。半田材料はリフローすることができ、層１６が半田ぬれ性でなく、半田の中の微量の銅以上の量を溶解する必要がないので、半田は上記のように、開口１６′に引き寄せられる。
【００４７】
最初から錫の導電層２０を形成するのは、満足できる結果をもたらさないことに留意すべきである、その主な原因は、錫は本質的に層１６対する接着性が悪く、剥離や表面の汚れを生じやすいためである。この接着性は、電気メッキの過程で層３０を支持するには確かに不十分なものである。このより弱い接着性は、層１６が非半田ぬれ材でなければならないので回避できない。更に、電気メッキ電流を流すために、錫、又は、他の材料を厚くする必要がある。電気メッキ後に半田付着間の層２０の部分を取り除くのに有効なエッチング剤によって半田付着物も浸食されるので、厚さが増すことは、それ自体更なる厄介な問題を呈することになる。
【００４８】
この目的のための適切な浸液槽は、プリント配線基板の製造に使用されていることは知られているが、銅の薄い表面層の置換する場合にのみ使用されてきた。銅の置換に適した材料については、錫、鉛又はそれらの化合物を含む浸液槽は知られており、本発明の実施に適用可能である。錫／ビスマス半田材が付着される場合には、銅置換用に純粋な錫を使用すべきである。そうでなければ、付着される半田材の意図されている相対濃度にぴったりと一致する錫／鉛組合わせを用いると、置換材が半田材の残りと混合する場合、全半田付着の融点を精密に調整することができる。純錫と純鉛の置換材間では、半田の錫含有量の変化の方が鉛含有量の匹敵する変化よりも半田の融点に与える影響が少ないので純錫の方が望ましい。
【００４９】
半田接続に含まれる過剰の銅の問題と半田リフローに付随する問題を回避することに加えて、本発明のこのバリエーションは、いくつかの他の理由に対しても有益であると考えられる。例えば、銅が置換されない場合、赤外線リフロ・オーブンを通して、２回のパスが必要とされる。各パスの後に、半田マスク層１６から半田表面を完全に引き戻すために脱イオン水洗浄ステップが続く。穏やかに活性化された、水洗浄可能なフラックスもまた、これらのリフローのそれぞれに対して必要とされる。このフラックスは半田接続の形成には向かないし、最終のリフローは集積回路、モジュール又はボンドへの半田接続の形成と組合わせることができない。また、水洗浄は、狭い間隔を有する直接チップを取付ける（ＤＣＡ）形態には不向きである。したがって、単一金属置換ステップにより、リフローに必要な複数の時間を要するステップは避けられる。
【００５０】
更に、銅の溶解が必要とされないので、リフローに使用されるフラックスは、半田接続を行うのに適したフラックス（例えば、不活性で、「クリーンでない」フラックス）から選ぶことができる。したがって、チップ、モジュール、及び／又はボンドの接続は、リフロー・ステップと同時に行うことができ、更に、処理ステップと、複雑性を減らすことができる。また、前記の通り、リフローの間に半田が引き戻されることにより形成される付着半田の丸形又は、ドーム形（半球形）の上部表面は、ある種のアプリケーションには望ましくないことがある。その場合、付着した半田の頭を平らにする更なる処理ステップは、必要なら使用しうる。
【００５１】
本発明での上記バリエージョンの他の優位点は、開口１６′が前記のパッド又は接続１４より著しく大きい場合に、接続部分の半田量を最大化し、接続部のキャパシタンスを最小化するためには、図１２に示されているように、層１６の開口の両側面１６′と、層又は基板１２の表面１２′から半田が引き戻されることが望ましい。半田成分物質２０′の付着が、銅層２０の露出部分と置換されたので、多分デバイス１１０のパッド又は接続部１２０に（Ｃ４プレフォーム１００を用いて、または用いずに）、半田接続する間に半田付着物４０がリフローされると、半田成分物質が即座に付着半田材と混合され、微量の銅があれば即座に半田材に溶解し、半田は、即座に層１２及び１６の非ぬれ性の表面１２′及び１６′から離れ、パッド又は接続部１４及び１２０のぬれ表面間にのみ安定したメニスカス様の形４０′を与える。
【００５２】
前記の点から見て、本発明の方法及び装置は、量及び形の両面で、均一性の高い半田付着を提供することができ、それはリトグラフ技法の現状で形成できる近接した間隔の接続やフィーチャ・サイズに特に適しており、半田接続における低溶解性物質の含有量を事実上の除去と言える程度まで制御することができる。
【００５３】
まとめとして本発明の構成に関して以下の事項を開示する。
【００５４】
（１）
（ａ） 開口を有する第１の誘電層を覆うように形成された導電層の表面領域のうち、第２の誘電層の開口によって露出され、且つ前記第１の誘電層の前記開口の領域を含む表面領域に半田材を電気メッキするステップと、
（ｂ） 前記第１の誘電層の表面の一部から半田材を離して前記第１の誘電層の前記開口の領域に半田付着を形成するようにリフローするステップとを含む、半田付着を形成する方法。
（２）
（ａ） 前記第２の誘電層を除去するステップと
（ｂ） 前記第２の誘電層の除去によって露出された前記導電層の露出部分を除去するステップとを含む、（１）に記載の方法。
（３） 前記導電層の少くとも一部を前記半田材に溶解させるステップを含む、（２）に記載の方法。
（４）前記導電層の少くとも一部を前記半田材に溶解させるステップを含む、（２）に記載の方法。
（５）前記第１誘電層の前記開口の両側面から前記半田材をリフローする更なるステップを含む、（１）に記載の方法。
（６）前記第１誘電層の前記開口の両側面から前記半田材をリフローする更なるステップを含む、（２）に記載の方法。
（７） 前記導電層に電気メッキ流体の流れを向けるステップと、前記電気メッキ流体に実質的に垂直な方向に前記導電層を移動させるステップとを含む、（１）に記載の方法。
（８） 前記導電層の導電材を前記半田材にも含有されている少なくとも１種類の材料で置換する更なるステップを含む、（１）に記載の方法。
（９）前記導電層の導電材を前記半田材にも含有している少くとも１種類の成分と置換する更なるステップを含む、（２）に記載の方法。
（１０）前記導電層の一部分にある導電材を前記半田材にも含まれる少くとも１種類の成分と置換する更なるステップを含む、（７）に記載の方法。
（１１） 電気メッキ流体の流れを導電層に向ける誘導する手段と、
前記電気メッキ流体の前記流れに実質的に垂直な方向に前記導電層を移動させる手段とを含む電気メッキ装置。
（１２） 電気メッキ流体の流れを誘導する前記手段が、複数の噴射オリフィスを具備する、（１１）に記載の電気メッキ装置。
（１３） 前記複数の噴射オリフィスの少くとも２つの間に配置された、少くとも１つの流動体戻し開口を更に含む、（１２）に記載の電気メッキ装置。
（１４）前記複数の噴射オリフィスに電気メッキ流体を供給するソース・プリナム手段と、前記少くとも１つの流動体戻し開口から電気メッキ流体を受け入れるリターン・プリナムとを更に含む、（１３）に記載の電気メッキ装置。
（１５）前記ソース・プリナムが前記リターン・プリナムに隣接している、（１４）に記載の電気メッキ装置。
（１６）前記少くとも１つの戻し開口が、前記ソース・プリナムを通して伸びているチューブを具備する、（１５）に記載の電気メッキ装置。
【図面の簡単な説明】
【図１】本発明に従って半田付着を形成する初期段階の横断面図である。
【図２】本発明に従って半田付着を形成する中間段階の横断面図である。
【図３】本発明に従って半田付着を形成する中間段階の横断面図である。
【図４】本発明に従って半田付着を形成する中間段階の横断面図である。
【図５】本発明に従って半田付着を形成する中間段階の横断面図である。
【図６】本発明に従って完成した半田付着の横断面図である。
【図７】本発明を実施するに際して使用しうるスパージャの前面図である。
【図８】本発明を実施するに際して使用しうるスパージャの正面図である。
【図９】図８のスパージャの上面図である。
【図１０】図７で例示されているスページャの望ましい使用方法を示した線図である。
【図１１】本発明のバリエーションを示す横断面図である。
【図１２】本発明に従って使用することができる付着半田と接続の有利な形状を示す図である。
【符号の説明】
１０ 初期段階の構造
１２ 基板
１４ 導電体、又はパッド
１６ 非半田ぬれ性の層
１６′ エッジ
２０ 導電層
３０ 誘電層
３２ 開口
３４ 追加の開口
４０ 半田材
４０′ メニスカス様形状
７１ パイプ
７４、７６ オリフィス
７７ 開口部

Claims (3)

  1. （ａ）開口を有する第１の誘電層の表面領域及び前記開口の領域を覆うように銅の導電層を付着するステップと、
    （ｂ）前記開口を含む前記導電層の領域を露出させる開口を有する第２の誘電層を前記導電層上に付着するステップと、
    （ｃ）露出している前記導電層の銅を、次のステップ（ｄ）で付着されるべき半田材に含まれる材料で化学的に置換するに際して、置換されずに残った銅の量が後記のステップ（ｅ）におけるリフローにおいて前記半田材の中で溶解できる銅の量を下廻るように前記置換を行うステップと、
    （ｄ）前記露出している導電層の領域に半田材を電気メッキするステップと、
    （ｅ）前記第１の誘電層の表面の一部から半田材を離して前記第１の誘電層の前記開口の領域に半田付着を形成するように前記半田材をリフローするステップとを含む、半田付着を形成する方法。
  2. （ｆ）前記第２の誘電層を除去するステップと、
    （ｇ）前記第２の誘電層の除去によって露出された前記導電層の露出部分を除去するステップとを含む、請求項１に記載の方法。
  3. 前記電気メッキするステップは、前記導電層に垂直に電気メッキ流体の流れを向けるステップと、前記電気メッキ流体の流れに実質的に垂直な方向に前記導電層を所定の振幅で移動させるステップとを含む、請求項１に記載の方法。
JP02393096A 1995-02-13 1996-02-09 回路パッケージに半田を選択的に付着する方法 Expired - Lifetime JP3655961B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/387,686 US5597469A (en) 1995-02-13 1995-02-13 Process for selective application of solder to circuit packages
US387686 1995-02-13

Publications (2)

Publication Number Publication Date
JPH08242071A JPH08242071A (ja) 1996-09-17
JP3655961B2 true JP3655961B2 (ja) 2005-06-02

Family

ID=23530959

Family Applications (1)

Application Number Title Priority Date Filing Date
JP02393096A Expired - Lifetime JP3655961B2 (ja) 1995-02-13 1996-02-09 回路パッケージに半田を選択的に付着する方法

Country Status (5)

Country Link
US (3) US5597469A (ja)
EP (1) EP0726698A3 (ja)
JP (1) JP3655961B2 (ja)
KR (1) KR100225217B1 (ja)
TW (1) TW404156B (ja)

Families Citing this family (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5872051A (en) * 1995-08-02 1999-02-16 International Business Machines Corporation Process for transferring material to semiconductor chip conductive pads using a transfer substrate
GB9608847D0 (en) * 1996-04-30 1996-07-03 Pressac Ltd Method of mounting circuit components on a flexible substrate
US5899737A (en) * 1996-09-20 1999-05-04 Lsi Logic Corporation Fluxless solder ball attachment process
US6336262B1 (en) 1996-10-31 2002-01-08 International Business Machines Corporation Process of forming a capacitor with multi-level interconnection technology
US5808853A (en) * 1996-10-31 1998-09-15 International Business Machines Corporation Capacitor with multi-level interconnection technology
DE19716044C2 (de) * 1997-04-17 1999-04-08 Univ Dresden Tech Verfahren zum selektiven galvanischen Aufbringen von Lotdepots auf Leiterplatten
DE19820345C2 (de) * 1997-04-17 2000-05-25 Univ Dresden Tech Verfahren zum selektiven galvanischen Aufbringen von Lotdepots auf Leiterplatten
US6117299A (en) * 1997-05-09 2000-09-12 Mcnc Methods of electroplating solder bumps of uniform height on integrated circuit substrates
US6962997B1 (en) * 1997-05-22 2005-11-08 Celgene Corporation Process and intermediates for resolving piperidyl acetamide steroisomers
US5985123A (en) * 1997-07-09 1999-11-16 Koon; Kam Kwan Continuous vertical plating system and method of plating
US6156408A (en) * 1997-08-29 2000-12-05 Motorola, Inc. Device for reworkable direct chip attachment
US6335222B1 (en) * 1997-09-18 2002-01-01 Tessera, Inc. Microelectronic packages with solder interconnections
US6074895A (en) * 1997-09-23 2000-06-13 International Business Machines Corporation Method of forming a flip chip assembly
US6187164B1 (en) 1997-09-30 2001-02-13 Symyx Technologies, Inc. Method for creating and testing a combinatorial array employing individually addressable electrodes
US6818110B1 (en) 1997-09-30 2004-11-16 Symyx Technologies, Inc. Combinatorial electrochemical deposition and testing system
JPH11145176A (ja) * 1997-11-11 1999-05-28 Fujitsu Ltd ハンダバンプの形成方法及び予備ハンダの形成方法
US6329605B1 (en) * 1998-03-26 2001-12-11 Tessera, Inc. Components with conductive solder mask layers
JP4066522B2 (ja) * 1998-07-22 2008-03-26 イビデン株式会社 プリント配線板
DE19860587A1 (de) * 1998-12-29 2000-07-06 Bosch Gmbh Robert Verfahren zur Verbindung zweier Oberflächen und Vorrichtung
JP3056192B1 (ja) * 1999-01-18 2000-06-26 富山日本電気株式会社 電極パッド上にバンプを形成したソルダーレジスト層付実装基板の製造方法
US6341071B1 (en) 1999-03-19 2002-01-22 International Business Machines Corporation Stress relieved ball grid array package
US6047637A (en) * 1999-06-17 2000-04-11 Fujitsu Limited Method of paste printing using stencil and masking layer
US6492600B1 (en) 1999-06-28 2002-12-10 International Business Machines Corporation Laminate having plated microvia interconnects and method for forming the same
US6427901B2 (en) * 1999-06-30 2002-08-06 Lucent Technologies Inc. System and method for forming stable solder bonds
US6861345B2 (en) * 1999-08-27 2005-03-01 Micron Technology, Inc. Method of disposing conductive bumps onto a semiconductor device
US6570251B1 (en) * 1999-09-02 2003-05-27 Micron Technology, Inc. Under bump metalization pad and solder bump connections
JP3403677B2 (ja) * 1999-09-06 2003-05-06 マイクロ・テック株式会社 半田ボール形成方法
US6547937B1 (en) 2000-01-03 2003-04-15 Semitool, Inc. Microelectronic workpiece processing tool including a processing reactor having a paddle assembly for agitation of a processing fluid proximate to the workpiece
US6527163B1 (en) * 2000-01-21 2003-03-04 Tessera, Inc. Methods of making bondable contacts and a tool for making such contacts
US6469394B1 (en) * 2000-01-31 2002-10-22 Fujitsu Limited Conductive interconnect structures and methods for forming conductive interconnect structures
US6378759B1 (en) * 2000-07-18 2002-04-30 Chartered Semiconductor Manufacturing Ltd. Method of application of conductive cap-layer in flip-chip, COB, and micro metal bonding
US6510976B2 (en) * 2001-05-18 2003-01-28 Advanpack Solutions Pte. Ltd. Method for forming a flip chip semiconductor package
WO2003030600A1 (en) 2001-09-28 2003-04-10 Ibiden Co., Ltd. Printed wiring board and production method for printed wiring board
US6674647B2 (en) 2002-01-07 2004-01-06 International Business Machines Corporation Low or no-force bump flattening structure and method
US20050140009A1 (en) * 2002-06-17 2005-06-30 Horst Groeninger Method and apparatus for the production of an electronic component with external contact areas
DE50311055D1 (de) * 2002-06-17 2009-02-26 Infineon Technologies Ag EN BAUTEILS MIT AUSSENKONTAKTFLÄCHEN UND VERWENDUNG DER vORRICHTUNG ZUR HERSTELLUNG EINES ELEKTRONISCHEN BAUTEILS
US6949398B2 (en) * 2002-10-31 2005-09-27 Freescale Semiconductor, Inc. Low cost fabrication and assembly of lid for semiconductor devices
US20040155097A1 (en) * 2003-02-04 2004-08-12 Matsushita Electric Industrial Co., Ltd. Soldering method and method for manufacturing component mounting board
US7390382B2 (en) 2003-07-01 2008-06-24 Semitool, Inc. Reactors having multiple electrodes and/or enclosed reciprocating paddles, and associated methods
US7393439B2 (en) 2003-06-06 2008-07-01 Semitool, Inc. Integrated microfeature workpiece processing tools with registration systems for paddle reactors
US7313462B2 (en) 2003-06-06 2007-12-25 Semitool, Inc. Integrated tool with automated calibration system and interchangeable wet processing components for processing microfeature workpieces
US20050005436A1 (en) * 2003-07-09 2005-01-13 Jung-Chien Chang Method for preparing thin integrated circuits with multiple circuit layers
US20050085062A1 (en) * 2003-10-15 2005-04-21 Semitool, Inc. Processes and tools for forming lead-free alloy solder precursors
TWI231028B (en) * 2004-05-21 2005-04-11 Via Tech Inc A substrate used for fine-pitch semiconductor package and a method of the same
US7087441B2 (en) * 2004-10-21 2006-08-08 Endicott Interconnect Technologies, Inc. Method of making a circuitized substrate having a plurality of solder connection sites thereon
KR101181140B1 (ko) * 2005-03-29 2012-09-14 파나소닉 주식회사 플립칩 실장방법 및 기판간 접속방법
JP4319647B2 (ja) * 2005-06-30 2009-08-26 株式会社タムラ古河マシナリー リフロー炉
JP4738971B2 (ja) * 2005-10-14 2011-08-03 Ｏｋｉセミコンダクタ株式会社 半導体装置及びその製造方法
US20070090170A1 (en) * 2005-10-20 2007-04-26 Endicott Interconnect Technologies, Inc. Method of making a circuitized substrate having a plurality of solder connection sites thereon
JP4764718B2 (ja) * 2005-12-28 2011-09-07 新光電気工業株式会社 スルーホールの充填方法
US20080116077A1 (en) * 2006-11-21 2008-05-22 M/A-Com, Inc. System and method for solder bump plating
DE102007026633B4 (de) * 2007-06-06 2009-04-02 Atotech Deutschland Gmbh Vorrichtung und Verfahren zum elektrolytischen Behandeln von plattenförmiger Ware
US8487428B2 (en) * 2007-11-20 2013-07-16 Fujitsu Limited Method and system for providing a reliable semiconductor assembly
US20090218124A1 (en) * 2008-02-28 2009-09-03 Motorola, Inc. Method of filling vias with fusible metal
US8313984B2 (en) * 2008-03-19 2012-11-20 Ati Technologies Ulc Die substrate with reinforcement structure
JP5501940B2 (ja) * 2010-11-15 2014-05-28 欣興電子股▲フン▼有限公司 回路板の製造方法
US9142520B2 (en) * 2011-08-30 2015-09-22 Ati Technologies Ulc Methods of fabricating semiconductor chip solder structures
JP5410580B1 (ja) * 2012-08-09 2014-02-05 日本特殊陶業株式会社 配線基板
KR101506910B1 (ko) * 2012-09-27 2015-03-30 티디케이가부시기가이샤 이방성 도금 방법 및 박막 코일
US9953908B2 (en) * 2015-10-30 2018-04-24 International Business Machines Corporation Method for forming solder bumps using sacrificial layer
US11114406B2 (en) * 2019-01-31 2021-09-07 Sandisk Technologies Llc Warpage-compensated bonded structure including a support chip and a three-dimensional memory chip
CN111893533B (zh) * 2020-07-26 2022-12-06 中国航发贵州红林航空动力控制科技有限公司 一种花瓣形转子局部电镀铅铟合金的方法

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3275542A (en) * 1962-10-26 1966-09-27 Gen Instrument Corp Apparatus for electroplating leads of small electronic components
US3397126A (en) * 1965-10-14 1968-08-13 Sel Rex Corp Plating of small parts
US3477051A (en) * 1967-12-26 1969-11-04 Ibm Die casting of core windings
US3503856A (en) * 1968-01-30 1970-03-31 Rotary Plates Ltd Process for controlling electrodeposition
US3554878A (en) * 1968-07-02 1971-01-12 North American Rockwell Plating tin-lead alloy on printed circuits and electrolyte therefor
US3905878A (en) * 1970-11-16 1975-09-16 Hyogo Prefectural Government Electrolyte for and method of bright electroplating of tin-lead alloy
US4000047A (en) * 1972-11-17 1976-12-28 Lea-Ronal, Inc. Electrodeposition of tin, lead and tin-lead alloys
US3850765A (en) * 1973-05-21 1974-11-26 Oxy Metal Finishing Corp Bright solder plating
US3875029A (en) * 1974-02-19 1975-04-01 R O Hull & Company Inc Plating bath for electrodeposition of bright tin and tin-lead alloy
DE2630688A1 (de) * 1976-07-08 1978-01-12 Bosch Gmbh Robert Verfahren zur herstellung galvanischer kupferschichten fuer leiterzuege auf leiterplatten
US4293637A (en) * 1977-05-31 1981-10-06 Matsushita Electric Industrial Co., Ltd. Method of making metal electrode of semiconductor device
US4153523A (en) * 1978-05-04 1979-05-08 Bell Telephone Laboratories, Incorporated Continuous electrochemical processing apparatus
US4217182A (en) * 1978-06-07 1980-08-12 Litton Systems, Inc. Semi-additive process of manufacturing a printed circuit
US4186062A (en) * 1978-07-13 1980-01-29 Micro-Plate, Inc. Continuous tab plater and method
US4220506A (en) * 1978-12-11 1980-09-02 Bell Telephone Laboratories, Incorporated Process for plating solder
US4304640A (en) * 1978-12-20 1981-12-08 Nevin Electric Limited Method of plating solder onto printed circuit boards
JPS55156388A (en) * 1979-05-24 1980-12-05 Matsushita Electric Works Ltd Method of forming electric path onto insulating substrate
US4289846A (en) * 1979-12-28 1981-09-15 General Electric Company Process for forming low-reactance interconnections on semiconductors
US4263106A (en) * 1979-12-31 1981-04-21 Bell Telephone Laboratories, Incorporated Solder plating process
US4459183A (en) * 1981-10-07 1984-07-10 Chemcut Corporation Electroplating apparatus and method
US4586990A (en) * 1982-03-15 1986-05-06 Gsp Metals & Chemicals Corporation Chelating metals
US4443304A (en) * 1982-10-01 1984-04-17 Micro-Plate, Inc. Plating system and method
DE3377454D1 (en) * 1983-09-23 1988-08-25 Ibm Deutschland Method and apparatus for the selective and self-adjusting deposition of metal layers and application of this method
US4487654A (en) * 1983-10-27 1984-12-11 Ael Microtel Limited Method of manufacturing printed wiring boards
US4526859A (en) * 1983-12-12 1985-07-02 International Business Machines Corporation Metallization of a ceramic substrate
DE3433251A1 (de) * 1984-08-16 1986-02-27 Robert Bosch Gmbh, 7000 Stuttgart Verfahren zur herstellung von galvanischen lotschichten auf anorganischen substraten
US4686014A (en) * 1984-11-23 1987-08-11 Pellegrino Peter P Turbulent cell electroplating method and apparatus
US4560445A (en) * 1984-12-24 1985-12-24 Polyonics Corporation Continuous process for fabricating metallic patterns on a thin film substrate
US4589962A (en) * 1985-06-03 1986-05-20 National Semiconductor Corporation Solder plating process and semiconductor product
US4790912A (en) * 1985-06-06 1988-12-13 Techno-Instruments Investments Ltd. Selective plating process for the electrolytic coating of circuit boards without an electroless metal coating
US4863808A (en) * 1985-09-13 1989-09-05 Gould Inc. Copper-chromium-polyimide composite
JPH0671133B2 (ja) * 1988-01-30 1994-09-07 イビデン株式会社 プリント配線板における半田層の形成方法
JPH01260886A (ja) * 1988-04-11 1989-10-18 Minolta Camera Co Ltd プリント基板の製造方法
JPH0783168B2 (ja) * 1988-04-13 1995-09-06 株式会社日立製作所 プリント板の製造方法
US4861425A (en) * 1988-08-22 1989-08-29 International Business Machines Corporation Lift-off process for terminal metals
US5316788A (en) * 1991-07-26 1994-05-31 International Business Machines Corporation Applying solder to high density substrates
US5194137A (en) * 1991-08-05 1993-03-16 Motorola Inc. Solder plate reflow method for forming solder-bumped terminals
DE4310930A1 (de) * 1993-04-02 1994-10-06 Siemens Ag Leiterplattenanordnung und Verfahren zur Herstellung einer bestückten Leiterplatte

Also Published As

Publication number Publication date
US5656139A (en) 1997-08-12
KR960032575A (ko) 1996-09-17
US5672260A (en) 1997-09-30
KR100225217B1 (ko) 1999-10-15
US5597469A (en) 1997-01-28
JPH08242071A (ja) 1996-09-17
EP0726698A3 (en) 1996-11-20
TW404156B (en) 2000-09-01
EP0726698A2 (en) 1996-08-14

Similar Documents

Publication Publication Date Title
JP3655961B2 (ja) 回路パッケージに半田を選択的に付着する方法
US5316788A (en) Applying solder to high density substrates
KR100188625B1 (ko) 인쇄 회로 기판상에 미세 피치 땜납 피착 방법 및 그 제품
US6436803B2 (en) Manufacturing computer systems with fine line circuitized substrates
KR101688262B1 (ko) 기판 상에 솔더 합금 성막을 형성하는 방법
US8871631B2 (en) Method to form solder deposits on substrates
TWI353204B (ja)
US7087441B2 (en) Method of making a circuitized substrate having a plurality of solder connection sites thereon
US6492600B1 (en) Laminate having plated microvia interconnects and method for forming the same
KR100705637B1 (ko) 플렉시블 배선 기재 및 그 제조 방법
US20070090170A1 (en) Method of making a circuitized substrate having a plurality of solder connection sites thereon
KR100275400B1 (ko) 인쇄 회로 기판 및 반도체 패키지
US5124175A (en) Method of patterned metal reflow on interconnect substrates
US7910156B2 (en) Method of making circuitized substrate with selected conductors having solder thereon
TWI330511B (ja)
KR100589071B1 (ko) 프린트 배선 기재 및 전해 주석계 합금 도금 방법
US20110174528A1 (en) Method of forming circuit interconnection, circuit board, and circuit interconnection film having film thickness larger than width thereof
EP2244285A1 (en) Method to form solder deposits on substrates
TWI231963B (en) Film carrier tape for mounting electronic devices thereon, production method thereof and plating apparatus
JP3246623B2 (ja) はんだ付け装置及びはんだ付け方法
JP2000017480A (ja) めっき方法
JP2001230531A (ja) 電子部品の実装方法
JPH042139A (ja) 半田供給板
JP2002009425A (ja) アンダーフィルを使用しない電子部品の実装方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050307

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090311

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100311

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100311

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100311

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110311

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110311

Year of fee payment: 6

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120311

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120311

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130311

Year of fee payment: 8

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S202 Request for registration of non-exclusive licence

Free format text: JAPANESE INTERMEDIATE CODE: R315201

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130311

Year of fee payment: 8

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130311

Year of fee payment: 8

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130311

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140311

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term