JP3623961B2 - 半導体集積回路の局部硬化方法 - Google Patents
半導体集積回路の局部硬化方法 Download PDFInfo
- Publication number
- JP3623961B2 JP3623961B2 JP51023295A JP51023295A JP3623961B2 JP 3623961 B2 JP3623961 B2 JP 3623961B2 JP 51023295 A JP51023295 A JP 51023295A JP 51023295 A JP51023295 A JP 51023295A JP 3623961 B2 JP3623961 B2 JP 3623961B2
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- pcb
- semiconductor integrated
- curing
- mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 38
- 238000000034 method Methods 0.000 title claims description 17
- 238000005476 soldering Methods 0.000 claims description 20
- 229910000679 solder Inorganic materials 0.000 claims description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 5
- 229910052802 copper Inorganic materials 0.000 claims description 5
- 239000010949 copper Substances 0.000 claims description 5
- 238000003780 insertion Methods 0.000 claims description 5
- 230000037431 insertion Effects 0.000 claims description 5
- 230000005856 abnormality Effects 0.000 claims description 3
- 239000011248 coating agent Substances 0.000 claims 1
- 238000000576 coating method Methods 0.000 claims 1
- 238000001723 curing Methods 0.000 description 15
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 6
- 238000001816 cooling Methods 0.000 description 4
- 229910052742 iron Inorganic materials 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 2
- 230000004907 flux Effects 0.000 description 2
- 238000003848 UV Light-Curing Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
- H05K3/305—Affixing by adhesive
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K1/00—Soldering, e.g. brazing, or unsoldering
- B23K1/005—Soldering by means of radiant energy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09009—Substrate related
- H05K2201/09072—Hole or recess under component or special relationship between hole and component
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3415—Surface mounted components on both sides of the substrate or combined with lead-in-hole components
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Mechanical Engineering (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Die Bonding (AREA)
Description
技術分野
本発明は、半導体の局部装着及び硬化、例えばクワッドフラットパッケージ集積回路をPCB（印刷回路基板）に形成された孔を利用して局部的に装着し硬化する方法に関する。特に、PCB組立体のフレーム上に半導体集積回路を局部的に装着可能とすることによって、従来の手動による半田付け方法を自動半田付け方法に転換するようにした半導体集積回路の局部硬化方法に関する。
背景技術
図1Aないし図1Dに示されたような従来の方法によれば、SMT（システムマルチテスター）装着工程において、集積回路10の装着が不可能なポイントに対してPCB上に手動で載置して、リードとPCBソルダランド（solder land）15とを一致させ集積回路を手で押した状態下で固定させた後、半田ごてを用いて全ての方向に対してリード20を手作業で半田付けしていた。
従来の半田付け方法について図1Aないし図1Dを参照しながらより具体的に説明する。
図1Aに示すように、半導体集積回路を取り付け方向に合わせてからPCBウェーハ上に載置して、リード20とソルダランド15の位置を手作業で調整して位置を設定する。図1Bに示すように、左指で集積回路10の上部を軽く押して保持する。集積回路10のリード20にブラシでフラックス（flux）を塗布する。一般に、前記フラックスはＡ辺及びＢ辺方向（縦方向及び横方向）に塗布される。この工程が完了すると、図1Cに示したように、こて30に少量の半田を付けて図1BのＡ部分を矢印方向に沿って移動しながら半田付けを行う。また、同様な方法でＢ部分、Ｃ部分及びＤ部分に移動しながら半田付けを行う。
このように半田付けが完了すると、半田の冷め及び接触状態を顕微鏡33により検査する。接触している場合には半田ごて30をリード20の方向、即ち、外側方向（図1DのＥ方向）に移動させて取り外す。
以上のような従来の手作業による装着及び半田付け方法は、半導体集積回路を0.3〜0.4mmの範囲でPCB上に正確に配置されないという理由により生ずる装着歪みを防止するために、長時間を要し作業者が長時間注意を払わなければならないという欠点があった。また、半田付けの冷め（cooling solder）と半田付けのショート（soldering short）現象が多く発生し、検査のために長時間が必要とされ、また、品質の低下を招来していた。
発明の開示
この発明の目的は、PCBウェーハに安全に取り付けるために半導体集積回路に0.8mm×3.0mmの十字形孔を形成し、孔に自動的にボンドを塗布し、半導体集積回路を座標を用いて自動的に装着し、十字形孔を通じて紫外線により局部的に硬化させることにより、半導体集積回路の装着歪み、半田付けの冷め、半田付けショート及び取れ（coming off）を防止しながら、自動的な半田付けを可能にして製品の品質および信頼性を向上させることができる半導体集積回路の局部硬化方法を提供することにある。
上記のような目的を達成するために、本発明による半導体集積回路の局部硬化方法は、自動挿入のために半導体集積回路のPCBウェーハとの取付位置に硬化孔を形成する工程と、APT（オートプログラムテスター）でPCBボックスの自動挿入された部分の異常の有無を検査する工程と、PCB反転機でPCBの上面の銅被覆（copper−clad）面が見えるようにPCBを反転させる工程と、前記反転されたPCBの指定された孔のポイントに局部ボンディング機でボンドを塗布する工程と、半導体局部装着機で半導体集積回路を指定されたポイントに座標を用いて正確に装着する工程と、紫外線硬化機で硬化孔を通じて紫外線を通過させ、半導体集積回路がPCB面の銅被覆面に取り付けられ固定されることにより、半導体集積回路を取り付けた後、自動半田付け機で半田の形状を調節にする工程とから構成されたことを特徴とする。
【図面の簡単な説明】
図1Aないし図1Dは、従来の半導体集積回路の装着及び半田付け工程を示した概略図である。
図2Aおよび図2Bは、本発明の半導体集積回路の硬化孔を示した図面である。
図３ないし図3Cは、本発明の半導体集積回路の局部硬化方法を示した概略図である。
発明を実施するための最良の形態
以下に、本発明による半導体集積回路の局部硬化方法の好ましい実施例について添付の図面を参照しながら詳細に説明する。
図3Aないし図3Cは、本発明の半導体集積回路の局部硬化方法を概略的に示したブロック図である。まず、半導体集積回路のPCB上との取り付け位置に図2Aおよび図2Bに示されたような「十」字形の硬化孔50を形成して、自動的な挿入（auto−inserting）を行う。前記硬化孔の形状は「十」字形が望ましいが、必要に応じて円形や四角形、三角形などの多角形の形状に形成してもよい。硬化孔の個数は少なくとも１つである。図2Aおよび図2Bには「十」字形の５個の硬化孔が様々な方向に形成されているが、主として対角線方向にこれらを形成することが望ましい。好ましくは、図2Aに示された孔の間隔は20mm以下であり、孔の大きさは0.7mm×1.5mmないし1.0mm×5.0mmである。
自動挿入されたPCBボックスの自動挿入部分の異常の有無をAPT（オートプログラムテスター）で検査して、異常がなければ、PCB反転機でPCBの上面である銅被覆面が見えるようにPCBウェーハ１を反転させる。図面において参照符号M/Cは機械を意味し、参照符号100は各付属部品を示す。
反転されたPCBウェーハ１の指定された硬化孔50のポイント60には、半導体局部ボンディング機でボンドを塗布する。PCB上の硬化孔50の周辺のパターンを除去可能に形成して、半導体装着時に取り付けた半導体集積回路の取れ現象（coming off phenomenon）を防止するようにしている。
半導体局部装着機で半導体集積回路を指定されたポイントに正確に装着するために座標を用いて装着を行う。半導体集積回路を装着した後、紫外線硬化機により紫外線を硬化孔50を通じて矢印方向に通過させ、半導体集積回路70がPCBの銅被覆面40に取り付けられ固定され、その後自動半田付け機で半田の形状を調節して作業を完了する。未説明の参照符号80は半田槽である。
本発明によれば、取り付けられた半導体集積回路の装着歪み、半田付けの冷め（cooling solder）、半田付けショート（soldering short）、取れ（coming off）現象を解消するとともに半導体集積回路の自動装着及び自動半田付けを可能とすることによって、少ない作業者で半導体をPCBに取り付けることができ、品質の低下が減少するとともに生産性を向上させることができる。
本発明を特定の実施例に関連して特に説明してきたが、添付の請求の範囲により規定される発明の範囲を逸脱することなく、当業者は多様な変更をなしうるであろう。
本発明は、半導体の局部装着及び硬化、例えばクワッドフラットパッケージ集積回路をPCB（印刷回路基板）に形成された孔を利用して局部的に装着し硬化する方法に関する。特に、PCB組立体のフレーム上に半導体集積回路を局部的に装着可能とすることによって、従来の手動による半田付け方法を自動半田付け方法に転換するようにした半導体集積回路の局部硬化方法に関する。
背景技術
図1Aないし図1Dに示されたような従来の方法によれば、SMT（システムマルチテスター）装着工程において、集積回路10の装着が不可能なポイントに対してPCB上に手動で載置して、リードとPCBソルダランド（solder land）15とを一致させ集積回路を手で押した状態下で固定させた後、半田ごてを用いて全ての方向に対してリード20を手作業で半田付けしていた。
従来の半田付け方法について図1Aないし図1Dを参照しながらより具体的に説明する。
図1Aに示すように、半導体集積回路を取り付け方向に合わせてからPCBウェーハ上に載置して、リード20とソルダランド15の位置を手作業で調整して位置を設定する。図1Bに示すように、左指で集積回路10の上部を軽く押して保持する。集積回路10のリード20にブラシでフラックス（flux）を塗布する。一般に、前記フラックスはＡ辺及びＢ辺方向（縦方向及び横方向）に塗布される。この工程が完了すると、図1Cに示したように、こて30に少量の半田を付けて図1BのＡ部分を矢印方向に沿って移動しながら半田付けを行う。また、同様な方法でＢ部分、Ｃ部分及びＤ部分に移動しながら半田付けを行う。
このように半田付けが完了すると、半田の冷め及び接触状態を顕微鏡33により検査する。接触している場合には半田ごて30をリード20の方向、即ち、外側方向（図1DのＥ方向）に移動させて取り外す。
以上のような従来の手作業による装着及び半田付け方法は、半導体集積回路を0.3〜0.4mmの範囲でPCB上に正確に配置されないという理由により生ずる装着歪みを防止するために、長時間を要し作業者が長時間注意を払わなければならないという欠点があった。また、半田付けの冷め（cooling solder）と半田付けのショート（soldering short）現象が多く発生し、検査のために長時間が必要とされ、また、品質の低下を招来していた。
発明の開示
この発明の目的は、PCBウェーハに安全に取り付けるために半導体集積回路に0.8mm×3.0mmの十字形孔を形成し、孔に自動的にボンドを塗布し、半導体集積回路を座標を用いて自動的に装着し、十字形孔を通じて紫外線により局部的に硬化させることにより、半導体集積回路の装着歪み、半田付けの冷め、半田付けショート及び取れ（coming off）を防止しながら、自動的な半田付けを可能にして製品の品質および信頼性を向上させることができる半導体集積回路の局部硬化方法を提供することにある。
上記のような目的を達成するために、本発明による半導体集積回路の局部硬化方法は、自動挿入のために半導体集積回路のPCBウェーハとの取付位置に硬化孔を形成する工程と、APT（オートプログラムテスター）でPCBボックスの自動挿入された部分の異常の有無を検査する工程と、PCB反転機でPCBの上面の銅被覆（copper−clad）面が見えるようにPCBを反転させる工程と、前記反転されたPCBの指定された孔のポイントに局部ボンディング機でボンドを塗布する工程と、半導体局部装着機で半導体集積回路を指定されたポイントに座標を用いて正確に装着する工程と、紫外線硬化機で硬化孔を通じて紫外線を通過させ、半導体集積回路がPCB面の銅被覆面に取り付けられ固定されることにより、半導体集積回路を取り付けた後、自動半田付け機で半田の形状を調節にする工程とから構成されたことを特徴とする。
【図面の簡単な説明】
図1Aないし図1Dは、従来の半導体集積回路の装着及び半田付け工程を示した概略図である。
図2Aおよび図2Bは、本発明の半導体集積回路の硬化孔を示した図面である。
図３ないし図3Cは、本発明の半導体集積回路の局部硬化方法を示した概略図である。
発明を実施するための最良の形態
以下に、本発明による半導体集積回路の局部硬化方法の好ましい実施例について添付の図面を参照しながら詳細に説明する。
図3Aないし図3Cは、本発明の半導体集積回路の局部硬化方法を概略的に示したブロック図である。まず、半導体集積回路のPCB上との取り付け位置に図2Aおよび図2Bに示されたような「十」字形の硬化孔50を形成して、自動的な挿入（auto−inserting）を行う。前記硬化孔の形状は「十」字形が望ましいが、必要に応じて円形や四角形、三角形などの多角形の形状に形成してもよい。硬化孔の個数は少なくとも１つである。図2Aおよび図2Bには「十」字形の５個の硬化孔が様々な方向に形成されているが、主として対角線方向にこれらを形成することが望ましい。好ましくは、図2Aに示された孔の間隔は20mm以下であり、孔の大きさは0.7mm×1.5mmないし1.0mm×5.0mmである。
自動挿入されたPCBボックスの自動挿入部分の異常の有無をAPT（オートプログラムテスター）で検査して、異常がなければ、PCB反転機でPCBの上面である銅被覆面が見えるようにPCBウェーハ１を反転させる。図面において参照符号M/Cは機械を意味し、参照符号100は各付属部品を示す。
反転されたPCBウェーハ１の指定された硬化孔50のポイント60には、半導体局部ボンディング機でボンドを塗布する。PCB上の硬化孔50の周辺のパターンを除去可能に形成して、半導体装着時に取り付けた半導体集積回路の取れ現象（coming off phenomenon）を防止するようにしている。
半導体局部装着機で半導体集積回路を指定されたポイントに正確に装着するために座標を用いて装着を行う。半導体集積回路を装着した後、紫外線硬化機により紫外線を硬化孔50を通じて矢印方向に通過させ、半導体集積回路70がPCBの銅被覆面40に取り付けられ固定され、その後自動半田付け機で半田の形状を調節して作業を完了する。未説明の参照符号80は半田槽である。
本発明によれば、取り付けられた半導体集積回路の装着歪み、半田付けの冷め（cooling solder）、半田付けショート（soldering short）、取れ（coming off）現象を解消するとともに半導体集積回路の自動装着及び自動半田付けを可能とすることによって、少ない作業者で半導体をPCBに取り付けることができ、品質の低下が減少するとともに生産性を向上させることができる。
本発明を特定の実施例に関連して特に説明してきたが、添付の請求の範囲により規定される発明の範囲を逸脱することなく、当業者は多様な変更をなしうるであろう。
Claims (1)
- 自動挿入のために半導体集積回路のPCBウェーハとの取付位置に硬化孔を形成する工程と、
APT（オートプログラムテスター）でPCBボックスの自動挿入部分の異常の有無を検査する工程と、
PCB反転機でPCBの上面の銅被覆面が見えるようにPCBを反転させる工程と、
前記反転されたPCBの指定された硬化孔のポイントに局部ボンディング機でボンドを塗布する工程と、
半導体局部装着機でPCB上の硬化孔の周辺のパターンを 除去して半導体集積回路を指定されたポイントに座標を用いて正確に装着する工程と、
半導体集積回路を装着した後、紫外線硬化機で硬化孔を通じて紫外線を通過させ、半導体集積回路をPCBの銅被覆面に取り付けて固定することにより、半導体集積回路を取り付けた後、自動半田付け機で半田の形状を調節する工程とから構成された半導体集積回路の局部硬化方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930019264A KR0141229B1 (ko) | 1993-09-22 | 1993-09-22 | 국부 경화방법 |
| KR1993/19264 | 1993-09-22 | ||
| PCT/KR1994/000127 WO1995009521A1 (en) | 1993-09-22 | 1994-09-22 | Local hardening method of a semiconductor integrated circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001526829A JP2001526829A (ja) | 2001-12-18 |
| JP3623961B2 true JP3623961B2 (ja) | 2005-02-23 |
Family
ID=19364222
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51023295A Expired - Fee Related JP3623961B2 (ja) | 1993-09-22 | 1994-09-22 | 半導体集積回路の局部硬化方法 |
Country Status (7)
| Country | Link |
|---|---|
| EP (1) | EP0670103B1 (ja) |
| JP (1) | JP3623961B2 (ja) |
| KR (1) | KR0141229B1 (ja) |
| DE (1) | DE69412996T2 (ja) |
| RU (1) | RU2130699C1 (ja) |
| TW (1) | TW301038B (ja) |
| WO (1) | WO1995009521A1 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2481754C1 (ru) * | 2011-09-13 | 2013-05-10 | Открытое акционерное общество "Научно-производственный комплекс "ЭЛАРА" имени Г.А. Ильенко" (ОАО "ЭЛАРА") | Печатная плата на металлической подложке и способ ее изготовления |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55127098A (en) * | 1979-03-09 | 1980-10-01 | Matsushita Electric Ind Co Ltd | Method of mounting electronic part |
| DE3675734D1 (de) * | 1985-09-30 | 1991-01-03 | Siemens Ag | Bauelement fuer die oberflaechenmontage und verfahren zur befestigung eines bauelements fuer die oberflaechenmontage. |
| DE3806738C1 (ja) * | 1988-03-02 | 1989-09-07 | Espe Stiftung & Co Produktions- Und Vertriebs Kg, 8031 Seefeld, De | |
| DE69015375T2 (de) * | 1989-01-13 | 1995-05-04 | Matsushita Electric Ind Co Ltd | Kleberzusammensetzung zur Verwendung beim Montieren von elektronischen Bauteilen und Verfahren zum Montieren von elektronischen Bauteilen auf eine Leiterplatte unter Verwendung des Klebers. |
-
1993
- 1993-09-22 KR KR1019930019264A patent/KR0141229B1/ko not_active IP Right Cessation
-
1994
- 1994-09-22 WO PCT/KR1994/000127 patent/WO1995009521A1/en active IP Right Grant
- 1994-09-22 DE DE69412996T patent/DE69412996T2/de not_active Expired - Fee Related
- 1994-09-22 JP JP51023295A patent/JP3623961B2/ja not_active Expired - Fee Related
- 1994-09-22 RU RU95113457A patent/RU2130699C1/ru not_active IP Right Cessation
- 1994-09-22 EP EP94927849A patent/EP0670103B1/en not_active Expired - Lifetime
-
1995
- 1995-01-17 TW TW084100370A patent/TW301038B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| KR0141229B1 (ko) | 1998-07-15 |
| DE69412996D1 (de) | 1998-10-08 |
| EP0670103A1 (en) | 1995-09-06 |
| EP0670103B1 (en) | 1998-09-02 |
| WO1995009521A1 (en) | 1995-04-06 |
| DE69412996T2 (de) | 1999-01-14 |
| TW301038B (ja) | 1997-03-21 |
| KR950009992A (ko) | 1995-04-26 |
| RU2130699C1 (ru) | 1999-05-20 |
| RU95113457A (ru) | 1997-02-20 |
| JP2001526829A (ja) | 2001-12-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100231152B1 (ko) | 인쇄회로기판 상에 집적회로를 실장하기 위한실장방법 | |
| JP3623961B2 (ja) | 半導体集積回路の局部硬化方法 | |
| KR20200094587A (ko) | 레이저를 이용한 불량 솔더 수리 장치 및 방법 | |
| JPH1027950A (ja) | プリント配線板 | |
| JPH07195657A (ja) | クリーム半田の塗布装置 | |
| US6229210B1 (en) | Device and method for attaching and soldering pre-formed solder spheres to the ball grid array (BGA) integrated circuit package attachment sites in high volume | |
| JPH05296731A (ja) | クリーム半田の高さ測定方法 | |
| JP2938010B1 (ja) | 半導体装置実装位置決め治具及び半導体装置の実装位置決め方法 | |
| JP2887644B2 (ja) | プリント基板における電子部品の固定方法 | |
| JP3088548B2 (ja) | 電子部品の実装方法 | |
| JPH05283825A (ja) | 認識マーク付きプリント基板 | |
| KR200215112Y1 (ko) | 반도체제조장비용가이드레일구조 | |
| JP2605497Y2 (ja) | 表面実装用プリント配線基板 | |
| JPH11204934A (ja) | 電子部品の実装方法 | |
| JPH0997971A (ja) | 回路モジュールの製造方法 | |
| JPH0370146A (ja) | 回路基板の製造方法 | |
| JPH04288000A (ja) | プリント基板回路の組立方法及び装置 | |
| JPS6151849A (ja) | フラツトパツケ−ジ形集積回路素子 | |
| JPH07302964A (ja) | プリント配線板のターゲットマーク形成方法 | |
| KR19990048448A (ko) | 인쇄회로기판의 제조방법 | |
| JPH03195088A (ja) | プリント板への電子部品実装方法 | |
| JPH02295141A (ja) | 配線基板及びそのワイヤボンディング方法 | |
| KR19990071144A (ko) | 디스펜서의 본드 도포방법 | |
| JPH03259593A (ja) | フレキシブルプリント配線板およびチップ部品取り付け方法 | |
| JPH0443697A (ja) | ハンダ付け方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040302 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040519 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041116 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041129 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071203 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081203 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091203 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |