JP3088548B2 - 電子部品の実装方法 - Google Patents
電子部品の実装方法Info
- Publication number
- JP3088548B2 JP3088548B2 JP04063240A JP6324092A JP3088548B2 JP 3088548 B2 JP3088548 B2 JP 3088548B2 JP 04063240 A JP04063240 A JP 04063240A JP 6324092 A JP6324092 A JP 6324092A JP 3088548 B2 JP3088548 B2 JP 3088548B2
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- adhesive
- mounting
- resin
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
- H05K3/305—Affixing by adhesive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10651—Component having two leads, e.g. resistor, capacitor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
- H05K2203/107—Using laser light
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Laser Beam Processing (AREA)
- Supply And Installment Of Electrical Components (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
【0001】
【産業上の利用分野】本発明は、樹脂封止された表面実
装用の電子部品の実装方法に関するものである。
装用の電子部品の実装方法に関するものである。
【0002】
【従来の技術】表面実装型の電子部品の基板への実装方
法を、図3に示す。ここでは、2端子のダイオードを例
に説明し、工程は、(a)から(d)へ進行するものと
する。ダイオード10は、ダイオードチップを封止した樹
脂11と、ダイオードチップとの電気的接続がなされ該樹
脂11から突出したリードフレーム12及び13から構成され
ている。このダイオード10を基板14に実装する際、ま
ず、(a)で基板14上の実装位置に接着剤15を塗布す
る。(b)で、接着剤15上にダイオード10の樹脂11の部
分を載置し、接着剤15を硬化させて、仮止めを行なう。
この状態で、基板14ごと半田漕16に浸漬すると
((c))、(d)のように、リードフレーム12及び13
と基板14上の回路パターン(不図示)とが電気的接続さ
れた状態で、半田17、18が着設される。
法を、図3に示す。ここでは、2端子のダイオードを例
に説明し、工程は、(a)から(d)へ進行するものと
する。ダイオード10は、ダイオードチップを封止した樹
脂11と、ダイオードチップとの電気的接続がなされ該樹
脂11から突出したリードフレーム12及び13から構成され
ている。このダイオード10を基板14に実装する際、ま
ず、(a)で基板14上の実装位置に接着剤15を塗布す
る。(b)で、接着剤15上にダイオード10の樹脂11の部
分を載置し、接着剤15を硬化させて、仮止めを行なう。
この状態で、基板14ごと半田漕16に浸漬すると
((c))、(d)のように、リードフレーム12及び13
と基板14上の回路パターン(不図示)とが電気的接続さ
れた状態で、半田17、18が着設される。
【0003】上述のような方法による実装において、図
3(b)の仮止め工程のときに接着性が悪いと、(c)
の半田漕16への浸漬工程の際、ダイオード10が落下して
しまうという不具合が生じることがあった。この落下不
良は、ダイオード10の接着面である樹脂11に含まれる油
脂分等が接着剤15の接着力を低下させるため発生する。
これに対応するため、従来はバーニングと呼ばれる炎で
表面を焼く方法で油脂分等を除去するか、油脂分があっ
ても接着性の落ちない接着剤を使用していた。また、樹
脂封止のときに出る樹脂のカスを除去するためのサンド
ブラスタによって、油脂分も合わせて取り除く場合もあ
った。
3(b)の仮止め工程のときに接着性が悪いと、(c)
の半田漕16への浸漬工程の際、ダイオード10が落下して
しまうという不具合が生じることがあった。この落下不
良は、ダイオード10の接着面である樹脂11に含まれる油
脂分等が接着剤15の接着力を低下させるため発生する。
これに対応するため、従来はバーニングと呼ばれる炎で
表面を焼く方法で油脂分等を除去するか、油脂分があっ
ても接着性の落ちない接着剤を使用していた。また、樹
脂封止のときに出る樹脂のカスを除去するためのサンド
ブラスタによって、油脂分も合わせて取り除く場合もあ
った。
【0004】
【発明が解決しようとする課題】しかしながら、バーニ
ングを行なうためには、専用の設備や排気等の周辺設備
を別途設ける必要がある。また、バーニングは安全性が
低いため、操作時に危険を伴なう。さらに、バーニング
によって、接触不良やショート不良が発生する場合があ
り、処理箇所の指定等の制御が困難という問題もあっ
た。油脂分があっても充分な接着力を維持できる接着剤
は、非常に高価であり、このような接着剤を使用する
と、製品のコストアップにつながってしまう。サンドブ
ラスタは、本来、樹脂のカス除去に用いられるもので、
やはり、処理箇所の指定や処理の程度の制御は困難であ
った。本発明は、このような問題を解決し、電子部品の
表面実装の際の接着剤による仮止めを安価で簡単にかつ
確実に行なうことができる電子部品の実装方法を提供す
ることを目的とする。
ングを行なうためには、専用の設備や排気等の周辺設備
を別途設ける必要がある。また、バーニングは安全性が
低いため、操作時に危険を伴なう。さらに、バーニング
によって、接触不良やショート不良が発生する場合があ
り、処理箇所の指定等の制御が困難という問題もあっ
た。油脂分があっても充分な接着力を維持できる接着剤
は、非常に高価であり、このような接着剤を使用する
と、製品のコストアップにつながってしまう。サンドブ
ラスタは、本来、樹脂のカス除去に用いられるもので、
やはり、処理箇所の指定や処理の程度の制御は困難であ
った。本発明は、このような問題を解決し、電子部品の
表面実装の際の接着剤による仮止めを安価で簡単にかつ
確実に行なうことができる電子部品の実装方法を提供す
ることを目的とする。
【0005】
【課題を解決するための手段】上記目的を達成するた
め、本発明の電子部品の実装方法は、樹脂封止された電
子部品の基板への実装方法であって、前記基板上に塗布
された接着剤の上に前記電子部品を仮止めする工程の前
に、前記電子部品の前記接着剤との接着面の一部乃至全
部を、前記電子部品の品番等のマークを施すために用い
るマーキング用レーザー光で表面処理する工程を行なう
ようにしている。
め、本発明の電子部品の実装方法は、樹脂封止された電
子部品の基板への実装方法であって、前記基板上に塗布
された接着剤の上に前記電子部品を仮止めする工程の前
に、前記電子部品の前記接着剤との接着面の一部乃至全
部を、前記電子部品の品番等のマークを施すために用い
るマーキング用レーザー光で表面処理する工程を行なう
ようにしている。
【0006】
【作用】このようにすると、電子部品の仮止めにおける
接着強度を低下させるような物質、例えば油脂分等が接
着面から除去できるので、接着剤の接着力が低下するこ
とがない。従って、電子部品の基板への仮止めを確実に
行なうことができ、落下不良は発生せず、生産性が向上
する。
接着強度を低下させるような物質、例えば油脂分等が接
着面から除去できるので、接着剤の接着力が低下するこ
とがない。従って、電子部品の基板への仮止めを確実に
行なうことができ、落下不良は発生せず、生産性が向上
する。
【0007】
【実施例】以下、本発明の実施例を図面を参照しつつ、
説明する。仮止め工程において、接着剤の接着力を低下
させないために、図3の実装工程の(b)の仮止め工程
の前に、ダイオード10の樹脂11の裏面の接着面をレーザ
ー光の照射により表面処理を行なう。図1にレーザー光
により表面処理を施したダイオード10を示す。(b)は
裏面側からの平面図であるが、ハッチングで示した部分
がレーザー光による表面処理部20である。この表面処理
部20は油脂分等が除去されており、接着剤の接着力が低
下するようなことがない。レーザーは、ダイオード10の
表面に品番等のマーキングを行なう際に従来から使用さ
れており、これによって素子の特性等を損ねることはな
い。また、表面処理工程で用いるレーザー光は、例え
ば、炭酸ガスレーザー、YAGレーザー等、どのような
種類でもよい。
説明する。仮止め工程において、接着剤の接着力を低下
させないために、図3の実装工程の(b)の仮止め工程
の前に、ダイオード10の樹脂11の裏面の接着面をレーザ
ー光の照射により表面処理を行なう。図1にレーザー光
により表面処理を施したダイオード10を示す。(b)は
裏面側からの平面図であるが、ハッチングで示した部分
がレーザー光による表面処理部20である。この表面処理
部20は油脂分等が除去されており、接着剤の接着力が低
下するようなことがない。レーザーは、ダイオード10の
表面に品番等のマーキングを行なう際に従来から使用さ
れており、これによって素子の特性等を損ねることはな
い。また、表面処理工程で用いるレーザー光は、例え
ば、炭酸ガスレーザー、YAGレーザー等、どのような
種類でもよい。
【0008】図2に、別の実施例として、同様に樹脂封
止されているがパッケージの形状の異なる電子部品のレ
ーザー光による表面処理部を示している。(a)は、J
ベント型の2端子の部品であって、21がレーザー光によ
る表面処理部である。また、(b)は3端子の部品であ
るので、22及び23の2カ所に表面処理部を設けている。
レーザー光を用いることによって、処理箇所や程度等の
制御が容易になるので、同図(b)のように2カ所に表
面処理部を設けることもできる。
止されているがパッケージの形状の異なる電子部品のレ
ーザー光による表面処理部を示している。(a)は、J
ベント型の2端子の部品であって、21がレーザー光によ
る表面処理部である。また、(b)は3端子の部品であ
るので、22及び23の2カ所に表面処理部を設けている。
レーザー光を用いることによって、処理箇所や程度等の
制御が容易になるので、同図(b)のように2カ所に表
面処理部を設けることもできる。
【0009】尚、本実施例では、ダイオード等の端子の
少ない電子部品について説明したが、これに限るもので
はなく、樹脂で封止された表面実装用の電子部品であれ
ば、IC等の多端子部品にも適用できる。
少ない電子部品について説明したが、これに限るもので
はなく、樹脂で封止された表面実装用の電子部品であれ
ば、IC等の多端子部品にも適用できる。
【0010】
【発明の効果】以上説明したように、本発明によれば、
レーザー光による電子部品の接着面の表面処理により、
接着面の油脂分等が簡単に除去でき、また、処理のムラ
もないため、仮止め用の接着剤の接着力の低下が起こら
ず、電子部品の基板への仮止めを確実に行なうことがで
きるようになる。従って、部品の落下不良が発生しない
ので、修正作業が不要となって生産性の向上が図れる。
また、レーザー設備を部品のマーキング用のものと兼用
すれば、新たな設備は必要ないので、コストアップには
ならない。さらに、接着力の弱いより安価な接着剤を使
用しても仮止めが行なえるため、製品としてコストダウ
ンが可能となる。さらに、本発明によれば、レーザー光
を用いるために、操作を安全かつ容易に行なうことがで
き、しかも処理箇所の指定や処理の程度の制御も容易に
行なうことができる。
レーザー光による電子部品の接着面の表面処理により、
接着面の油脂分等が簡単に除去でき、また、処理のムラ
もないため、仮止め用の接着剤の接着力の低下が起こら
ず、電子部品の基板への仮止めを確実に行なうことがで
きるようになる。従って、部品の落下不良が発生しない
ので、修正作業が不要となって生産性の向上が図れる。
また、レーザー設備を部品のマーキング用のものと兼用
すれば、新たな設備は必要ないので、コストアップには
ならない。さらに、接着力の弱いより安価な接着剤を使
用しても仮止めが行なえるため、製品としてコストダウ
ンが可能となる。さらに、本発明によれば、レーザー光
を用いるために、操作を安全かつ容易に行なうことがで
き、しかも処理箇所の指定や処理の程度の制御も容易に
行なうことができる。
【図1】 本発明を実施してレーザー光による表面処理
工程を施した電子部品を示す図。
工程を施した電子部品を示す図。
【図2】 別の実施例を示す図。
【図3】 従来の電子部品の実装方法を示す図。
10 ダイオード 11 樹脂 12、13 リードフレーム 14 基板 15 接着剤 16 半田漕 17、18 半田 20、21、22、23 表面処理部
Claims (1)
- 【請求項1】樹脂封止された電子部品の基板への実装方
法であって、前記基板上に塗布された接着剤の上に前記
電子部品を仮止めする工程の前に、前記電子部品の前記
接着剤との接着面の一部乃至全部を、前記電子部品の品
番等のマークを施すために用いるマーキング用レーザー
光で表面処理する工程を行なうことを特徴とする電子部
品の実装方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP04063240A JP3088548B2 (ja) | 1992-03-19 | 1992-03-19 | 電子部品の実装方法 |
US08/034,371 US5382754A (en) | 1992-03-19 | 1993-03-18 | Electronic part of surface mounted type and its mounting method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP04063240A JP3088548B2 (ja) | 1992-03-19 | 1992-03-19 | 電子部品の実装方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05267897A JPH05267897A (ja) | 1993-10-15 |
JP3088548B2 true JP3088548B2 (ja) | 2000-09-18 |
Family
ID=13223506
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP04063240A Expired - Fee Related JP3088548B2 (ja) | 1992-03-19 | 1992-03-19 | 電子部品の実装方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5382754A (ja) |
JP (1) | JP3088548B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4061005B2 (ja) * | 1999-03-31 | 2008-03-12 | シャープ株式会社 | 発光ダイオードおよびその製造方法並びに発光ダイオードの電気配線基板への搭載方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55156482U (ja) * | 1979-04-26 | 1980-11-11 | ||
US4654290A (en) * | 1985-02-01 | 1987-03-31 | Motorola, Inc. | Laser markable molding compound, method of use and device therefrom |
US4752668A (en) * | 1986-04-28 | 1988-06-21 | Rosenfield Michael G | System for laser removal of excess material from a semiconductor wafer |
US5248990A (en) * | 1987-04-16 | 1993-09-28 | Canon Kabushiki Kaisha | Process for producing optical recording medium for optical data recording and reproduction |
US5313365A (en) * | 1992-06-30 | 1994-05-17 | Motorola, Inc. | Encapsulated electronic package |
-
1992
- 1992-03-19 JP JP04063240A patent/JP3088548B2/ja not_active Expired - Fee Related
-
1993
- 1993-03-18 US US08/034,371 patent/US5382754A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US5382754A (en) | 1995-01-17 |
JPH05267897A (ja) | 1993-10-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3088548B2 (ja) | 電子部品の実装方法 | |
JP2872715B2 (ja) | 半田ディップマスク | |
JP3293113B2 (ja) | フラックス残渣除去方法及びその装置 | |
JP2003198078A (ja) | プリント配線基板及びその製造方法 | |
KR101005505B1 (ko) | 배선 기판으로의 전자 부품 탑재 방법 | |
JPH08213747A (ja) | 表面実装部品の実装方法 | |
JPH1012992A (ja) | 実装方法及び電子部品収容パレツト | |
KR0141229B1 (ko) | 국부 경화방법 | |
JP2527644B2 (ja) | プリント基板の部品取付装置 | |
JP3241525B2 (ja) | プリント配線板の表面実装方法 | |
JPH0758447A (ja) | 電子部品の実装方法 | |
JPH0722742A (ja) | プリント配線板の半田付け方法 | |
JPH0414892A (ja) | プリント配線基板のハンダレジスト開口部の構造 | |
JPH03250692A (ja) | プリント配線板の表面実装方法 | |
JPH04137654A (ja) | 半導体装置 | |
JPH03104188A (ja) | プリント基板への部品搭載方法 | |
JPH0567008U (ja) | 半導体装置 | |
JPH09135071A (ja) | プリント回路基板 | |
JPH03254183A (ja) | 高密度実装回路基板の製造法 | |
JPH05326805A (ja) | 半導体装置の実装方法 | |
JPH0370146A (ja) | 回路基板の製造方法 | |
JPH02278751A (ja) | 表面実装用部品 | |
JPH09246715A (ja) | 電子部品実装方法 | |
JPH04233790A (ja) | プリント配線板の導体パターンメッキ方法 | |
JPH0336787A (ja) | 電子部品の実装方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |