KR200215112Y1 - 반도체제조장비용가이드레일구조 - Google Patents
반도체제조장비용가이드레일구조 Download PDFInfo
- Publication number
- KR200215112Y1 KR200215112Y1 KR2019980012070U KR19980012070U KR200215112Y1 KR 200215112 Y1 KR200215112 Y1 KR 200215112Y1 KR 2019980012070 U KR2019980012070 U KR 2019980012070U KR 19980012070 U KR19980012070 U KR 19980012070U KR 200215112 Y1 KR200215112 Y1 KR 200215112Y1
- Authority
- KR
- South Korea
- Prior art keywords
- guide rail
- circuit board
- printed circuit
- solder ball
- flux
- Prior art date
Links
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
본 고안은 반도체 제조 장비용 가이드 레일에 관한 것으로서, 더욱 상세하게는 인쇄회로기판을 이용한 반도체 패키지가 가이드 레일에 올려져 솔더볼 부착 공정을 위해 플럭스로 도포되는 공정에 있어서, 반도체 패키지가 가이드 레일에 올려지기 전에, 다음 공정의 솔더볼이 작업 공간중으로 돌아다니며 가이드 레일상에 끼게되어 발생되는 반도체 패키지의 인쇄회로기판 상의 손상을 방지할 수 있도록 한 것이다.
이에, 인쇄회로기판이 올려지는 가이드 레일의 경계단에 요홈부를 형성하여, 작업 공간중으로 돌아다니는 솔더볼이 상기 요홈부에 삽입되도록 함으로써, 브레이드에 의한 플럭스 도포 공정이 용이하게 진행되도록 한 반도체 제조 장비용 가이드 레일을 제공하고자 한 것이다.
Description
본 고안은 반도체 제조 장비용 가이드 레일에 관한 것으로서, 더욱 상세하게는 인쇄회로기판을 이용한 반도체 패키지가 가이드 레일에 올려져 솔더볼 부착 공정을 위해 플럭스로 도포되는 공정에 있어서, 반도체 패키지가 가이드 레일에 올려지기 전에, 솔더볼 미싱(Missing) 또는 더블볼과 같은 불량이 발생할 때, 에어블로워로 인쇄회로기판의 하면에 붙여진 솔더볼을 재작업을 하기 위하여 리워크를 실시할 때, 또는 작업자에 의해 크리닝을 실시할 때, 다음 공정의 솔더볼이 날아와 가이드 레일상에 끼게되어 발생되는 인쇄회로기판의 손상을 방지할 수 있도록 한 반도체 제조 장비용 가이드 레일에 관한 것이다.
통상적으로 반도체 패키지용 인쇄회로기판의 구조는 첨부한 도 1 내지 도 2에 도시한 바와 같이, 열경화성의 수지기판과, 상기 수지기판의 상,하부에 구리박막으로 형성된 소정의 회로패턴과, 상기 수지기판의 상부 중앙에 반도체 칩이 접착되도록 형성된 칩 탑재부(30)와, 상기 수지기판의 상,하부의 회로패턴을 연결하는 전도성 비아홀과, 상기 수지기판 하부의 회로패턴에 형성된 다수의 솔더볼 랜드(32)와, 상기 수지기판의 상면 외주연에서 칩 탑재부(30)까지 몰딩 컴파운드가 용이하게 주입될 수 있도록 형성된 골드 게이트와, 상기 회로패턴(29)의 소정부분 및 골드 게이트와 하부의 솔더볼 랜드등을 제외한 전체 영역이 코팅되어 인쇄회로기판을 외부의 열이나 화학 용액등으로부터 보호하는 비전도성 솔더 마스크(26)로 이루어져 있다.
이에, 상기와 같이 형성된 인쇄회로기판을 이용한 반도체 패키지의 제조 방법을 간략히 설명하면 다음과 같다.
상기와 같이 형성된 인쇄회로기판(12)의 칩탑재부(28)에 반도체 칩(28)을 부착시키는 공정과, 부착된 반도체 칩(28)과 인쇄회로기판(12)상의 회로패턴들을 와이어로 본딩시키는 공정과, 와이어 본딩이 완료된 상기 반도체 칩(28)과 인쇄회로기판(12)을 금형에 안치시켜 몰딩컴파운드로 소정영역을 몰딩하는 공정과, 몰딩이 완료된 인쇄회로기판(12)의 저면에 솔더볼을 고온에서 융착시킴으로써 외부 입.출력 단자로 사용하는 솔더볼 융착공정과, 상기 인쇄회로기판(12)에서 소정 부분을 절단시켜 다수의 독립된 반도체 패키지로 완성시키는 공정등으로 이루어지게 된다.
한편, 상기 몰딩이 완료된 상기 인쇄회로기판(12)의 저면의 솔더볼 랜드(32)에 솔더볼이 부착되는 공정에 있어서, 이 솔더볼 부착 공정전에 솔더볼이 용이하게 부착되도록 접착력을 갖는 플럭스(Flux)(16)로 상기 인쇄회로기판(12)의 저면이 도포되는 공정이 진행되게 된다.
상기 인쇄회로기판(12)의 플럭스(16) 도포 공정시, 몰딩이 완료된 인쇄회로기판(12)이 첨부한 도 3에 도시한 바와 같은 구조의 가이드 레일(10)에 올려져 진행되어지는데, 그 공정을 간략히 설명하면 다음과 같다.
우선, 상기 가이드 레일(10)의 구조를 보면, 인쇄회로기판(12)상에 반도체 칩(28)이 몰딩된 면이 안착되도록 다수의 오목한 안착부(22)가 형성되어 있고, 이 안착부(22) 사이에는 반도체 칩(28)이 몰딩된 면의 각 사이면이 안착되는 경계단(24)으로 구성되어 있다.
이에, 상기 가이드 레일(10)의 안착부(22)에 인쇄회로기판(12)의 상면 즉, 반도체 칩(28)이 부착되어 몰딩된 면이 안착되고, 그 반대면 즉, 솔더볼 랜드(32)와 솔더마스크(26)층이 형성된 저면이 상부로 향하게 올려지게 된다.
이어서, 상기 가이드 레일(10)에 올려진 인쇄회로기판(12)의 저면에 대하여 다수의 구멍을 갖는 철판이나 스텐실과 같은 스크린(34)을 덧대게되는데, 상기 솔더볼이 부착될 솔더볼 랜드(32)가 상기 덧대어진 스크린(34)의 구멍으로 노출되어지게 된다.
따라서 플럭스 도포용 수단인 브레이드(18)가 상기 스크린에 밀착되며 수평으로 이동하게되고, 이 브레이드(18)에 의하여 접착력을 갖는 플럭스(16)가 상기 스크린에 일정한 두께로 도포되어진다.
이에따라, 상기 플럭스(16)가 상기 스크린의 다수의 구멍상으로 노출되어 있는 솔더볼 랜드(32)에만 도포된다.
다음으로, 다음 공정인 솔더볼 부착 공정으로 상기 플럭스(16)가 도포된 인쇄회로기판(12)이 가이드 레일(10)에 의하여 이송되어 솔더볼 랜드에 솔더볼이 부착되는 공정이 진행된다.
그러나, 종래에 상기 인쇄회로기판(12)에 플럭스가 도포되는 공정시에 다음과 같은 문제점이 발생되었다.
상기 인쇄회로기판(12)이 가이드 레일(10)에 올려지기 전에, 가이드 레일(10)위로 솔더볼(14)이 날아와 앉게되는 경우가 발생되는데, 이는 솔더볼 미싱(Missing) 또는 더블볼과 같은 불량이 발생하여 에어블로워로 인쇄회로기판의 하면에 붙여진 솔더볼을 재작업을 하기 위하여 리워크를 실시할 때, 또는 작업자에 의해 크리닝을 실시할 때 이탈되어 일어나게 된다.
더욱 상세하게는, 상기 솔더볼(14)은 미세하게 작은 구 형태이기 때문에 제위치에서 쉽게 이탈되어 작업 공간중으로 돌아다니게 되는 바, 바로 전 공정인 상기 플럭스 도포 공정라인의 인쇄회로기판(12)이 안착되는 가이드 레일(10)위까지 유입되어진다.
이에, 솔더볼(14)이 가이드 레일(10)위에 앉은 상태에서 인쇄회로기판(12)이 올려지게 되면, 솔더볼(14)에 의하여 인쇄회로기판(12)의 그 해당부위가 상방향으로 들리게 되는 바, 동시에 브레이드(18)가 인쇄회로기판(12)의 들려진 부위를 수평으로 지나가게 되면, 들려진 인쇄회로기판(12)의 부위에서 상기 브레이드(18)가 걸리게 되며 지나가게 된다.
따라서, 상기 들려진 부위의 인쇄회로기판(12)에 융착되어 있는 솔더 마스크(26)층이 브레이드(18)에 의하여 벗겨지게 되고, 더욱이는 회로 패턴간의 단락이 발생되는 등 인쇄회로기판(12)에 손상을 입히게 되는 문제점이 있다.
본 고안 상기와 같이 솔더볼에 의하여 인쇄회로기판이 손상을 입는 문제점을 감안하여 안출한 것으로서, 작업 공간중으로 돌아다니는 솔더볼이 삽입되어지도록 인쇄회로기판이 올려지는 상기 가이드 레일의 경계단에 요홈부를 형성하여, 가이드 레일에 올려진 인쇄회로기판은 솔더볼에 의하여 전혀 간섭을 받지 않게 되면서 브레이드에 의한 플럭스 도포 공정이 용이하게 진행되도록 함으로써, 인쇄회로기판의 손상을 방지할 수 있도록 한 반도체 제조 장비용 가이드 레일을 제공하는데 그 목적이 있다.
도 1은 본 고안에 따른 반도체 제조 장비용 가이드 레일과 이 가이드 레일에 인쇄회로기판이 올려져 플럭스로 도포되는 상태를 나타내는 개략도,
도 2는 종래의 반도체 제조 장비용 가이드 레일에 인쇄회로기판이 올려져 플럭스로 도포되는 상태를 나타내는 개략도.
<도면의 주요부분에 대한 부호의 설명>
10:가이드 레일 12:인쇄회로기판
14:솔더 볼 16:플럭스
18:브레이드 20:요홈
22:안착부 24:경계단
26:솔더마스크 28:반도체 칩
30:칩 탑재부 32:솔더볼 랜드
34:스크린
이하, 첨부도면을 참조하여 본 고안을 상세하게 설명하면 다음과 같다.
본 고안의 반도체 제조 장비용 가이드 레일은 인쇄회로기판(12)이 올려지는 상기 가이드 레일(10)의 상부 경계단(24)에 일정 깊이의 요홈(20)을 형성하고, 이 요홈(20)에 솔더볼(14)이 삽입되도록 하여, 상기 가이드레일(10)에 올려진 상기 인쇄회로기판(12)의 플럭스(16) 도포 공정이 용이하게 진행되도록 한 것을 특징으로 한다
본 고안을 좀 더 상세하게 설명하면 다음과 같다.
첨부한 도 1은 본 고안에 따른 반도체 제조 장비용 가이드레일의 구조와 이 가이드 레일에 인쇄회로기판(12)이 올려져 플럭스로 도포되는 상태를 나타내는 단면도로서, 도면부호 10은 본 고안의 가이드레일을 나타낸다.
상기 가이드레일(10)에는 인쇄회로기판(12)에 몰딩되어 있는 다수개의 반도체 칩(28)이 안착되도록 한 오목한 안착부(22)가 길이방향으로 다수개가 형성되어 있고, 이 안착부(22) 사이에는 몰딩된 반도체 칩(28) 사이의 면이 밀착되어지는 경계단(24)으로 형성되어 있다.
여기서 상기 경계단(24)의 상면에 오목한 요홈(20)이 형성된다.
따라서, 상기 가이드레일(10)에는 솔더볼이 부착되는 공정을 경유하기 전에, 솔더볼 부착용 플럭스를 도포하는 공정을 위하여 상술한 바와 같은 공정을 거친 인쇄회로기판(12)을 이용한 반도체 패키지가 올려지게 된다.
즉, 상기 가이드레일(10)의 안착부(22)와 경계단(24)에 인쇄회로기판(12)의 상면 즉, 반도체 칩(28)이 부착되어 몰딩된 면과, 이것들의 사이면이 각각 안착되며, 그 반대면 즉, 솔더볼 랜드(32)와 솔더마스크(26)층이 형성된 저면이 상부로 향하게 올려지게 된다.
이때, 다음 공정에서 솔더볼(14)이 가이드레일(10)로 날아와 안착되더라도 상기 경계단(24)의 요홈(20)으로 삽입되어, 가이드레일(10)에 안착되는 인쇄회로기판(12)은 상기 솔더볼(14)의 간섭을 전혀 받지 않으며 가이드 레일(10)에 안착되어진다.
이에 따라, 상기 가이드레일(10)에 올려진 인쇄회로기판(12)의 저면에 대하여 브레이드(18)가 수평으로 밀착 이동하며 접착력을 갖는 플럭스(16)를 상기 가이드 레일(10)에 안착된 인쇄회로기판(12)의 저면 즉, 솔더볼랜드에 용이하게 도포할 수 있게 된다.
상술한 바와 같이 본 고안에 따른 반도체 제조 장비용 가이드레일의 구조에 의하면 솔더볼 부착용 플럭스를 도포하는 공정을 위하여 가이드레일에 올려지는 인쇄회로기판상에 손상을 방지하기 위하여 상기 가이드레일의 경계단에 요홈부를 형성하여, 작업 공간중으로 돌아 다니는 솔더볼이 상기 요홈부에 삽입되도록 함으로써, 브레이드에 의한 플럭스 도포 공정이 용이하게 진행되어 인쇄회로기판의 손상을 방지할 수 있는 장점이 있다.
Claims (1)
- 인쇄회로기판(12)의 반도체 칩(29)이 놓여지는 안착부(22)와, 서로 이웃하는 안착부(22) 사이를 경계짓는 경계단(24)을 포함하는 반도체 제조 장비용 가이드 레일 구조에 있어서,상기 인쇄회로기판(12)이 올려지는 가이드레일(10)의 경계단(24) 상면에 일정 깊이의 요홈(20)을 형성하고, 이 요홈(20)에 솔더볼(14)이 삽입되도록 하여, 상기 가이드레일(10)에 올려진 상기 인쇄회로기판(12)의 플럭스(16) 도포 공정이 용이하게 진행되도록 한 것을 특징으로 반도체 제조 장비용 가이드 레일 구조.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019980012070U KR200215112Y1 (ko) | 1998-07-02 | 1998-07-02 | 반도체제조장비용가이드레일구조 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019980012070U KR200215112Y1 (ko) | 1998-07-02 | 1998-07-02 | 반도체제조장비용가이드레일구조 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20000002306U KR20000002306U (ko) | 2000-02-07 |
KR200215112Y1 true KR200215112Y1 (ko) | 2001-04-02 |
Family
ID=69515870
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR2019980012070U KR200215112Y1 (ko) | 1998-07-02 | 1998-07-02 | 반도체제조장비용가이드레일구조 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR200215112Y1 (ko) |
-
1998
- 1998-07-02 KR KR2019980012070U patent/KR200215112Y1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR20000002306U (ko) | 2000-02-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7224073B2 (en) | Substrate for solder joint | |
US7335571B2 (en) | Method of making a semiconductor device having an opening in a solder mask | |
US6333252B1 (en) | Low-pin-count chip package and manufacturing method thereof | |
JP2002190488A (ja) | 半導体装置の製造方法および半導体装置 | |
KR19980028019A (ko) | 인쇄회로기판 스트립 구조와 이를 이용한 반도체 패키지 제조방법 | |
JP2001044324A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
KR100216840B1 (ko) | 반도체 패키지용 인쇄회로기판 스트립 | |
US6403401B1 (en) | Heat spreader hole pin 1 identifier | |
JPH1187427A (ja) | Bga型半導体装置 | |
KR19980019024A (ko) | 회로기판 및 그의 제조 방법(Circuit board and Method for making same) | |
KR20020000012A (ko) | 슬릿이 형성된 칩 스케일 패키지 제조 방법 | |
KR200215112Y1 (ko) | 반도체제조장비용가이드레일구조 | |
KR20040001048A (ko) | 인쇄회로기판의 미세회로패턴 제조방법 | |
KR19990065532A (ko) | Cob형 반도체 패키지의 제조방법 | |
KR100324939B1 (ko) | 정전기방지를위한반도체패키지용인쇄회로기판 | |
KR100233864B1 (ko) | 리드프레임을 이용한 에어리어 어레이 범프드 반도체 패키지의 입출력 범프 형성방법 | |
KR100377468B1 (ko) | 볼 그리드 어레이 반도체 패키지의 와이어 본딩용 클램프및 이를 이용한 와이어 본딩 검사 방법 | |
KR100764164B1 (ko) | 인쇄회로기판과 이를 사용한 패키지 및 이들의 제조방법 | |
KR101091243B1 (ko) | 인쇄회로기판의 제조방법 | |
KR19980019655A (ko) | 칩 스케일 패키지 | |
KR100254277B1 (ko) | 인쇄회로기판의 홀 가공방법 | |
KR100481424B1 (ko) | 칩 스케일 패키지의 제조 방법 | |
KR100209763B1 (ko) | 반도체 패키지의 제조방법 | |
KR19990031250U (ko) | 가요성 회로기판을 이용한 볼 그리드 어레이 반도체 패키지 제조용 몰딩 금형 | |
KR100388292B1 (ko) | 반도체패키지 제조용 클램프 및 이를 이용한 와이어본딩 모니터링 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
N231 | Notification of change of applicant | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
REGI | Registration of establishment | ||
FPAY | Annual fee payment |
Payment date: 20071204 Year of fee payment: 8 |
|
LAPS | Lapse due to unpaid annual fee |