JP3605174B2 - 電圧レギュレータ回路、および電圧レギュレータ回路のための駆動回路、制御回路、オーバーシュート回復回路および同期・シャットダウン回路 - Google Patents
電圧レギュレータ回路、および電圧レギュレータ回路のための駆動回路、制御回路、オーバーシュート回復回路および同期・シャットダウン回路 Download PDFInfo
- Publication number
- JP3605174B2 JP3605174B2 JP09116995A JP9116995A JP3605174B2 JP 3605174 B2 JP3605174 B2 JP 3605174B2 JP 09116995 A JP09116995 A JP 09116995A JP 9116995 A JP9116995 A JP 9116995A JP 3605174 B2 JP3605174 B2 JP 3605174B2
- Authority
- JP
- Japan
- Prior art keywords
- switch
- transistor
- circuit
- current
- drive current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/36—Means for starting or stopping converters
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
- H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/33507—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/04—Modifications for accelerating switching
- H03K17/042—Modifications for accelerating switching by feedback from the output circuit to the control circuit
- H03K17/04213—Modifications for accelerating switching by feedback from the output circuit to the control circuit in bipolar transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/04—Modifications for accelerating switching
- H03K17/042—Modifications for accelerating switching by feedback from the output circuit to the control circuit
- H03K17/0422—Anti-saturation measures
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0083—Converters characterised by their input or output configuration
- H02M1/009—Converters characterised by their input or output configuration having two or more independently controlled outputs
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/32—Means for protecting converters other than automatic disconnection
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0036—Means reducing energy consumption
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
- Semiconductor Integrated Circuits (AREA)
- Electronic Switches (AREA)
- Logic Circuits (AREA)
Description
【０００１】
【産業上の利用分野】
本発明は、高速スイッチングレギュレータを提供する回路および方法に関する。より詳細には、本発明はメガヘルツオーダーの周波数でスイッチング可能であり、かつ従来利用されてきた相当低速で動作するバイポーラスイッチングレギュレータの効率に匹敵しうる、またはそれを上回る効率で動作しうる高速バイポーラ集積回路スイッチングレギュレータを提供する回路および方法に関する。
【０００２】
【従来の技術】
バッテリ駆動式の携帯型コンピュータが増加するにつれ、効率的なＤＣ−ＤＣ電力変換に対する需要も増大しつつある。バッテリの寿命は、携帯型システムにとって最も重要なものである。その他考慮すべき重要な点は、大きさ、重さおよびコストを低く抑えることである。
【０００３】
スイッチングレギュレータは、高い効率で携帯システムのバッテリ電圧を異なる電圧に変換する手段を提供するものとして長い間、知られてきた。しかしながら、従来から利用されてきたバイポーラ集積回路レギュレータに伴う問題は、スイッチが比較的低い周波数（例えば、１００ｋＨｚの近辺）で動作することであった。このような低い周波数の場合、回路はほどほどの効率で動作が可能ではあるが、その一方で比較的大きな外付けインダクタおよびその他の要素を用いてスイッチングレギュレータを構成する必要が生ずる。従来から利用されてきた外付け部品の少ない高速バイポーラスイッチングレギュレータは、効率の悪さが問題であって、そのため多くの電池のパワーを消費していた。
【０００４】
上記を鑑みれば、レギュレータと共に用いられる外付けインダクタおよびその他の部品の大きさ、重さおよびコストを削減するためには、高い周波数で動作する改良型集積回路のバイポーラスイッチングレギュレータを提供することが望まれる。
【０００５】
また、携帯システムにおいてバッテリの寿命を延ばすためには、高い周波数で動作する集積回路スイッチングレギュレータを提供することが望まれる。
【０００６】
【発明が解決しようとする課題】
しかしながら、上述の従来技術においては、つぎに示す問題があった。すなわち、従来から利用されてきたバイポーラ集積回路レギュレータに伴う問題は、スイッチが比較的低い周波数（例えば、１００ｋＨｚの近辺）で動作することであった。このような低い周波数の場合、回路はほどほどの効率で動作が可能ではあるが、その一方で比較的大きな外付けインダクタおよびその他の要素を用いてスイッチングレギュレータを構成する必要が生ずる。
【０００７】
いっぽう、従来から利用されてきた外付け部品の少ない高速バイポーラスイッチングレギュレータは、効率の悪さが問題であって、そのため多くの電池のパワーを消費していた。
【０００８】
上記のことより、本発明の目的は、レギュレータとともに用いられる外付けインダクタおよびその他の部品の大きさ、重さおよびコストを削減するために、高い周波数で動作する、改良型集積回路のバイポーラスイッチングレギュレータを提供することにある。
【０００９】
本発明の目的は、また、携帯システムにおいてバッテリの寿命を延ばすために、高い効率で動作する集積回路スイッチングレギュレータを提供することにある。
【００１０】
【課題を解決するための手段】
本発明による駆動回路は、負荷に接続されるトランジスタスイッチを備えている回路における駆動回路であって、該スイッチをオンするのに充分な大きさの駆動電流を発生する手段であって、該駆動電流が第１の信号に応答して発生される手段と、該駆動電流を該スイッチに供給する手段であって、該駆動電流が第２の信号に応答して発生される手段と、該第２の信号以前に該第１の信号を発生することによって、該スイッチに供給される以前の大きさで該駆動電流を発生させる手段と、を備えており、そのことにより上記目的が達成される。
【００１１】
本発明による駆動回路は、負荷に接続されるトランジスタスイッチを備えている回路における駆動回路であって、第１の電位源に結合されている第１のトランジスタであって、第１の信号に応答して該スイッチをオンするのに充分な大きさで駆動電流を発生する第１のトランジスタと、第２の電位源に結合されている第２のトランジスタであって、該第１のトランジスタに結合されているベースを有し、第２の信号に応答して該スイッチに駆動電流を供給する第２のトランジスタと、該第２の信号以前に該第１の信号を発生することによって、該スイッチに供給される以前の大きさで該駆動電流を発生させる制御回路と、を備えており、そのことにより上記目的が達成される。
【００１２】
ある実施例では、前記制御回路が、一定時間の遅延を発生する発振器回路と、前記第２のトランジスタがオンされる以前に、前記第１のトランジスタにおける前記駆動電流が前記充分な大きさに達するように、該一定時間の遅延の実質的な始まりにおいて前記第１の信号を発生し、かつ該一定時間の遅延の実質的な終わりにおいて前記第２の信号を発生する論理回路と、を備えていてもよい。
【００１３】
ある実施例では、前記第１および第２の電位源が同一の供給源であってもよい。
【００１４】
本発明による駆動回路は、負荷に結合されるのに適した構成のトランジスタスイッチを駆動する回路であって、該スイッチがオフである期間に後続する該スイッチがオンである期間により規定されるデューティサイクルを該スイッチが有している回路における駆動回路であって、該スイッチをオンするのに充分な大きさで駆動電流を発生する第１の手段と、該駆動電流を該スイッチに結合することによって該スイッチをオンする第２の手段と、該駆動電流を該スイッチに結合する以前に、１サイクル中の該駆動電流を該大きさで発生させる第３の手段と、を備えており、そのことにより上記目的が達成される。
【００１５】
本発明による駆動回路は、負荷に結合されるのに適した構成のトランジスタスイッチを駆動する回路であって、該スイッチがオフである期間に後続する該スイッチがオンである期間により規定されるデューティサイクルを該スイッチが有している回路における駆動回路であって、該スイッチをオンするのに充分な大きさで駆動電流を発生する第１の手段と、該駆動電流を該スイッチに結合することによって該スイッチをオンする第２の手段と、該発生された駆動電流が、該スイッチがオンされた後は該負荷を通過する電流に応じて変化する大きさを有するようにさせる第３の手段であって、該駆動電流の該大きさが、実質的に該スイッチにおける該負荷の関数である第３の手段と、を備えており、そのことにより上記目的が達成される。
【００１６】
本発明による駆動回路は、負荷に結合されるのに適した構成のトランジスタスイッチを駆動する回路であって、該スイッチがオフである期間に後続する該スイッチがオンである期間により規定されるデューティサイクルを該スイッチが有している回路における駆動回路であって、第１の電位源に結合されている第１のトランジスタであって、第１の信号に応答して該スイッチをオンするのに充分な大きさで駆動電流を発生する第１のトランジスタと、第２の電位源に結合されている第２のトランジスタであって、該第１のトランジスタに結合されているベースを有し、第２の信号に応答して該スイッチに対して駆動電流を供給する第２のトランジスタと、該発生された駆動電流が、該スイッチがオンされた後は該負荷を通過する電流に応じて変化する大きさを有するようにさせる制御回路であって、該駆動電流の該大きさが、実質的に該スイッチにおける該負荷の関数である制御回路と、を備えており、そのことにより上記目的が達成される。
【００１７】
本発明による駆動回路は、負荷に結合されるのに適した構成のトランジスタスイッチを駆動する回路であって、該スイッチがオフである期間に後続する該スイッチがオンである期間により規定されるデューティサイクルを該スイッチが有している回路における駆動回路であって、該スイッチをオンするのに充分な大きさで駆動電流を発生する第１の手段と、該駆動電流を該スイッチに結合することによって該スイッチをオンする第２の手段と、放電電流を発生することによって該スイッチをオフする第３の手段と、該発生された放電電流をブーストすることによって、該スイッチをオフするのに必要な時間を短縮する第４の手段と、を備えており、そのことにより上記目的が達成される。
【００１８】
本発明による駆動回路は、負荷に結合されるのに適した構成のトランジスタスイッチを駆動する回路であって、該スイッチがオフである期間に後続する該スイッチがオンである期間により規定されるデューティサイクルを該スイッチが有している回路における駆動回路であって、該スイッチをオンするのに充分な大きさで駆動電流を発生する第１のトランジスタと、該駆動電流を該スイッチに結合することによって該スイッチをオンする第２のトランジスタと、放電電流を発生することによって、該スイッチをオフする第３および第４のトランジスタと、該発生された放電電流をブーストすることによって、該スイッチをオフするのに必要な時間を短縮するブースト回路と、を備えており、そのことにより上記目的が達成される。
【００１９】
ある実施例では、前記ブースト回路が、該スイッチに結合されているコンデンサと、第１および第２の端部を有するインピーダンスであって、該第１の端部が該コンデンサに結合されているインピーダンスと、該第２の端部および該スイッチに結合されている第１のダイオードであって、電流を該スイッチに導くように結合されている第１のダイオードと、該第２の端部および電位源に結合されている第２のダイオードであって、電流を該電位源から導くように結合されており、それによって、該電位源からの電流が、該スイッチをオフするように供給された前記放電電流をブーストする第２のダイオードと、を備えていてもよい。
【００２０】
本発明の制御回路は、スイッチトランジスタがオフする速度を該スイッチトランジスタの飽和の深さを制限することによって制御する回路であって、該スイッチトランジスタに結合されており、該スイッチトランジスタのコレクタ−エミッタ電圧を制限する第１の手段と、該第１の手段のリンギングを低減する第２の手段であって、該第１の手段に結合されている第２の手段と、を備えており、そのことにより上記目的が達成される。
【００２１】
本発明の制御回路は、スイッチトランジスタがオフする速度を該スイッチトランジスタの飽和の深さを制限することによって制御する回路において、該スイッチトランジスタがベース、エミッタおよびコレクタを備えている回路であって、該スイッチトランジスタの該コレクタに結合されているベースを有するクランプトランジスタと、該クランプトランジスタに結合されているクランプダイオードであって、該クランプトランジスタと連動して動作することによって該スイッチトランジスタのコレクタ−エミッタ電圧を制限するクランプダイオードと、該クランプダイオードに対して結合されており、該クランプトランジスタおよび該クランプダイオードにより形成される該回路中のリンギングを低減するコンデンサと、を備えており、そのことにより上記目的が達成される。
【００２２】
本発明の電圧レギュレータ回路は、負帰還回路網を有する両極性電圧レギュレータ回路であって、エラーアンプ手段と、該エラーアンプ手段および該負帰還回路網に結合されている正のレギュレータ回路網手段と、該エラーアンプ手段および該負帰還回路網に結合されている負のレギュレータ回路網手段と、を備えている回路において、該電圧レギュレータにより正の電圧が調整されている時には、該エラーアンプ手段が帰還信号を該電圧レギュレータに供給し、かつ該負のレギュレータ回路網が非活性化され、かつ、該電圧レギュレータにより負の電圧が調整されている時には、該エラーアンプ手段および該負のレギュレータ回路網が共に動作して、帰還信号を該電圧レギュレータに供給しており、そのことにより上記目的が達成される。
【００２３】
本発明の電圧レギュレータ回路は、負帰還回路網を有する両極性電圧レギュレータ回路であって、エラーアンプ回路と、該エラーアンプ回路および該負帰還回路網に結合されている正のレギュレータ回路網と、該エラーアンプ回路および該負帰還回路網に結合されている負のレギュレータ回路網と、を備えている回路において、該電圧レギュレータにより正の電圧が調整されている時には、該エラーアンプ回路が帰還信号を該電圧レギュレータに供給し、かつ該負のレギュレータ回路網が非活性化され、かつ、該電圧レギュレータにより負の電圧が調整されている時には、該エラーアンプ回路および該負のレギュレータ回路網が共に動作して、帰還信号を該電圧レギュレータに供給しており、そのことにより上記目的が達成される。
【００２４】
本発明による駆動回路は、負荷に結合されるのに適した構成のトランジスタスイッチを駆動する回路であって、該スイッチがオフである期間に後続する該スイッチがオンである期間により規定されるデューティサイクルを該スイッチが有している回路における駆動回路であって、該スイッチをオンするのに充分な大きさで駆動電流を発生する第１の手段と、該駆動電流を該スイッチに結合することによって該スイッチをオンする第２の手段と、ブースト電流を発生することによって、該スイッチがオフからオンに過渡する間に該スイッチ駆動電流を一時的に増大させる第３の手段と、該スイッチがオフである間に、該スイッチへの該駆動電流を実質的に低減する第４の手段と、該発生された駆動電流が、該スイッチがオンされた後は該負荷を通過する電流に応じて変化する大きさを有するようにさせる第５の手段であって、該駆動電流の該大きさが、実質的に該スイッチにおける該負荷の関数である第５の手段と、を備えており、そのことにより上記目的が達成される。
【００２５】
本発明による駆動回路は、負荷に結合されるのに適した構成のトランジスタスイッチを駆動する回路であって、該スイッチがオフである期間に後続する該スイッチがオンである期間により規定されるデューティサイクルを該スイッチが有している回路における駆動回路であって、該スイッチをオンするのに充分な大きさで駆動電流を発生する第１のトランジスタと、該駆動電流を該スイッチに結合することによって該スイッチをオンする第２のトランジスタと、ブースト電流を発生することによって、該スイッチがオフからオンに過渡する間に該スイッチ駆動電流を一時的に増大させるブースト回路と、該スイッチがオフである間に、該発生された駆動電流を実質的に低減する保存回路と、該発生された駆動電流が、該スイッチがオンされた後は該負荷を通過する電流に応じて変化する大きさを有するようにさせる制御回路であって、該駆動電流の該大きさが、実質的に該スイッチにおける該負荷の関数である制御回路と、を備えており、そのことにより上記目的が達成される。
【００２６】
本発明によるオーバーシュート回復回路は、負荷に接続されるトランジスタスイッチを有する回路におけるオーバーシュート回復回路であって、該レギュレータの状態をモニタするエラーアンプ手段と、該エラーアンプの状態が正常から不平衡へと移るトリップ点を設定するトリップ点設定手段と、該エラーアンプ手段に結合されており、かつ、該エラーアンプ手段の出力電流を受け取るのに適した構成のカレントミラー手段と、該カレントミラー手段に結合されており、該エラーアンプ手段の出力電流における相対的変化に応答する制御手段であって、不平衡エラーアンプ状態が存在する時にはオンされ、その他の時にはオフされる制御手段と、を備えており、そのことにより上記目的が達成される。
【００２７】
本発明によるオーバーシュート回復回路は、負荷に接続されるトランジスタスイッチを有する回路におけるオーバーシュート回復回路であって、エラーアンプと、該エラーアンプに結合されており、該エラーアンプの差動出力電流をモニタするカレントミラーと、該カレントミラーに結合されている制御トランジスタであって、該エラーアンプが比較的平衡の取れた状態で動作している間はオフ状態で動作し、かつ比較的不平衡な状態が発生する時にはオン状態で動作する制御トランジスタと、該エラーアンプに結合されており、該オーバーシュート回復回路が活性化されるトリップ点を設定するオーバーシュートトリップ点抵抗と、を備えており、そのことにより上記目的が達成される。
【００２８】
本発明による同期・シャットダウン回路は、負荷および発振器回路に接続されるトランジスタスイッチを有している電圧レギュレータ回路において、単一の入力ノードから同期機能およびシャットダウン機能を行う回路であって、該発振器回路および該単一の入力ノードに結合されている同期回路であって、該入力ノードに対して同期信号を与えることによって、該レギュレータ回路の本来の周波数ではなく、該同期信号により決定される周波数で該レギュレータ回路が駆動され、かつ、ロー信号を与えることによって、シャットダウン信号が該レギュレータ回路に与えられる同期回路と、該入力ノードに与えられた同期信号が周期的にローになる時に、該レギュレータ回路がシャットダウン状態に駆動されることを防止する保護回路と、を備えており、そのことにより上記目的が達成される。
【００２９】
【作用】
本発明のこれらの目的は、改良型集積回路のバイポーラスイッチングレギュレータ回路により達成される。この回路は、メガヘルツのオーダーで動作し、かつ従来から利用可能であった相当低い周波数で動作するスイッチングレギュレータの効率に匹敵するか、またはそれを上回る効率で動作する。この回路は、３つの駆動電流を供給する。即ち、電力を節約するために低く、またはゼロに保たれる第１の（ｎｏｍｉｎａｌ、ノミナルの）連続電流、スイッチがオフからオンへの過渡状態にあるときに、スイッチング素子がオンする速度を速くするために供給される第２の（ブーストされた）電流、およびスイッチをオンにした後に、そのスイッチを所望の飽和点に維持するために供給される第３の（駆動）電流の３つである。電力を節約するためには、駆動電流および／またはブースト電流は、スイッチの負荷の関数として変化する。スイッチが効率よく、かつ電力を節約しうるようにオフする速度を速くするために、スイッチがオンからオフへの過渡状態にあるとき、追加回路はスイッチの基本放電電流を一時的にブーストする。
【００３０】
本発明の回路は、さらに、スイッチをオンにする前に、駆動電流を流し始めることによってスイッチが過渡状態を経る速度を増す（それにより、スイッチがオンするときには、その駆動電流は、すでにランプ状に増加している）。本発明において、追加の回路は、共通エラーアンプを用いることによって、レギュレータが２つの極性（正または負）の出力をレギュレートできるようにするために設けられている（その結果、部品点数および回路の複雑さを低減できる）。また、この回路は、レギュレータをシャットダウンさせたり、同期させたりするために用いられる、多機能ノードとしても作用しうる。さらに別の回路が、出力のオーバシュート条件からの回復（ｒｅｃｏｖｅｒｙ）を改善するために設けられている。最後に、改善されたクランプは、スイッチが深く飽和領域内において動作する（その場合、スイッチング速度が低くなり、効率が低下する）ことを防ぐので、その結果、従来から知られている設計を用いる場合に比べて、非飽和ループの安定性が増すことができる。
【００３１】
【実施例】
本発明の上記目的およびその他の目的は、添付の図面を参照して述べる以下の詳細な説明を考慮すれば自ずから明らかになろう。なお、全図面を通して同一の参照番号は同一の構成要素を指す。
【００３２】
図１は、本発明の原理を具体化する電流モードのスイッチングレギュレータを示す模式的ブロック図である。以下の説明では、本発明の原理を電流モードレギュレータに適用するものとして記載するが、以下に記す原理の多くがその他のレギュレータ回路にも同様に適用可能であることは、当業者には自明であろう。
【００３３】
スイッチングレギュレータ１００は、スイッチ１１４を駆動するのに、低電圧降下（ｌｏｗ ｄｒｏｐｏｕｔ）レギュレータ１０２、トリムされた（ｔｒｉｍｍｅｄ）発振器１０４、トリムされた基準電圧１０６、エラーアンプ１０８、電流アンプ１１０、および電流コンパレータ１１２を備えうる。後述するように、本発明の原理によれば、レギュレータ１００はまた、駆動ブースト回路１２０と同様に、スイッチ１１４を駆動するのに、論理回路１１６および駆動回路１１８もまた備えうる。さらにレギュレータ１００はまた、結合型シャットダウン／同期回路（ｃｏｍｂｉｎｅｄ ｓｈｕｔｄｏｗｎ ａｎｄ ｓｙｎｃｈｒｏｎｉｚａｔｉｏｎ ｃｉｒｃｕｉｔ）１２２も備えうる。この回路１２２は単一の入力ピン、負帰還レギュレーション回路網（ｎｅｇａｔｉｖｅ ｆｅｅｄｂａｃｋ ｒｅｇｕｌａｔｉｏｎ ｎｅｔｗｏｒｋ）１２４および発振器周波数シフト回路網（ｏｓｃｉｌｌａｔｏｒ ｆｒｅｑｕｅｎｃｙ ｓｈｉｆｔｉｎｇ ｎｅｔｗｏｒｋ）１２６を用いている。図９を参照して後により詳細に説明するように、負帰還回路網１２４はフィードバックアンプ１２８、抵抗１３０および１３２、ならびに、図１においては単なるダイオード１３４として示されているが、出力が低下する時にアンプの出力をブロックする手段を備えうる。電流アンプ１１０は、低抵抗値の抵抗（例えば０．１オーム）１３６を用いてスイッチ１１４を通過する電流を測定する。各種ノードＳＤ／ＳＹＮＣ、ＮＦＢ、ＦＢ、ＶＣ、ＳＷＯおよびＶＩＮの関数もまた、以下に示すより詳細な説明で明らかにする。
【００３４】
図２は、本発明の原理を具体化する集積回路スイッチングレギュレータの駆動部のある実施態様を詳細に示す模式図である。この回路は、端子ＶＩＮおよびＧＮＤに対して印加されるＤＣ入力電圧源に結合されるように設計されている。
【００３５】
図２に示す回路において、上記スイッチはＮＰＮパワートランジスタ１１４から構成される。ＰＮＰトランジスタ２２６Ｅは、トランジスタ２５０と連動して駆動電流をこのスイッチに供給する。端子ＳＷＯは外付け負荷（図示せず）に接続されるスイッチ出力端子であり、また、この負荷は電位源に結合されている。この外付け負荷は典型的には、少なくとも１つの電流方向づけ（ｃｕｒｒｅｎｔ−ｓｔｅｅｒｉｎｇ）ダイオード、誘導子およびその他の要素を従来通りの配置（例えば、バック（ｂｕｃｋ）、フライバック（ｆｌｙｂａｃｋ）またはブースト式構成）で備えており、それによって完全なスイッチングレギュレータを実現する。端子ＩＳＷは、スイッチ１１４を通過する電流の測定を（抵抗１３６を用いて）行うことができるノードである。例えば、図２に示す回路を電流モードのスイッチングレギュレータに用いる場合には、抵抗１３６に印加される電圧を用いてスイッチ１１４を遮断するタイミングを決定することができる。測定されたこの電圧を、電流遮断点を表すように設定された基準電圧と比較する。測定された電圧が基準電圧を超えている場合には、電流トリップ点に到達しているのであるからスイッチ１１４は遮断される（回路がシャットダウンされている、即ち高インピーダンス状態が存在している時には、過剰な漏れ電流の発生によりスイッチ１１４がオンしてしまう事態を抵抗２２４により防止することができる）。
【００３６】
スイッチ１１４は、ＮＰＮトランジスタ２４０、２４２、２５４および２５６を介して信号ＳＷＯＮ（”ＳＷｉｔｃｈ ＯＮ”）によりオン／オフすることができる。ＳＷＯＮをディアサートする（ｄｅ−ａｓｓｅｒｔ）（信号がローになる）とき、トランジスタ２４０および２５２がオフにされる。その結果、ＰＮＰトランジスタ２２６Ｃおよび２２６Ｄのコレクタにより供給される電流によってトランジスタ２４２および２５６のベースを駆動し、それによってこれらのトランジスタをオンにすることができる（後により詳細に説明するように、トランジスタ２２６Ａ〜２２６Ｅは制御可能な電流源を形成する。図では５つの個別のトランジスタとして示しているが、これら５つのトランジスタ２２６Ａ〜２２６Ｅは、回路の実際の実施態様においては、それに代わって多数のコレクタＡ〜Ｅを有する単一のトランジスタ２２６として実現されうることは当業者には容易に認識できよう。いずれの場合でも、シャットダウンつまり高インピーダンス状態にある時にはベースに接続されている抵抗２０２により、トランジスタ２２６はオフ状態に維持される）。トランジスタ２４２をオンにすると、トランジスタ２５０のベースはローに引かれ（ｐｕｌｌｅｄ）、それによってこのトランジスタをオフにする（トランジスタ２５０は抵抗２２０によりオフ状態に維持される）。これによってベース駆動電流がトランジスタ１１４に到達するのを防止できるので、スイッチがオフ状態に維持される。後により詳細に説明するように、トランジスタ２５６は、スイッチ１１４をオフにし、かつそれをオフ状態に維持するのに役立つ（また、ダイオード２６４はトランジスタ２５６のターンオフ速度（ｔｕｒｎ ｏｆｆ ｓｐｅｅｄ）を増すのに用いられる）。
【００３７】
信号ＳＷＯＮをアサートしてハイにすると、逆の動作が行われる。トランジスタ２４０および２５４をオンにすると、トランジスタ２２６Ｃおよび２２６Ｄのコレクタにより供給された電流がグラウンドへと分路される。トランジスタ２４０および２５４のベースは、バラスト抵抗（ｂａｌｌａｓｔ ｒｅｓｉｓｔｏｒ）２１４および２１６にそれぞれ接続されており、それによって、一方のトランジスタが飽和により他方のトランジスタも飽和状態に至らされる事態が防止できる。したがって、トランジスタ２４２および２５６はオフになる。その結果、トランジスタ２２６Ｅからのコレクタ電流は抵抗２１８を通してトランジスタ２５０のベースを駆動し、それによってこのトランジスタをオンにする。トランジスタ２５０およびＰＮＰトランジスタ２２６Ｅは、このようにスイッチ１１４のベースを駆動することによりスイッチをオンにする。
【００３８】
トランジスタ２２６Ｅにより要求される電流の量は、スイッチ１１４が多量の電流を通しているか、少量の電流を通しているかによって決定される。スイッチ１１４に与えられる負荷が高い時には、トランジスタ２２６Ｅは、好ましくは、このスイッチをオンにして所望の動作点に至るように駆動するのに充分なほどの比較的多量の電流を供給する。これを達成するのに必要とされる駆動電流の正確な量は、スイッチ１１４に与えられる負荷次第で変動する。駆動電流の量が多すぎると、電力の浪費と効率の低下につながる。駆動電流の量が少なすぎると、スイッチが完全にオンになることができなくなり、また、このスイッチが電力損失が多い状態（ｈｉｇｈ ｐｏｗｅｒ ｄｉｓｓｉｐａｔｉｏｎ ｓｔａｔｅ）のままになり不利である。一方、スイッチ１１４をオフにする時には、トランジスタ２２６Ｅは好ましくはノミナルな（ｎｏｍｉｎａｌ）電流、即ちゼロ電流のみを供給すべきである。
【００３９】
上記説明から明らかなように、本発明のある局面では、図２に示す回路はスイッチ１１４がオフ状態にある間はスイッチ駆動電流を低減しうる回路を備えている。この回路は、信号ＳＷＤＲと連動して動作するトランジスタ２３６、２３８および２２８を備えており、また同様に抵抗２０８、２１０、２１２および２０４も備えている。この回路は以下のように動作する。
【００４０】
スイッチ１１４がオフの時（即ち、信号ＳＷＯＮがローである時）、信号ＳＷＤＲ（”ＳＷｉｔｃｈ ＤＲｉｖｅ”）はハイである。従って、トランジスタ２３６、抵抗２１０またはトランジスタ２３８には電流が流れない。トランジスタ２２６Ａ〜２２６ＥのＰＮＰ電流源回路にバイアスをかけたままにするために、抵抗２０４は、ノミナル電流を電流設定トランジスタ２２６Ａを通して流す経路を与える。基準電圧ＶＢ（図２に示す実施例の回路においては、好ましくは２．２ボルトである）により駆動されるＮＰＮトランジスタ２２８は、トランジスタ２２６Ａのコレクタ電流がトランジスタ２２６Ａのコレクタに与えられる負荷（抵抗２０４）に充分流れる（ｓｕｐｐｏｒｔ）までトランジスタ２２６Ａのベースを駆動する。基準電圧ＶＢは、当業者には自明の従来の方法をいくつか任意に組み合わせて用いることにより、図示しない回路により発生される。例えば、バンドギャップ基準回路は、バンドギャップ基準電圧ＶＢＧ（典型的には１．２４ボルト）を所望の基準電圧（例えば２．２ボルト）に調整するために、あるアンプに接続されうる。したがって、トランジスタ２２６Ａのコレクタにおける電圧は、ＶＢの大きさ（２．２ボルト）からトランジスタ２２８のベースエミッタ電圧（およそ０．７ボルト）を引いた大きさに等しい。抵抗２０４を用いてトランジスタ２２６Ａのノミナル電流を設定することにより、トランジスタ２２６Ｂ〜２２６Ｅにより供給されるノミナル電流を設定できる。これは、トランジスタ２２６Ｂ〜２２６Ｅのコレクタ電流がこれらのトランジスタの面積比（ｔｈｅ ｒａｔｉｏｓ ｏｆ ｔｈｅ ａｒｅａｓ ｏｆ ｔｈｅ ｔｒａｎｓｉｓｔｏｒｓ）の点でトランジスタ２２６Ａのコレクタ電流に関連しているからである。図２における実施例の回路に示されているように、トランジスタ２２６Ａ〜２２６Ｅの各電流の比率Ａ：Ｂ：Ｃ：Ｄ：Ｅはそれぞれ、１ｘ：０．２ｘ：０．４ｘ：１．６ｘ：５ｘである。
【００４１】
スイッチがオフにされている期間中にスイッチ駆動電流を低減する周知の方法を図３に示す。図３の回路構成においては、図１の回路は、駆動トランジスタ２２６’がＮＰＮトランジスタＱＸを介するＳＷＯＮ信号経路の一部となるように修正されている（このような構成の回路は、例えば、ＬＴ１０７４／１０７６号の”Ｓｔｅｐ−Ｄｏｗｎ Ｓｗｉｔｃｈｉｎｇ Ｒｅｇｕｌａｔｏｒ”、 １９９２ Ｌｉｎｅａｒ Ｄａｔａｂｏｏｋ Ｓｕｐｐｌｅｍｅｎｔ、 Ｌｉｎｅａｒ Ｔｅｃｈｎｏｌｏｇｙ Ｃｏｒｐｏｒａｔｉｏｎ、 第４−１９３頁〜第４−２０７頁 （１９９２）に示されている）。この回路においては、信号ＳＷＯＮがローである時、スイッチドライバ２２６’はオフである。したがって、スイッチ１１４には駆動電流が供給されない。しかしながら、この回路は図２に示す実施態様の回路ほど望ましくはない。なぜなら、バイポーラ集積回路ＰＮＰトランジスタが低速であるからである。特に、スイッチング素子がメガヘルツオーダーで動作する高速スイッチングレギュレータ回路においては、トランジスタ２２６’をオンするのに要する時間が長いために、スイッチがオンする速度が過度に遅くなる。その結果、スイッチのＡＣターンオン特性が悪化し、スイッチにおける電力が浪費される状況を招くことになる。
【００４２】
上述したように、スイッチがオフにされている期間中にスイッチへの駆動電流が低下する時に発生しうる問題としては、スイッチを再びオンに戻すのに要する時間が増大する点が挙げられる。これは、駆動電流がランプ状に増加する時間がかかるため、スイッチ自身がオンする速度が、そうではない場合に比べて低下するからである（なぜなら、トランジスタがスイッチングする速度はそのドライブ電流（ｄｒｉｖｅ）の大きさに関連しているからである）。この問題を解決するために、本発明の別の局面によれば、スイッチ自身がオンにされる以前に、ベース駆動電流をそのスイッチに対して流し始める回路が提供される。スイッチのベース駆動電流を予め流し始めることによって、駆動電流がスイッチに対して与えられる以前に、駆動電流を適切な大きさに増大させることが可能になる。スイッチ１１４がオンする速度はその駆動電流の大きさに関連しているので、駆動電流を予め流し始めると、スイッチがオンになる速度がそうしない場合よりも結果として早くなる。
【００４３】
スイッチ１１４に対する駆動電流は、スイッチ自身に先立って、信号ＳＷＤＲおよびＳＷＯＮのタイミングを用いてオンにされる。図４は、信号ＳＷＤＲおよびＳＷＯＮ、トランジスタ１１４のスイッチング（端子ＳＷＯに対するプロット（ｔｒａｃｅ）で示している）、ならびにトランジスタ２２６Ｅにより供給される駆動電流の間のタイミング関係を示すグラフである。図４において、信号ＳＷＤＲは時間Ｔ０においてローになる。これにより、トランジスタ２２６Ｅにより供給されるスイッチ駆動電流が流し始められ（オンになり）、この電流はプロットＩＣ（２２６Ｅ）により示されているようにランプ状に増加する。時間Ｔ０と時間Ｔ１との間は、スイッチ駆動電流は上昇するようにされる。時間Ｔ１において、トランジスタ２２６により供給された駆動電流が所望の大きさに到達すると、信号ＳＷＯＮがハイとなり、それによってスイッチ１１４がオンにされる。スイッチ１１４は、スイッチのコレクタ電圧の下降プロット（ＳＷＯ）により示されているように、時間Ｔ２においてオンになる。
【００４４】
図５および図６は、互いに適切なタイミングで信号ＳＷＯＮおよびＳＷＤＲを発生する回路の実施例をそれぞれ示している。これらの回路が動作する態様は、図７のタイミングチャートを参照することにより理解されうる。
【００４５】
図５はレギュレータの発振器回路５００の模式的概略回路図である。この回路５００の出力は、（図７に示すように）立ち上がり時間が立ち下がり時間よりもずっと遅いのこぎり波形である。図７において”ＣＡＰ”と記したプロットは、（図５において）”ＣＡＰ”と記したノードにおける発振器ののこぎり波形を示しており、一方、図７におけるプロット”ＳＥＴ”は、図５において”ＳＥＴ”と記したノードにおける発振器の波形である。図７における発振器サイクルは、この発振器のむ出力が降下し始める時間Ｔ０に始まる。しかしながら、発振器の出力が上昇し始める時間Ｔ１において分析を開始するほうが、この発振器の動作を理解しやすい。ＮＰＮトランジスタ５１０および５１４は電流コンパレータを形成している。このコンパレータはトランジスタ５１０のコレクタ電流（即ち、抵抗５２４を通過する第１の電流源５０２（Ｉ１）からの電流）を第２の基準電流源５０４と比較する。時間Ｔ１において、トランジスタ５１０のコレクタ電流はＩ２よりも低く、その結果、トランジスタ５１０がＳＥＴノードをローに引くことになる。これにより、トランジスタ５１６および５２２はオフになる。トランジスタ５２２をオフにしている時、コンデンサ５２６は電流源５０８（Ｉ４）により電荷が与えられる。このため、時間Ｔ１と時間Ｔ３との間に、図７においてＣＡＰと記したプロットにより示しているように、コンデンサ５２６の電圧はリニアに増加する。ＣＡＰノードにおけるこの電圧は、（電流源５０６（Ｉ３）によりバイアスのかけられた状態に維持されている）トランジスタ５１８によりトランジスタ５２０のエミッタへと伝えられる。トランジスタ５１８および５２０が結びついてユニティゲインのバッファを形成している。トランジスタ５２０のエミッタにおける電圧が上昇するにつれて、抵抗５２４およびトランジスタ５１０を通る電流も増加する。トランジスタ５１０のコレクタ電流が基準電流Ｉ２を超え、トランジスタ５１０のコレクタにおける電圧がトランジスタ５１６を充分にオンできる値に至る時間Ｔ３までＣＡＰ電圧は上昇し続ける。この現象が発生する時、ＳＥＴ端子における電圧がハイになる。その結果、トランジスタ５１６および５２２がオンになり、発振器の立ち下がり時間の開始点が定められることになる。
【００４６】
トランジスタ５１６が時間Ｔ３においてオンになる時、トランジスタ５１６は、トランジスタ５１０および５１４により形成される電流コンパレータを、接地基準電流Ｉ２へと分路することによりオフにする（ｄｉｓａｂｌｅｓ）。同時に、トランジスタ５２２はコンデンサ５２６を放電し、それによって、コンデンサ５２６およびトランジスタ５２０のエミッタに印加されている電圧を急速に低下させる（図７における時間Ｔ３と時間Ｔ４との間のＣＡＰプロットを参照）。この状態は時間Ｔ４に至るまで継続する。時間Ｔ４においては、トランジスタ５２０のエミッタに与えられている電圧は、トランジスタ５１６および５２２をオン状態に維持できるほどの値ではなくなっている。この現象が発生すると、トランジスタ５１６および５２２はオフになる。このようにして、トランジスタ５１６は電流コンパレータをリリース（ｒｅｌｅａｓｅ）し、ＳＥＴ端子が再びローになって別のサイクルを開始する。
【００４７】
発振器５００により生成されるＳＥＴ信号は、図６の論理回路により用いられ、それによって信号ＳＷＯＮおよびＳＷＤＲが発生される。スイッチ駆動電流は、発振器の立ち下がり時間の始め（即ち、図７における時間マーク（ｔｉｍｅ ｍａｒｋ）Ｔ０。図４も参照のこと）に流し始められる。図７における時間Ｔ０と時間Ｔ１との間の「デッドゾーン（ｄｅａｄ−ｚｏｎｅ）」により、即ち発振器ののこぎり波が低下し始める時間により、スイッチがオンにされる（図４を参照）時刻（Ｔ１）に一定の遅延がもたらされる。図６において、トランジスタ６０２および６０４（それぞれ電流源６１０（Ｉ１）および６１２（Ｉ２）からバイアスされた電流を受け取る）はセット／リセット用のフリップフロップを形成する。時間Ｔ０以前に、このフリップフロップはＲＥＳＥＴ信号をアサートすること（ａｓｓｅｒｔｉｏｎ）によりリセットされる（このＲＥＳＥＴ信号は、電流モードのレギュレータについてスイッチ電流が上記電流トリップ点を超える時に発生される）。このＲＥＳＥＴ信号が一時的にローにアサートされる時、トランジスタ６０６がオフにされて信号ＳＷＤＲをハイにし、かつ、トランジスタ６０２がオフにされてＳＷＯＮ信号が（ダイオード６１６を通して）ローに引かれる。その結果、フリップフロップはリセット状態にスイッチングされる（トランジスタ６０２はオフであり、またトランジスタ６０４はオンである）。時間Ｔ０において、発振器５００からのＳＥＴ信号はハイにアサートされる（図７を参照）。これによりトランジスタ６０８がオンになるので、そのコレクタは強制的にローにされ、それによってトランジスタ６０４がダイオード６２０を介してオフにされる。その結果、トランジスタ６０４のコレクタはハイになり、またこのようにしてフリップフロップが「セット」される（トランジスタ６０２はオンであり、トランジスタ６０４はオフである）。これにより、（電流源６１２がトランジスタ６０６のベースを駆動するので）トランジスタ６０６がオンになり、したがってトランジスタ６０６のコレクタはローになる。また、このトランジスタ６０６は（前述したように）ＳＷＤＲ信号をローにアサートする。トランジスタ６０８もまた、ダイオード６１８を介して信号ＳＷＯＮをローに保持するので、この時信号はアサートされない。しかしながら、時間Ｔ１においてＳＥＴ信号はローになる（図７を参照）。これにより、トランジスタ６０８はオフになり、そのコレクタがハイになって信号ＳＷＯＮをアサートする（このコレクタは電流源６１４（Ｉ３）からそのバイアス電流を受け取る）。したがって、図５および図６に示す回路は、スイッチ自身がオンになる以前に、スイッチに対する駆動電流をオンにする。
【００４８】
前述したように、スイッチ駆動電流を予め流し始めることにより、スイッチがオフからオンに過渡する速度を増すことができる。なぜなら、既に述べたように、トランジスタがスイッチオンする速度はその駆動電流に関係しているからである。駆動電流が増すにつれて、スイッチング速度も増していく。しかしながら、駆動電流が大きすぎると、効率は低下してしまう。回路の効率に不必要な影響を与えることなしにトランジスタ１１４のスイッチング速度を増すためには、本発明のさらに別の局面によれば、図２に示す回路にはさらに、スイッチに与えられる駆動電流を、スイッチが必要とする駆動電流の量の関数として変化させる回路が設けられる。さらに、この回路は、このスイッチングが行われる速度を増すために、スイッチがオンに切り替わる間にスイッチに与えられる駆動電流を一時的にブーストする。このスイッチがオンになった後、およびスイッチがオン状態を維持している間は、駆動電流は、スイッチに与えられる負荷の関数として変化するレベルに低減される。この回路は以下のように動作する。
【００４９】
再び図２を参照して説明する。前述したように、スイッチ１１４がオフである間は信号ＳＷＤＲはディアサートされる（即ち、ハイである）。この状態で、トランジスタ２２６Ｅは、抵抗２０４の値により設定されるノミナルな（つまりゼロの）第１の電流を生成する。しかしながら、信号ＳＷＤＲがローになりスイッチ駆動電流をオンにするとき、トランジスタ２２６Ａのコレクタに与えられている負荷が増大して、抵抗２０４および２１０を通って流れる電流とトランジスタ２３６および２３８のコレクタ電流との和に等しくなる。これにより、トランジスタ２２６Ｅが、スイッチを非常に迅速にスイッチオンできるように計算された第２の（ブーストされた）電流を生成できるようになる。
【００５０】
トランジスタ２３６がオンになると、信号ＳＷＤＲはローになる。なぜなら、そのベースは電圧ＶＣ２により駆動されるからである。この電圧は、所望のスイッチ電流トリップ点を表す電圧ＶＣが内部でバッファされたもの（ｉｎｔｅｒｎａｌｌｙ ｂｕｆｆｅｒｅｄ ｖｅｒｓｉｏｎ）である。以前に述べたように、スイッチ１１４に与えられる負荷が変化するにつれてこの電圧も変化する。電流トリップ点の電圧（ＶＣ）はスイッチ１１４を通る電流と密接に関連しているので、トランジスタ２３６のコレクタ電流はスイッチ電流に従うことになる。したがって、トランジスタ２２６Ｅからスイッチ１１４が受け取る駆動電流の量はスイッチの負荷電流に依存することになる。その結果、スイッチが必要とするだけの量の駆動電流をスイッチに供給することができ、また、電力を保存することもできる。
【００５１】
また、ＳＷＤＲがアサートされると、トランジスタ２３８はオンになる。しかしながら、（スイッチ１１４がオンである間は持続する）トランジスタ２３６とは異なり、トランジスタ２３８は実質的にスイッチ１１４がオフからオンに過渡する期間の間のみ持続する。したがって、トランジスタ２３８は、必要とされる期間の間のみ一時的に（即ち、スイッチング速度を増すためにスイッチがオンになる時に）トランジスタ２２６Ｅがブーストされた駆動電流をスイッチ１１４に供給するようにさせる。信号ＳＷＤＲがローになる時、トランジスタ２３８はこのようにして一時的にオンになる。なぜなら、トランジスタ２３８のベースはトランジスタ２３２およびトランジスタ２２６Ｂからの少量のバイアス電流により駆動されるからである。この電流は、トランジスタ２３８のベースを基準電圧ＶＢへとクランプする（トランジスタ２３０および２３２により形成されるユニティゲインバッファがＶＢをトランジスタ２３８のベースから絶縁する。トランジスタ２３０に対するバイアスは、抵抗２０６により設定される）。したがって、ＳＷＤＲがローになると、トランジスタ２３８はオンになる。トランジスタ１１４がオフである間、トランジスタ２４４もまたオフである（なぜなら、端子ＳＷＯは負荷に結合されるとハイになるからである）。しかしながら、スイッチ１１４がオンになると、そのコレクタ電圧は低下する。これにより、トランジスタ２４４がオンになり、トランジスタ２４４はトランジスタ２３８のベースをプルダウンしてオフにする。トランジスタ２３８がオフになると、トランジスタ２２６Ａにかかる負荷は低下し、スイッチの駆動電流のブースト（ｂｏｏｓｔｉｎｇ）が停止する。トランジスタ２２６Ｅにより供給される電流は、このようにして抵抗２０４、トランジスタ２３６および抵抗２１０を通って流れる電流により決定されるレベルにまで低減される。
【００５２】
したがって、図２に示す駆動回路は、上述したように３つのそれぞれ異なる独立した電流を供給する。即ち、スイッチがオフである間に電力を保存するために供給される第１の（ノミナルな）電流、スイッチがオンである間にスイッチを所望の動作点に至るようにスイッチの負荷電流の関数として駆動するために供給される第２の（駆動）電流、および実質的にスイッチがオンになる過程の間のみ、過渡が発生する速度を増すために供給される第３の（ブーストされた駆動）電流の３つである。このように駆動回路には３つの状態を呈するので、実際の電力消費量を低減しつつスイッチング速度を増すことができる。
【００５３】
図５および図８に示す追加の回路は本発明の別の局面に関するものである。この回路においては、単一の入力ノードが同期およびシャットダウンの機能を併せて行うことができる。図５は発振器５００に結合される同期回路５２８を示している。ＳＹＮＣ／ＳＤノードは外付けピンとして作用しうるものである。即ちこのノードは、同期信号が供給されると、レギュレータをレギュレータ本来の周波数とは別の周波数で強制的に動作させる。外部同期は、例えば、単一の回路内で動作している多数のレギュレータを同期させるのに用いうるものである。
【００５４】
ＳＹＮＣ／ＳＤノードがハイに固定されている時、またはフローティングの状態である時、レギュレータ回路はその本来の周波数で動作する。なぜなら、電流源５４０（Ｉ６）がトランジスタ５３２のベースを駆動し、それをオン状態に維持するからである。トランジスタ５３２がオンである間、トランジスタ５３２は、トランジスタ５３０がオフ状態を維持できるように電流源５３８（Ｉ５）を分路する。トランジスタ５３０をオフ状態に維持することにより、同期回路５２８を発振器回路から効率よく絶縁することができる。内部発振器周波数を超える同期信号がＳＹＮＣ／ＳＤノードに供給されると、このノードは発振器をより高い周波数で強制的に動作させる。これは、コンデンサ５３６の充電および放電が原因で発生する。同期信号レベルの立ち下がりエッジは、トランジスタ５３２のベースにおける電圧が低下するようにコンデンサ５３６のレベルをシフトする。これによりトランジスタ５３２はオフになり、その結果、電流源５３８がトランジスタ５３０をオンするようになる。トランジスタ５３２がオンになると、発振器が再起動するように、電流源５０４（Ｉ２）からの基準信号が（トランジスタ５３０を通って）分路される（即ち、トランジスタ５１０に与えられるコレクタ電流が電流Ｉ２を超える時、ＳＥＴ端子がハイになり、トランジスタ５１６および５２２をオンにし、それによって発振器の立ち下がり時間の開始点が定められる）。トランジスタ５３２がオフになると、トランジスタ５３２のベースにおける電圧がトランジスタ５３２がオンに戻ることができるほど高くなるまで電流源５４０はコンデンサ５３６に電荷を与え、それによってリトリガラブルワンショット（ｒｅ−ｔｒｉｇｇｅｒａｂｌｅ ｏｎｅ ｓｈｏｔ）を形成する（かつ、サイクルが再び始まる）。さらに、回路５２８の同期特性を改善するために、トランジスタ５３４に接続されているダイオードはコンデンサ５３６の動作範囲をクランプするように設けられる。このようにして、コンデンサ５３６は典型的には＋ＶＢＥから−ＶＢＥの範囲で動作するように制限される。
【００５５】
ＳＹＮＣ／ＳＤノードがローになることによって、多くの事が発生する。図５に示す回路においては（前述したように）、発振器が同期される。さらに、これにより図８に示すようにシャットダウン信号がシャットダウン回路８００に供給される。電流源８１８（Ｉ３）は瞬時のシャットダウンを防止する内部シャットダウン遅延（図１０を参照）をもたらし、同期回路もまたＳＹＮＣ／ＳＤノードを用いることができるようにする。トランジスタ８０８がオンであれば、トランジスタ８０８は電流源８１８を分路し、コンデンサ８１２が充電されるのを防止する。トランジスタ８０４および８０６は、それらのコレクタが５：１の割合で電流を引き込むことができるように（なお、エミッタの面積比（ｅｍｉｔｔｅｒ ａｒｅａ ｒａｔｉｏ）は５：１である）カレントミラーを形成する。電流源８１６（Ｉ２）は、（上記面積比により）１．５マイクロアンペアがトランジスタ８０４のエミッタを通して流れるように、トランジスタ８０６を通して０．３マイクロアンペアを供給できるように設定される。電流源８１４（Ｉ１）は、ＳＹＮＣ／ＳＤノードがグラウンドに固定されていない限り、１．２マイクロアンペアをトランジスタ８０２および８０４に供給する。したがって、トランジスタ８０２、８０４および８０６はすべてオンであり、およそ１．８マイクロアンペアがトランジスタ８０４および８０６のエミッタにより形成されたノードを通して流れることになる（トランジスタ８０２は、ＳＹＮＣ／ＳＤノードの状態（ｓｔａｔｕｓ）次第でトランジスタ８０８がオン／オフするしきい値のレベルをシフトする）。この電流は、トランジスタ８０８がオンされるように、電流源８２０（Ｉ４）により引かれる電流よりも多い（例えば０．６マイクロアンペア）。
【００５６】
ＳＹＮＣ／ＳＤノードに供給される同期信号は（図１０の一番上のプロットに示すように）、このノードを周期的にグラウンドにし、それによって電流源８１４を分路する。これにより、わずか０．３マイクロアンペアがエミッタのノードから流れる（即ち、０．３マイクロアンペアが電流源８１６からトランジスタ８０６を通って流れる）ようにトランジスタ８０２および８０４がオフされる。この電流は、電流源８２０にうちかてるほどの量ではないので、トランジスタ８０８がオフになり、コンデンサ８１２が充電され始める（図１０の一番下のプロットの時間Ｔ０から時間Ｔ１を参照）。いったん同期信号が立ち上がると、コンデンサ８１２が放電され、サイクルが再び開始する。ＳＹＮＣ／ＳＤノードがグラウンドに固定されると、トランジスタ８０８はオフ状態を維持し、それによって、トランジスタ８１０がオンになりシャットダウンが達成されるまでコンデンサ８１２の電荷が増大すること（図１０の一番下のプロットの時間Ｔ３から時間Ｔ４を参照）が可能になる。
【００５７】
図８に示す追加の回路は、本願に記載の多くの回路により用いられるバンドギャップ基準電圧（ＶＢＧ）を発生する。したがって、このレギュレータ回路を（電力消費を大幅に低減するために高インピーダンスの状態に維持し）シャットダウンさせるためには、バンドギャップ発生器をシャットダウンしさえすればよい。このバンドギャップ発生器は本質的にトランジスタ８２２、８２４、８２６および８２８（トランジスタ８２２および８２４はカレントミラーを形成する）により形成される。トランジスタ８２６および８２８には、６０ミリボルトの差が２つのエミッタの間に生成するように、１０：１のエミッタ面積比が与えられる。この電圧は、抵抗８４４の中に電流が確かに流れるようにするために抵抗８３８に対して印加される。この抵抗は所望のバンドギャップの電圧（例えば１．２４ボルト）を得るために選択される。トランジスタ８３０Ｃはバンドギャップ回路を駆動する。トランジスタ８３０Ｂのコレクタを流れる電流（およそＶＢＧに等しい電圧である。トランジスタ８３２のＶＢＥは抵抗８４０にかかるように発生され、トランジスタ８３０Ｂを通して電流を生成する）は、バンドギャップ回路がオンである間は、トランジスタ８３０Ｃのコレクタを通してミラーされる（トランジスタ８３０Ｃからの過剰な駆動電流は、トランジスタ８４２により分路される）。コンデンサ８１２がランプ状に増加し続ける場合（即ち、ＳＹＮＣ／ＳＤがロー状態を維持する場合）には、トランジスタ８１０がオンになり、バッファトランジスタ８３４を通して電流が引かれて、バンドギャップがローになる。バンドギャップがローになると、トランジスタ８３２のエミッタがローになり、電流がもはやトランジスタ８３０Ｂを通って流れなくなる。したがって、このレギュレータ回路は、同期信号が供給されるノードと同じノードからシャットダウンすることができる。
【００５８】
本発明によればまた、レギュレータをオンにして正の電圧あるいは負の電圧のいずれかを調整しうる回路が設けられる。両極性（ｄｕａｌ ｐｏｌａｒｉｔｙ）のレギュレーションが必要とされる場合には、従来の回路においては、所望のすべての機能を達成するのにいくつかピンを追加して設ける必要があり、また外付け部品もいくつか追加して設ける必要があった。本発明の回路においてはただ１つのピンを追加して用いるのみであり、外付け部品は必要ではない。図９は、オーバーシュート回復（ｏｖｅｒｓｈｏｏｔ ｒｅｃｏｖｅｒｙ）回路９００を備えているエラーアンプ１０８および負帰還回路網１２４を詳細に示す模式図である。エラーアンプ１０８は、一対の差動トランジスタ９０２（負の入力）および９０４（ＶＢＧに固定されている正の入力）により形成される。このエラーアンプは、抵抗９２０ならびにトランジスタ９１４、９１６、９１８Ｃおよび９１８Ｄにより形成される電流源からの電流を受け取る（抵抗９２０およびトランジスタ９１８Ｄは、図９に示す回路に対する電流を設定する）。トランジスタ９０２および９０４は、それぞれトランジスタ９０６Ａおよび９０８Ａ（ダイオードに接続されたトランジスタ）に結合されているコレクタを有する。これらのトランジスタ９０６Ａおよび９０８Ａは、それぞれトランジスタ９０６Ｃおよび９０８Ｃに結合されているベースを有する。トランジスタ９０６Ｃは、カレントミラーを形成しているトランジスタ９１０および９１２にコレクタ結合されている。ここで、アンプの出力はトランジスタ９０８Ｃおよび９１２のコレクタの間のノード（ＶＣ）から取られている。このようにして、ＦＢとＶＢＧとの間のいかなる不平衡もトランジスタ９０２および９０４からトランジスタ９０６Ａおよび９０８Ａを通してカレントミラーへとミラーされ、その結果、トランジスタ９０８Ｃおよび９１２のコレクタにおける電流が等しくなくなる。この差動は、ＶＣを介してコンパレータ１１２に帰還され、それによって電流遮断点（ｃｕｒｒｅｎｔ ｓｈｕｔ ｏｆｆ ｐｏｉｎｔ）が調整される。
【００５９】
負帰還回路網は、差動アンプトランジスタ９２２および９２４、カレントミラートランジスタ９２６および９２８、電流源トランジスタ９３０、レベルシフトトランジスタ９３２および９３４、入力トランジスタ（グラウンドに固定されている正の入力）９３６および入力トランジスタ（抵抗１３０と抵抗１３２との間のノードに固定されている負の入力）９３８、ならびに出力トランジスタ９４０を備えている。上述のエラーアンプ１０８と同様に、アンプへの入力に平衡が保たれている場合は、トランジスタ９２２および９２６のコレクタからの電流は互いにキャンセルし合い、それによって出力トランジスタ９４０のベース上には（ノードＦＢをＶＢＧへと駆動するのに充分なだけの）正味の電流がほとんど存在しなくなる。
【００６０】
本発明の負帰還回路網により得られる利点としては、正および負の入力電圧を調整するに当たってレギュレータが同一のエラーアンプを用いる点が挙げられる。この回路網の回路は、正の電圧が調整されている時にはその調整に影響を及ぼすことなしに負帰還アンプがその回路から除去されるように構成されている。正の電圧が調整される時、ＦＢノードは正のレギュレータ回路網に接続される。この回路網はＦＢを基準電圧（ＶＲＥＦ）へと調整するが、一方ＮＦＢノードはフローティングする。ＶＢ（今はＶＲＥＦに等しい）もまた、抵抗１３２を通して負帰還アンプの負の入力に供給されて、負のアンプの出力をオフにし、またこの負のアンプをエラーアンプから絶縁する（負の入力は正の電圧を有しており、正の入力はグラウンドにある。したがって、出力はノードＦＢをプルダウンしようとするが、トランジスタ９４０が（図１のダイオード１３４と同様に作用する）ＰＮＰ型であるので、それをプルダウンしえない）。負の電圧の調整を行う間、ＦＢノードはフローティングし、ＮＦＢノードは、ＮＦＢを−２ＶＲＥＦに調整する負のレギュレータ回路網に接続される。この場合、負帰還アンプはＦＢノードをおよそＶＲＥＦに駆動する（なぜなら、トランジスタ９４０は今オンになっているからである）。したがって、正および負の電圧調整は、発振器周波数のシフト、オーバーシュートの改善およびループ周波数の補償を含む多数の機能を保持している通常のエラーアンプを用いることにより達成される。
【００６１】
図９に示す本発明の別の局面によれば、スタートアップ時あるいは過重負荷からの回復後のいずれかに、典型的なレギュレータには必ずといってもいいほど発生するオーバーシュートを制限するオーバーシュート回復回路（ｏｖｅｒｓｈｏｏｔ ｒｅｃｏｖｅｒｙ ｃｉｒｃｕｉｔ）９００が提供される。オーバーシュート回復回路９００は、トランジスタ９０６Ｂおよび９０８Ｂを備えている（これらのトランジスタは、それぞれトランジスタ９０６Ａ／９０６Ｃおよび９０８Ａ／９０８Ｃと共通のベース、カレントミラートランジスタ９４２および９４４、制御トランジスタ９４６、エミッタ制限抵抗（ｅｍｉｔｔｅｒ ｄｅｇｅｎｅｒａｔｉｏｎ ｒｅｓｉｓｔｏｒ）９４８および９５０、ならびにシャント抵抗（ｓｈｕｎｔｉｎｇ ｒｅｓｉｓｔｏｒ）９５２を備えている）。この回路は以下のように動作する。
【００６２】
正常な状態の間、一対の差動エラーアンプ１０８（トランジスタ９０２および９０４）は（電流がエラーアンプにおいてトランジスタ９０６および９０８を通してトランジスタ９１０および９１２にミラーされたので）トランジスタ９４２および９４４にミラーされる。エラーアンプの状態に平衡がとれている時、トランジスタ９４２および９４４は等しい電流で駆動されるが、エミッタの面積が等しくない（トランジスタ９４２と９４４との間の比率はおよそ２：３である）ので、トランジスタ９４４は飽和状態に至らされる。これにより、トランジスタ９４４のコレクタがローになるので、トランジスタ９４６がオフになる。トランジスタ９４６がオフである間、オーバーシュート回復回路９００は本質的にエラーアンプから断続される。スタートアップ時あるいはその他の時にオーバーシュート状態が発生するとき、差動ペア９０２／９０４に現れる電流差動によりトランジスタ９４４が飽和状態から脱する。トランジスタ９４４のコレクタはハイになり、トランジスタ９４６をオンにする。それによって、過剰な電流がＶＣノードから引かれる（抵抗９５２は、トランジスタ９４６がＶＣから引き出す電流の量を制御する）。オーバーシュート回復回路が活性化するトリップ点は、抵抗９４８および９５０ならびにトランジスタ９４２および９４４のエミッタ面積比により設定される。従来の技術に対してこの技術が優れている点は、ＶＣノードに与えられる高い負のスルー（ｓｌｅｗ）電流が可能になる（ｐｅｒｍｉｔｔｅｄ）点が、調整点から遠くへ移動することである。例えば、トリップ点は、ＶＲＥＦプラス５０ミリボルトに設定しうる。
【００６３】
本発明の別の局面によれば、スイッチ１１４の動作速度を効率よく増すために、スイッチをオフにする時間を短縮しうる回路が提供される。図２において、この回路はコンデンサ２５８、抵抗２２２、ダイオードに接続されたトランジスタ２５２およびダイオード２６０を備えている。この回路は以下のように作用する。
【００６４】
トランジスタ１１４がオフになる速度は、そのベース放電電流に関連する。一般に、
トランジスタのベース放電電流が増すにつれて、トランジスタがオフになる速度も増す。コンデンサ２５８、抵抗２２２およびダイオード２６０を備えている回路は、スイッチがオンからオフへと過渡する間にスイッチ１１４のベース放電電流を一時的にブーストすることにより、この原理を活用してその過渡が発生する速度を増す。トランジスタがいったんオフになれば、このブーストは停止する。この関係は図１１に示している。図１１は、トランジスタ２５６のベース（ＩＢ）およびコレクタ（ＩＣ）電流ならびにコンデンサ２５８を通って流れる電流に関するトランジスタ２５４、２５６および１１４のコレクタにかかる電圧と時間との関係をプロットしたものである。 図１１において、スイッチ１１４がオフになるプロセスは、信号ＳＷＯＮがハイからローに過渡する時に始まる。この過渡が発生する時、図に示しているように、トランジスタ２５４および２５６がオンになり、スイッチ１１４に対してベース放電電流を供給する。トランジスタ２５６のコレクタがトランジスタ１１４のベースから除去しうる電流は、しかしながら、トランジスタ２２６Ｄがトランジスタ２５６のベースに供給しうる電流の量により制限される。スイッチ１１４のコレクタ電圧が上昇し始める（図１１においてＶＣＱ１１４と記したプロットにより示されているようにスイッチがそのオンからオフへの過渡を開始する時に発生する）時、コンデンサ２５８、抵抗２２２およびダイオード２５８はこのベース電流を増大させるように動作する。コンデンサ２５８を通ってこのように追加の電流が流れる（図１１のプロットＩ２５Ｂを参照）ことによって、トランジスタ２５６のコレクタ電流が増大し（図１１のプロットＩＣＱ２５６を参照）、それによってスイッチ１１４のベース放電電流が増大する。トランジスタ１１４のコレクタが上昇し続けるにつれて、コンデンサ２５８、抵抗２２２およびダイオード２６０はトランジスタ２５６のコレクタ電流をブーストし続ける。その結果、スイッチ１１４をオフするのに要する時間が短縮できる。
【００６５】
コンデンサ２５８を通って帰還するブーストされた放電電流は、ＡＣベースでのみ必要とされる。この電流はまた、スイッチ１１４がオフされている時（即ち、スイッチ１１４のコレクタ電圧が上昇している時）のみ必要である。したがって、ダイオード２５２は、スイッチ１１４がオンされている時に電流をブロックするのに用いられる。抵抗２２２は電流ブーストの量を制限する。図ではグラウンドとダイオード２６０のアノードとの間に結合されるものとして示されたダイオードが接続されたトランジスタ２５２は、スイッチ１１４の各オンサイクルにおいてコンデンサ２５８を放電し、それによってこのコンデンサがスイッチのコレクタ電圧をピーク検出することを防止できるように設けられている。
【００６６】
トランジスタ１１４のベース放電電流を必要な時（即ち、スイッチ１１４がオンからオフへと遷移する間）のみブーストすることによって、本発明の回路によれば、電力を不必要に消費することなしに、スイッチング速度をさらに増すことができる。トランジスタ１１４に対する放電電流は、トランジスタ２２６Ｄのコレクタ電流を増せば増すことができたはずであることは当業者には容易に認識できよう。しかしながら、この電流を永久に増やし続けると電力の浪費につながる。なぜなら、ブーストされた電流はほんの短期間のあいだしか必要でないからである。
【００６７】
本発明のさらに別の局面によれば、トランジスタ１１４がスイッチオフする速度を増し、かつ効率を改善するために、「オン」状態におけるスイッチ電圧を規定する改善型のクランプが提供される。飽和に近い状態もしくは飽和状態でトランジスタがオフになる速度が、どの程度の飽和状態でトランジスタが動作しているかに関連していることは公知である。飽和していない状態または飽和に近い状態で動作しているトランジスタは、より飽和に近い状態で動作している場合に比べて、オフになる速度が迅速になる。こういうわけで、スイッチが飽和しすぎることを防止するために、ベーカークランプが用いられることは公知である。ベーカークランプ回路の先行技術は、例えば、米国特許第４，７５５，７４１号（図６を参照）”Ｃｏｌｌｅｃｔｏｒ Ｄｉｆｆｕｓｉｏｎ Ｉｓｏｌａｔｉｏｎ −Ａ Ｎｅｗ Ｂｉｐｏｌａｒ Ｐｒｏｃｅｓｓ ｆｏｒ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔｓ、” Ｆｅｒｒａｎｔｉ Ｌｔｄ．、 ２ｎｄ Ｅｄｉｔｉｏｎ、 １９７２年１０月； およびＢｏｂ Ｍａｍｍａｎｏ、 ”Ｓｉｍｐｌｉｆｙｉｎｇ Ｃｏｎｖｅｒｔｅｒ Ｄｅｓｉｇｎ ｗｉｔｈ ａ Ｎｅｗ Ｉｎｔｅｇｒａｔｅｄ Ｒｅｇｕｌａｔｉｎｇ Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｏｒ、” Ｐｒｏｃｅｅｄｉｎｇｓ ｏｆ Ｐｏｗｅｒｃｏｎ ３、 Ｖｏｌ． ＩＩＩ： Ｔｈｉｒｄ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｓｏｌｉｄ−Ｓｔａｔｅ Ｐｏｗｅｒ Ｃｏｎｖｅｒｓｉｏｎ Ｃｏｎｆｅｒｅｎｃｅ、 １９７６年６月に記載されている。
【００６８】
しかしながら、従来のベーカークランプ回路は（その動作が帰還に依存しているので）、リンギングまたは発振などの性質をもち、回路に不安定性をもたらしうる。リンギングの発生のために電磁妨害がもたらされ、また、レギュレータ回路の効率が低下する。
【００６９】
本発明のある局面によれば、図２に示す回路により従来のベーカークランプ式スイッチに伴うこの問題を解決することができる。図２に示すベーカークランプ回路はＰＮＰトランジスタ２４８およびダイオード接続されたトランジスタ２４６から構成されている。図では結合されるものとして示しているこれらの要素のベース−エミッタ回路は、トランジスタ２５０のベースエミッタ回路およびトランジスタ１１４のベース−コレクタ回路と共にループを形成している。トランジスタ２４６および２４８のベース−エミッタ電圧は、オン状態のスイッチ１１４のコレクタ−エミッタ電圧を制限できるように選択される。トランジスタ２４６および２４８は順方向にバイアスがかけられ、その結果、電流がトランジスタ２５０のベースから分路される。このようにして、トランジスタ２４６および２４８は、スイッチ１１４のオン状態の電圧を制限する。スイッチ１１４のコレクタ−エミッタ電圧が所望のレベルよりも低い値に低下すると、トランジスタ２４６および２４８の帰還作用によりトランジスタ１１４のコレクタ電圧が、トランジスタ２４６および２４８の両方をちょうどオンできるほど低い値に低下する。したがって、トランジスタ１１４のコレクタ電圧はクランプされ、スイッチの動作点が制限される。この制限機能は、例えば、スイッチの飽和の深さを制御するのに用いられる。
【００７０】
今まで記載した範囲内で図２の回路が示す問題点は、前述したように、このベーカークランプ回路が不安定になりやすいことである。このような不安定さは、帰還ループにおける遅延によりもたらされるものである。この遅延の主要な原因は、ダイオード接続されたトランジスタに関連する大幅な遅延である。本発明によれば、図２に示すように、ダイオード接続されたトランジスタ２４６に対してコンデンサＣＦを追加することによりこのリンギングの問題が解決される。コンデンサＣＦがリンギングを低減しうる程度は、このコンデンサに対して選択された容量値に依存する。図１２は、図１に示す回路におけるコンデンサＣＦのそれぞれ異なる値に対して予想される結果を示しているが、その他の回路においてコンデンサが与える影響は、スイッチに対して選択された動作領域次第で変化する。例えば、コンデンサを全く用いないときよりも、容量の値５ｐＦ（図１２においては”５ｐＦ”と記したプロットにより示されている）を用いたほうが僅かに改善される。コンデンサＣＦの値が１０ ｐＦになることによって、”１０ ｐｆ”と記したプロットにより示しているように、安定性がさらに改善される。一方、コンデンサＣＦの値が２０ ｐＦとなると、図１２において”２０ ｐＦ”と記したプロットにより示されているように、回路が過度に補償される。このような過度の補償は望ましくない。なぜなら、それによって電力がより高い状態において、スイッチが費やす時間が長くなるからである。その結果、ある状態の下でスイッチが切り替わる速度が遅くなり、その結果ＡＣスイッチング損失が発生する。図２に示す回路の実施態様においては、コンデンサＣＦの値がおよそ１５ ｐＦであると満足のいく結果が得られた。
【００７１】
図１、図２、図３、図５、図６、図８および図９に示す回路は、現在市販されている部品を用いて実現することができる。これらの回路は、例えば、下の表１および表２に示している部品および値を用いて構成し、動作させることが可能である（なお、トランジスタについては、トランジスタの型および面積比のみを示している）。
【００７２】
【表１】
【００７３】
【表２】
【００７４】
以上、開示を目的に、本発明の好ましい実施態様を記載したが、これらの実施態様の改変は当業者には容易に発想しうるものである。例えば、本発明の回路は、スイッチングレギュレータ用の制御回路に用いられるものとして開示したが、スイッチングレギュレータを用いている回路であるかぎり、本発明がいかなるタイプの回路にも適用可能であることは当業者には理解できよう。以上に記載した本発明の実施態様が単なる例示を目的として述べられたものであり、本発明が上記実施態様に限定されないこと、および本発明が添付の特許請求の範囲のみに限定されることは当業者には自明であろう。
【００７５】
【発明の効果】
本発明によれば、改良型集積回路のバイポーラスイッチングレギュレータ回路は、メガヘルツのオーダーで動作する。その結果、従来から利用可能であった相当低い周波数で動作するスイッチングレギュレータの効率に匹敵するか、またはそれを上回る効率で動作する。
【００７６】
また、本発明によるスイッチングレギュレータ回路は、３つの駆動電流を供給する。即ち、電力を節約するために低く、またはゼロに保たれる第１の（ｎｏｍｉｎａｌ、ノミナルの）連続電流、スイッチがオフからオンへの過渡状態にあるときに、スイッチング素子がオンする速度を速くするために供給される第２の（ブーストされた）電流、およびスイッチをオンにした後に、そのスイッチを所望の飽和点に維持するために供給される第３の（駆動）電流の３つである。電力を節約するためには、駆動電流および／またはブースト電流は、スイッチの負荷の関数として変化する。スイッチが効率よく、かつ電力を節約しうるようにオフする速度を速くするために、スイッチがオンからオフへの過渡状態にあるとき、追加回路はスイッチの基本放電電流を一時的にブーストする。その結果、高い効率を得ることができる。
【００７７】
本発明の回路は、さらに、スイッチをオンにする前に、駆動電流を流し始めることによってスイッチが過渡状態を経る速度を増す（それにより、スイッチがオンするときには、その駆動電流は、すでにランプ状に増加している）。本発明において、追加の回路は、共通エラーアンプを用いることによって、レギュレータが２つの極性（正または負）の出力をレギュレートできるようにするために設けられている。その結果、部品点数および回路の複雑さを低減できる。また、この回路は、レギュレータをシャットダウンさせたり、同期させたりするために用いられる、多機能ノードとしても作用しうる。さらに別の回路が、出力のオーバシュート条件からの回復を改善するために設けられている。最後に、改善されたクランプは、スイッチが深く飽和領域内において動作する（その場合、スイッチング速度が低くなり、効率が低下する）ことを防ぐので、その結果、従来から知られている設計を用いる場合に比べて、非飽和ループの安定性が増すことができる。
【図面の簡単な説明】
【図１】本発明の原理を具体化する電流モードのスイッチングレギュレータを示す模式的ブロック図である。
【図２】本発明の原理を具体化する集積回路スイッチングレギュレータの実施例を示す模式図である。
【図３】スイッチがオフである期間中にスイッチ駆動電流を低減する従来の回路の構成を簡略化して示す模式図である。
【図４】図２に示す回路に関して、スイッチ駆動電流を時間の関数として示すグラフである。
【図５】図２に示す回路に関して、タイミング信号を発生する発振器の実施例を示す模式図である。
【図６】図２に示す回路により用いられる制御信号を発生する論理回路の実施例を示す模式図である。
【図７】図５の発振器回路により生成される出力を示すグラフである。
【図８】図２の回路をシャットダウンするシャットダウン回路の実施例を示す模式図である。
【図９】図１の回路のエラーアンプおよび負帰還回路網の実施例を示す模式図である。
【図１０】図５および図８の回路の同期関数とシャットダウン関数との間の関係を示すグラフである。
【図１１】図２に示すトランジスタ２５４、２５６および１１４のコレクタにかかる電圧と時間との関係を示すグラフである。
【図１２】図２に示すスイッチのコレクタにおける電圧と時間との関係を示し、かつ本発明のスイッチクランプ回路の安定性が改善されていることを示すグラフである。
【符号の説明】
１０２ 低電圧レギュレータ
１０４ トリムされた発振器
１０６ 基準電圧
１０８ エラーアンプ
１１０ 電流アンプ
１１２ 電流コンパレータ
１１４ スイッチ
１１６ 論理回路
１１８ 駆動回路
１２２ シャットダウン／同期回路
１２４ 負帰還レギュレーション回路網
１２６ 発振器周波数シフト回路網
１３６ 低抵抗値抵抗
【産業上の利用分野】
本発明は、高速スイッチングレギュレータを提供する回路および方法に関する。より詳細には、本発明はメガヘルツオーダーの周波数でスイッチング可能であり、かつ従来利用されてきた相当低速で動作するバイポーラスイッチングレギュレータの効率に匹敵しうる、またはそれを上回る効率で動作しうる高速バイポーラ集積回路スイッチングレギュレータを提供する回路および方法に関する。
【０００２】
【従来の技術】
バッテリ駆動式の携帯型コンピュータが増加するにつれ、効率的なＤＣ−ＤＣ電力変換に対する需要も増大しつつある。バッテリの寿命は、携帯型システムにとって最も重要なものである。その他考慮すべき重要な点は、大きさ、重さおよびコストを低く抑えることである。
【０００３】
スイッチングレギュレータは、高い効率で携帯システムのバッテリ電圧を異なる電圧に変換する手段を提供するものとして長い間、知られてきた。しかしながら、従来から利用されてきたバイポーラ集積回路レギュレータに伴う問題は、スイッチが比較的低い周波数（例えば、１００ｋＨｚの近辺）で動作することであった。このような低い周波数の場合、回路はほどほどの効率で動作が可能ではあるが、その一方で比較的大きな外付けインダクタおよびその他の要素を用いてスイッチングレギュレータを構成する必要が生ずる。従来から利用されてきた外付け部品の少ない高速バイポーラスイッチングレギュレータは、効率の悪さが問題であって、そのため多くの電池のパワーを消費していた。
【０００４】
上記を鑑みれば、レギュレータと共に用いられる外付けインダクタおよびその他の部品の大きさ、重さおよびコストを削減するためには、高い周波数で動作する改良型集積回路のバイポーラスイッチングレギュレータを提供することが望まれる。
【０００５】
また、携帯システムにおいてバッテリの寿命を延ばすためには、高い周波数で動作する集積回路スイッチングレギュレータを提供することが望まれる。
【０００６】
【発明が解決しようとする課題】
しかしながら、上述の従来技術においては、つぎに示す問題があった。すなわち、従来から利用されてきたバイポーラ集積回路レギュレータに伴う問題は、スイッチが比較的低い周波数（例えば、１００ｋＨｚの近辺）で動作することであった。このような低い周波数の場合、回路はほどほどの効率で動作が可能ではあるが、その一方で比較的大きな外付けインダクタおよびその他の要素を用いてスイッチングレギュレータを構成する必要が生ずる。
【０００７】
いっぽう、従来から利用されてきた外付け部品の少ない高速バイポーラスイッチングレギュレータは、効率の悪さが問題であって、そのため多くの電池のパワーを消費していた。
【０００８】
上記のことより、本発明の目的は、レギュレータとともに用いられる外付けインダクタおよびその他の部品の大きさ、重さおよびコストを削減するために、高い周波数で動作する、改良型集積回路のバイポーラスイッチングレギュレータを提供することにある。
【０００９】
本発明の目的は、また、携帯システムにおいてバッテリの寿命を延ばすために、高い効率で動作する集積回路スイッチングレギュレータを提供することにある。
【００１０】
【課題を解決するための手段】
本発明による駆動回路は、負荷に接続されるトランジスタスイッチを備えている回路における駆動回路であって、該スイッチをオンするのに充分な大きさの駆動電流を発生する手段であって、該駆動電流が第１の信号に応答して発生される手段と、該駆動電流を該スイッチに供給する手段であって、該駆動電流が第２の信号に応答して発生される手段と、該第２の信号以前に該第１の信号を発生することによって、該スイッチに供給される以前の大きさで該駆動電流を発生させる手段と、を備えており、そのことにより上記目的が達成される。
【００１１】
本発明による駆動回路は、負荷に接続されるトランジスタスイッチを備えている回路における駆動回路であって、第１の電位源に結合されている第１のトランジスタであって、第１の信号に応答して該スイッチをオンするのに充分な大きさで駆動電流を発生する第１のトランジスタと、第２の電位源に結合されている第２のトランジスタであって、該第１のトランジスタに結合されているベースを有し、第２の信号に応答して該スイッチに駆動電流を供給する第２のトランジスタと、該第２の信号以前に該第１の信号を発生することによって、該スイッチに供給される以前の大きさで該駆動電流を発生させる制御回路と、を備えており、そのことにより上記目的が達成される。
【００１２】
ある実施例では、前記制御回路が、一定時間の遅延を発生する発振器回路と、前記第２のトランジスタがオンされる以前に、前記第１のトランジスタにおける前記駆動電流が前記充分な大きさに達するように、該一定時間の遅延の実質的な始まりにおいて前記第１の信号を発生し、かつ該一定時間の遅延の実質的な終わりにおいて前記第２の信号を発生する論理回路と、を備えていてもよい。
【００１３】
ある実施例では、前記第１および第２の電位源が同一の供給源であってもよい。
【００１４】
本発明による駆動回路は、負荷に結合されるのに適した構成のトランジスタスイッチを駆動する回路であって、該スイッチがオフである期間に後続する該スイッチがオンである期間により規定されるデューティサイクルを該スイッチが有している回路における駆動回路であって、該スイッチをオンするのに充分な大きさで駆動電流を発生する第１の手段と、該駆動電流を該スイッチに結合することによって該スイッチをオンする第２の手段と、該駆動電流を該スイッチに結合する以前に、１サイクル中の該駆動電流を該大きさで発生させる第３の手段と、を備えており、そのことにより上記目的が達成される。
【００１５】
本発明による駆動回路は、負荷に結合されるのに適した構成のトランジスタスイッチを駆動する回路であって、該スイッチがオフである期間に後続する該スイッチがオンである期間により規定されるデューティサイクルを該スイッチが有している回路における駆動回路であって、該スイッチをオンするのに充分な大きさで駆動電流を発生する第１の手段と、該駆動電流を該スイッチに結合することによって該スイッチをオンする第２の手段と、該発生された駆動電流が、該スイッチがオンされた後は該負荷を通過する電流に応じて変化する大きさを有するようにさせる第３の手段であって、該駆動電流の該大きさが、実質的に該スイッチにおける該負荷の関数である第３の手段と、を備えており、そのことにより上記目的が達成される。
【００１６】
本発明による駆動回路は、負荷に結合されるのに適した構成のトランジスタスイッチを駆動する回路であって、該スイッチがオフである期間に後続する該スイッチがオンである期間により規定されるデューティサイクルを該スイッチが有している回路における駆動回路であって、第１の電位源に結合されている第１のトランジスタであって、第１の信号に応答して該スイッチをオンするのに充分な大きさで駆動電流を発生する第１のトランジスタと、第２の電位源に結合されている第２のトランジスタであって、該第１のトランジスタに結合されているベースを有し、第２の信号に応答して該スイッチに対して駆動電流を供給する第２のトランジスタと、該発生された駆動電流が、該スイッチがオンされた後は該負荷を通過する電流に応じて変化する大きさを有するようにさせる制御回路であって、該駆動電流の該大きさが、実質的に該スイッチにおける該負荷の関数である制御回路と、を備えており、そのことにより上記目的が達成される。
【００１７】
本発明による駆動回路は、負荷に結合されるのに適した構成のトランジスタスイッチを駆動する回路であって、該スイッチがオフである期間に後続する該スイッチがオンである期間により規定されるデューティサイクルを該スイッチが有している回路における駆動回路であって、該スイッチをオンするのに充分な大きさで駆動電流を発生する第１の手段と、該駆動電流を該スイッチに結合することによって該スイッチをオンする第２の手段と、放電電流を発生することによって該スイッチをオフする第３の手段と、該発生された放電電流をブーストすることによって、該スイッチをオフするのに必要な時間を短縮する第４の手段と、を備えており、そのことにより上記目的が達成される。
【００１８】
本発明による駆動回路は、負荷に結合されるのに適した構成のトランジスタスイッチを駆動する回路であって、該スイッチがオフである期間に後続する該スイッチがオンである期間により規定されるデューティサイクルを該スイッチが有している回路における駆動回路であって、該スイッチをオンするのに充分な大きさで駆動電流を発生する第１のトランジスタと、該駆動電流を該スイッチに結合することによって該スイッチをオンする第２のトランジスタと、放電電流を発生することによって、該スイッチをオフする第３および第４のトランジスタと、該発生された放電電流をブーストすることによって、該スイッチをオフするのに必要な時間を短縮するブースト回路と、を備えており、そのことにより上記目的が達成される。
【００１９】
ある実施例では、前記ブースト回路が、該スイッチに結合されているコンデンサと、第１および第２の端部を有するインピーダンスであって、該第１の端部が該コンデンサに結合されているインピーダンスと、該第２の端部および該スイッチに結合されている第１のダイオードであって、電流を該スイッチに導くように結合されている第１のダイオードと、該第２の端部および電位源に結合されている第２のダイオードであって、電流を該電位源から導くように結合されており、それによって、該電位源からの電流が、該スイッチをオフするように供給された前記放電電流をブーストする第２のダイオードと、を備えていてもよい。
【００２０】
本発明の制御回路は、スイッチトランジスタがオフする速度を該スイッチトランジスタの飽和の深さを制限することによって制御する回路であって、該スイッチトランジスタに結合されており、該スイッチトランジスタのコレクタ−エミッタ電圧を制限する第１の手段と、該第１の手段のリンギングを低減する第２の手段であって、該第１の手段に結合されている第２の手段と、を備えており、そのことにより上記目的が達成される。
【００２１】
本発明の制御回路は、スイッチトランジスタがオフする速度を該スイッチトランジスタの飽和の深さを制限することによって制御する回路において、該スイッチトランジスタがベース、エミッタおよびコレクタを備えている回路であって、該スイッチトランジスタの該コレクタに結合されているベースを有するクランプトランジスタと、該クランプトランジスタに結合されているクランプダイオードであって、該クランプトランジスタと連動して動作することによって該スイッチトランジスタのコレクタ−エミッタ電圧を制限するクランプダイオードと、該クランプダイオードに対して結合されており、該クランプトランジスタおよび該クランプダイオードにより形成される該回路中のリンギングを低減するコンデンサと、を備えており、そのことにより上記目的が達成される。
【００２２】
本発明の電圧レギュレータ回路は、負帰還回路網を有する両極性電圧レギュレータ回路であって、エラーアンプ手段と、該エラーアンプ手段および該負帰還回路網に結合されている正のレギュレータ回路網手段と、該エラーアンプ手段および該負帰還回路網に結合されている負のレギュレータ回路網手段と、を備えている回路において、該電圧レギュレータにより正の電圧が調整されている時には、該エラーアンプ手段が帰還信号を該電圧レギュレータに供給し、かつ該負のレギュレータ回路網が非活性化され、かつ、該電圧レギュレータにより負の電圧が調整されている時には、該エラーアンプ手段および該負のレギュレータ回路網が共に動作して、帰還信号を該電圧レギュレータに供給しており、そのことにより上記目的が達成される。
【００２３】
本発明の電圧レギュレータ回路は、負帰還回路網を有する両極性電圧レギュレータ回路であって、エラーアンプ回路と、該エラーアンプ回路および該負帰還回路網に結合されている正のレギュレータ回路網と、該エラーアンプ回路および該負帰還回路網に結合されている負のレギュレータ回路網と、を備えている回路において、該電圧レギュレータにより正の電圧が調整されている時には、該エラーアンプ回路が帰還信号を該電圧レギュレータに供給し、かつ該負のレギュレータ回路網が非活性化され、かつ、該電圧レギュレータにより負の電圧が調整されている時には、該エラーアンプ回路および該負のレギュレータ回路網が共に動作して、帰還信号を該電圧レギュレータに供給しており、そのことにより上記目的が達成される。
【００２４】
本発明による駆動回路は、負荷に結合されるのに適した構成のトランジスタスイッチを駆動する回路であって、該スイッチがオフである期間に後続する該スイッチがオンである期間により規定されるデューティサイクルを該スイッチが有している回路における駆動回路であって、該スイッチをオンするのに充分な大きさで駆動電流を発生する第１の手段と、該駆動電流を該スイッチに結合することによって該スイッチをオンする第２の手段と、ブースト電流を発生することによって、該スイッチがオフからオンに過渡する間に該スイッチ駆動電流を一時的に増大させる第３の手段と、該スイッチがオフである間に、該スイッチへの該駆動電流を実質的に低減する第４の手段と、該発生された駆動電流が、該スイッチがオンされた後は該負荷を通過する電流に応じて変化する大きさを有するようにさせる第５の手段であって、該駆動電流の該大きさが、実質的に該スイッチにおける該負荷の関数である第５の手段と、を備えており、そのことにより上記目的が達成される。
【００２５】
本発明による駆動回路は、負荷に結合されるのに適した構成のトランジスタスイッチを駆動する回路であって、該スイッチがオフである期間に後続する該スイッチがオンである期間により規定されるデューティサイクルを該スイッチが有している回路における駆動回路であって、該スイッチをオンするのに充分な大きさで駆動電流を発生する第１のトランジスタと、該駆動電流を該スイッチに結合することによって該スイッチをオンする第２のトランジスタと、ブースト電流を発生することによって、該スイッチがオフからオンに過渡する間に該スイッチ駆動電流を一時的に増大させるブースト回路と、該スイッチがオフである間に、該発生された駆動電流を実質的に低減する保存回路と、該発生された駆動電流が、該スイッチがオンされた後は該負荷を通過する電流に応じて変化する大きさを有するようにさせる制御回路であって、該駆動電流の該大きさが、実質的に該スイッチにおける該負荷の関数である制御回路と、を備えており、そのことにより上記目的が達成される。
【００２６】
本発明によるオーバーシュート回復回路は、負荷に接続されるトランジスタスイッチを有する回路におけるオーバーシュート回復回路であって、該レギュレータの状態をモニタするエラーアンプ手段と、該エラーアンプの状態が正常から不平衡へと移るトリップ点を設定するトリップ点設定手段と、該エラーアンプ手段に結合されており、かつ、該エラーアンプ手段の出力電流を受け取るのに適した構成のカレントミラー手段と、該カレントミラー手段に結合されており、該エラーアンプ手段の出力電流における相対的変化に応答する制御手段であって、不平衡エラーアンプ状態が存在する時にはオンされ、その他の時にはオフされる制御手段と、を備えており、そのことにより上記目的が達成される。
【００２７】
本発明によるオーバーシュート回復回路は、負荷に接続されるトランジスタスイッチを有する回路におけるオーバーシュート回復回路であって、エラーアンプと、該エラーアンプに結合されており、該エラーアンプの差動出力電流をモニタするカレントミラーと、該カレントミラーに結合されている制御トランジスタであって、該エラーアンプが比較的平衡の取れた状態で動作している間はオフ状態で動作し、かつ比較的不平衡な状態が発生する時にはオン状態で動作する制御トランジスタと、該エラーアンプに結合されており、該オーバーシュート回復回路が活性化されるトリップ点を設定するオーバーシュートトリップ点抵抗と、を備えており、そのことにより上記目的が達成される。
【００２８】
本発明による同期・シャットダウン回路は、負荷および発振器回路に接続されるトランジスタスイッチを有している電圧レギュレータ回路において、単一の入力ノードから同期機能およびシャットダウン機能を行う回路であって、該発振器回路および該単一の入力ノードに結合されている同期回路であって、該入力ノードに対して同期信号を与えることによって、該レギュレータ回路の本来の周波数ではなく、該同期信号により決定される周波数で該レギュレータ回路が駆動され、かつ、ロー信号を与えることによって、シャットダウン信号が該レギュレータ回路に与えられる同期回路と、該入力ノードに与えられた同期信号が周期的にローになる時に、該レギュレータ回路がシャットダウン状態に駆動されることを防止する保護回路と、を備えており、そのことにより上記目的が達成される。
【００２９】
【作用】
本発明のこれらの目的は、改良型集積回路のバイポーラスイッチングレギュレータ回路により達成される。この回路は、メガヘルツのオーダーで動作し、かつ従来から利用可能であった相当低い周波数で動作するスイッチングレギュレータの効率に匹敵するか、またはそれを上回る効率で動作する。この回路は、３つの駆動電流を供給する。即ち、電力を節約するために低く、またはゼロに保たれる第１の（ｎｏｍｉｎａｌ、ノミナルの）連続電流、スイッチがオフからオンへの過渡状態にあるときに、スイッチング素子がオンする速度を速くするために供給される第２の（ブーストされた）電流、およびスイッチをオンにした後に、そのスイッチを所望の飽和点に維持するために供給される第３の（駆動）電流の３つである。電力を節約するためには、駆動電流および／またはブースト電流は、スイッチの負荷の関数として変化する。スイッチが効率よく、かつ電力を節約しうるようにオフする速度を速くするために、スイッチがオンからオフへの過渡状態にあるとき、追加回路はスイッチの基本放電電流を一時的にブーストする。
【００３０】
本発明の回路は、さらに、スイッチをオンにする前に、駆動電流を流し始めることによってスイッチが過渡状態を経る速度を増す（それにより、スイッチがオンするときには、その駆動電流は、すでにランプ状に増加している）。本発明において、追加の回路は、共通エラーアンプを用いることによって、レギュレータが２つの極性（正または負）の出力をレギュレートできるようにするために設けられている（その結果、部品点数および回路の複雑さを低減できる）。また、この回路は、レギュレータをシャットダウンさせたり、同期させたりするために用いられる、多機能ノードとしても作用しうる。さらに別の回路が、出力のオーバシュート条件からの回復（ｒｅｃｏｖｅｒｙ）を改善するために設けられている。最後に、改善されたクランプは、スイッチが深く飽和領域内において動作する（その場合、スイッチング速度が低くなり、効率が低下する）ことを防ぐので、その結果、従来から知られている設計を用いる場合に比べて、非飽和ループの安定性が増すことができる。
【００３１】
【実施例】
本発明の上記目的およびその他の目的は、添付の図面を参照して述べる以下の詳細な説明を考慮すれば自ずから明らかになろう。なお、全図面を通して同一の参照番号は同一の構成要素を指す。
【００３２】
図１は、本発明の原理を具体化する電流モードのスイッチングレギュレータを示す模式的ブロック図である。以下の説明では、本発明の原理を電流モードレギュレータに適用するものとして記載するが、以下に記す原理の多くがその他のレギュレータ回路にも同様に適用可能であることは、当業者には自明であろう。
【００３３】
スイッチングレギュレータ１００は、スイッチ１１４を駆動するのに、低電圧降下（ｌｏｗ ｄｒｏｐｏｕｔ）レギュレータ１０２、トリムされた（ｔｒｉｍｍｅｄ）発振器１０４、トリムされた基準電圧１０６、エラーアンプ１０８、電流アンプ１１０、および電流コンパレータ１１２を備えうる。後述するように、本発明の原理によれば、レギュレータ１００はまた、駆動ブースト回路１２０と同様に、スイッチ１１４を駆動するのに、論理回路１１６および駆動回路１１８もまた備えうる。さらにレギュレータ１００はまた、結合型シャットダウン／同期回路（ｃｏｍｂｉｎｅｄ ｓｈｕｔｄｏｗｎ ａｎｄ ｓｙｎｃｈｒｏｎｉｚａｔｉｏｎ ｃｉｒｃｕｉｔ）１２２も備えうる。この回路１２２は単一の入力ピン、負帰還レギュレーション回路網（ｎｅｇａｔｉｖｅ ｆｅｅｄｂａｃｋ ｒｅｇｕｌａｔｉｏｎ ｎｅｔｗｏｒｋ）１２４および発振器周波数シフト回路網（ｏｓｃｉｌｌａｔｏｒ ｆｒｅｑｕｅｎｃｙ ｓｈｉｆｔｉｎｇ ｎｅｔｗｏｒｋ）１２６を用いている。図９を参照して後により詳細に説明するように、負帰還回路網１２４はフィードバックアンプ１２８、抵抗１３０および１３２、ならびに、図１においては単なるダイオード１３４として示されているが、出力が低下する時にアンプの出力をブロックする手段を備えうる。電流アンプ１１０は、低抵抗値の抵抗（例えば０．１オーム）１３６を用いてスイッチ１１４を通過する電流を測定する。各種ノードＳＤ／ＳＹＮＣ、ＮＦＢ、ＦＢ、ＶＣ、ＳＷＯおよびＶＩＮの関数もまた、以下に示すより詳細な説明で明らかにする。
【００３４】
図２は、本発明の原理を具体化する集積回路スイッチングレギュレータの駆動部のある実施態様を詳細に示す模式図である。この回路は、端子ＶＩＮおよびＧＮＤに対して印加されるＤＣ入力電圧源に結合されるように設計されている。
【００３５】
図２に示す回路において、上記スイッチはＮＰＮパワートランジスタ１１４から構成される。ＰＮＰトランジスタ２２６Ｅは、トランジスタ２５０と連動して駆動電流をこのスイッチに供給する。端子ＳＷＯは外付け負荷（図示せず）に接続されるスイッチ出力端子であり、また、この負荷は電位源に結合されている。この外付け負荷は典型的には、少なくとも１つの電流方向づけ（ｃｕｒｒｅｎｔ−ｓｔｅｅｒｉｎｇ）ダイオード、誘導子およびその他の要素を従来通りの配置（例えば、バック（ｂｕｃｋ）、フライバック（ｆｌｙｂａｃｋ）またはブースト式構成）で備えており、それによって完全なスイッチングレギュレータを実現する。端子ＩＳＷは、スイッチ１１４を通過する電流の測定を（抵抗１３６を用いて）行うことができるノードである。例えば、図２に示す回路を電流モードのスイッチングレギュレータに用いる場合には、抵抗１３６に印加される電圧を用いてスイッチ１１４を遮断するタイミングを決定することができる。測定されたこの電圧を、電流遮断点を表すように設定された基準電圧と比較する。測定された電圧が基準電圧を超えている場合には、電流トリップ点に到達しているのであるからスイッチ１１４は遮断される（回路がシャットダウンされている、即ち高インピーダンス状態が存在している時には、過剰な漏れ電流の発生によりスイッチ１１４がオンしてしまう事態を抵抗２２４により防止することができる）。
【００３６】
スイッチ１１４は、ＮＰＮトランジスタ２４０、２４２、２５４および２５６を介して信号ＳＷＯＮ（”ＳＷｉｔｃｈ ＯＮ”）によりオン／オフすることができる。ＳＷＯＮをディアサートする（ｄｅ−ａｓｓｅｒｔ）（信号がローになる）とき、トランジスタ２４０および２５２がオフにされる。その結果、ＰＮＰトランジスタ２２６Ｃおよび２２６Ｄのコレクタにより供給される電流によってトランジスタ２４２および２５６のベースを駆動し、それによってこれらのトランジスタをオンにすることができる（後により詳細に説明するように、トランジスタ２２６Ａ〜２２６Ｅは制御可能な電流源を形成する。図では５つの個別のトランジスタとして示しているが、これら５つのトランジスタ２２６Ａ〜２２６Ｅは、回路の実際の実施態様においては、それに代わって多数のコレクタＡ〜Ｅを有する単一のトランジスタ２２６として実現されうることは当業者には容易に認識できよう。いずれの場合でも、シャットダウンつまり高インピーダンス状態にある時にはベースに接続されている抵抗２０２により、トランジスタ２２６はオフ状態に維持される）。トランジスタ２４２をオンにすると、トランジスタ２５０のベースはローに引かれ（ｐｕｌｌｅｄ）、それによってこのトランジスタをオフにする（トランジスタ２５０は抵抗２２０によりオフ状態に維持される）。これによってベース駆動電流がトランジスタ１１４に到達するのを防止できるので、スイッチがオフ状態に維持される。後により詳細に説明するように、トランジスタ２５６は、スイッチ１１４をオフにし、かつそれをオフ状態に維持するのに役立つ（また、ダイオード２６４はトランジスタ２５６のターンオフ速度（ｔｕｒｎ ｏｆｆ ｓｐｅｅｄ）を増すのに用いられる）。
【００３７】
信号ＳＷＯＮをアサートしてハイにすると、逆の動作が行われる。トランジスタ２４０および２５４をオンにすると、トランジスタ２２６Ｃおよび２２６Ｄのコレクタにより供給された電流がグラウンドへと分路される。トランジスタ２４０および２５４のベースは、バラスト抵抗（ｂａｌｌａｓｔ ｒｅｓｉｓｔｏｒ）２１４および２１６にそれぞれ接続されており、それによって、一方のトランジスタが飽和により他方のトランジスタも飽和状態に至らされる事態が防止できる。したがって、トランジスタ２４２および２５６はオフになる。その結果、トランジスタ２２６Ｅからのコレクタ電流は抵抗２１８を通してトランジスタ２５０のベースを駆動し、それによってこのトランジスタをオンにする。トランジスタ２５０およびＰＮＰトランジスタ２２６Ｅは、このようにスイッチ１１４のベースを駆動することによりスイッチをオンにする。
【００３８】
トランジスタ２２６Ｅにより要求される電流の量は、スイッチ１１４が多量の電流を通しているか、少量の電流を通しているかによって決定される。スイッチ１１４に与えられる負荷が高い時には、トランジスタ２２６Ｅは、好ましくは、このスイッチをオンにして所望の動作点に至るように駆動するのに充分なほどの比較的多量の電流を供給する。これを達成するのに必要とされる駆動電流の正確な量は、スイッチ１１４に与えられる負荷次第で変動する。駆動電流の量が多すぎると、電力の浪費と効率の低下につながる。駆動電流の量が少なすぎると、スイッチが完全にオンになることができなくなり、また、このスイッチが電力損失が多い状態（ｈｉｇｈ ｐｏｗｅｒ ｄｉｓｓｉｐａｔｉｏｎ ｓｔａｔｅ）のままになり不利である。一方、スイッチ１１４をオフにする時には、トランジスタ２２６Ｅは好ましくはノミナルな（ｎｏｍｉｎａｌ）電流、即ちゼロ電流のみを供給すべきである。
【００３９】
上記説明から明らかなように、本発明のある局面では、図２に示す回路はスイッチ１１４がオフ状態にある間はスイッチ駆動電流を低減しうる回路を備えている。この回路は、信号ＳＷＤＲと連動して動作するトランジスタ２３６、２３８および２２８を備えており、また同様に抵抗２０８、２１０、２１２および２０４も備えている。この回路は以下のように動作する。
【００４０】
スイッチ１１４がオフの時（即ち、信号ＳＷＯＮがローである時）、信号ＳＷＤＲ（”ＳＷｉｔｃｈ ＤＲｉｖｅ”）はハイである。従って、トランジスタ２３６、抵抗２１０またはトランジスタ２３８には電流が流れない。トランジスタ２２６Ａ〜２２６ＥのＰＮＰ電流源回路にバイアスをかけたままにするために、抵抗２０４は、ノミナル電流を電流設定トランジスタ２２６Ａを通して流す経路を与える。基準電圧ＶＢ（図２に示す実施例の回路においては、好ましくは２．２ボルトである）により駆動されるＮＰＮトランジスタ２２８は、トランジスタ２２６Ａのコレクタ電流がトランジスタ２２６Ａのコレクタに与えられる負荷（抵抗２０４）に充分流れる（ｓｕｐｐｏｒｔ）までトランジスタ２２６Ａのベースを駆動する。基準電圧ＶＢは、当業者には自明の従来の方法をいくつか任意に組み合わせて用いることにより、図示しない回路により発生される。例えば、バンドギャップ基準回路は、バンドギャップ基準電圧ＶＢＧ（典型的には１．２４ボルト）を所望の基準電圧（例えば２．２ボルト）に調整するために、あるアンプに接続されうる。したがって、トランジスタ２２６Ａのコレクタにおける電圧は、ＶＢの大きさ（２．２ボルト）からトランジスタ２２８のベースエミッタ電圧（およそ０．７ボルト）を引いた大きさに等しい。抵抗２０４を用いてトランジスタ２２６Ａのノミナル電流を設定することにより、トランジスタ２２６Ｂ〜２２６Ｅにより供給されるノミナル電流を設定できる。これは、トランジスタ２２６Ｂ〜２２６Ｅのコレクタ電流がこれらのトランジスタの面積比（ｔｈｅ ｒａｔｉｏｓ ｏｆ ｔｈｅ ａｒｅａｓ ｏｆ ｔｈｅ ｔｒａｎｓｉｓｔｏｒｓ）の点でトランジスタ２２６Ａのコレクタ電流に関連しているからである。図２における実施例の回路に示されているように、トランジスタ２２６Ａ〜２２６Ｅの各電流の比率Ａ：Ｂ：Ｃ：Ｄ：Ｅはそれぞれ、１ｘ：０．２ｘ：０．４ｘ：１．６ｘ：５ｘである。
【００４１】
スイッチがオフにされている期間中にスイッチ駆動電流を低減する周知の方法を図３に示す。図３の回路構成においては、図１の回路は、駆動トランジスタ２２６’がＮＰＮトランジスタＱＸを介するＳＷＯＮ信号経路の一部となるように修正されている（このような構成の回路は、例えば、ＬＴ１０７４／１０７６号の”Ｓｔｅｐ−Ｄｏｗｎ Ｓｗｉｔｃｈｉｎｇ Ｒｅｇｕｌａｔｏｒ”、 １９９２ Ｌｉｎｅａｒ Ｄａｔａｂｏｏｋ Ｓｕｐｐｌｅｍｅｎｔ、 Ｌｉｎｅａｒ Ｔｅｃｈｎｏｌｏｇｙ Ｃｏｒｐｏｒａｔｉｏｎ、 第４−１９３頁〜第４−２０７頁 （１９９２）に示されている）。この回路においては、信号ＳＷＯＮがローである時、スイッチドライバ２２６’はオフである。したがって、スイッチ１１４には駆動電流が供給されない。しかしながら、この回路は図２に示す実施態様の回路ほど望ましくはない。なぜなら、バイポーラ集積回路ＰＮＰトランジスタが低速であるからである。特に、スイッチング素子がメガヘルツオーダーで動作する高速スイッチングレギュレータ回路においては、トランジスタ２２６’をオンするのに要する時間が長いために、スイッチがオンする速度が過度に遅くなる。その結果、スイッチのＡＣターンオン特性が悪化し、スイッチにおける電力が浪費される状況を招くことになる。
【００４２】
上述したように、スイッチがオフにされている期間中にスイッチへの駆動電流が低下する時に発生しうる問題としては、スイッチを再びオンに戻すのに要する時間が増大する点が挙げられる。これは、駆動電流がランプ状に増加する時間がかかるため、スイッチ自身がオンする速度が、そうではない場合に比べて低下するからである（なぜなら、トランジスタがスイッチングする速度はそのドライブ電流（ｄｒｉｖｅ）の大きさに関連しているからである）。この問題を解決するために、本発明の別の局面によれば、スイッチ自身がオンにされる以前に、ベース駆動電流をそのスイッチに対して流し始める回路が提供される。スイッチのベース駆動電流を予め流し始めることによって、駆動電流がスイッチに対して与えられる以前に、駆動電流を適切な大きさに増大させることが可能になる。スイッチ１１４がオンする速度はその駆動電流の大きさに関連しているので、駆動電流を予め流し始めると、スイッチがオンになる速度がそうしない場合よりも結果として早くなる。
【００４３】
スイッチ１１４に対する駆動電流は、スイッチ自身に先立って、信号ＳＷＤＲおよびＳＷＯＮのタイミングを用いてオンにされる。図４は、信号ＳＷＤＲおよびＳＷＯＮ、トランジスタ１１４のスイッチング（端子ＳＷＯに対するプロット（ｔｒａｃｅ）で示している）、ならびにトランジスタ２２６Ｅにより供給される駆動電流の間のタイミング関係を示すグラフである。図４において、信号ＳＷＤＲは時間Ｔ０においてローになる。これにより、トランジスタ２２６Ｅにより供給されるスイッチ駆動電流が流し始められ（オンになり）、この電流はプロットＩＣ（２２６Ｅ）により示されているようにランプ状に増加する。時間Ｔ０と時間Ｔ１との間は、スイッチ駆動電流は上昇するようにされる。時間Ｔ１において、トランジスタ２２６により供給された駆動電流が所望の大きさに到達すると、信号ＳＷＯＮがハイとなり、それによってスイッチ１１４がオンにされる。スイッチ１１４は、スイッチのコレクタ電圧の下降プロット（ＳＷＯ）により示されているように、時間Ｔ２においてオンになる。
【００４４】
図５および図６は、互いに適切なタイミングで信号ＳＷＯＮおよびＳＷＤＲを発生する回路の実施例をそれぞれ示している。これらの回路が動作する態様は、図７のタイミングチャートを参照することにより理解されうる。
【００４５】
図５はレギュレータの発振器回路５００の模式的概略回路図である。この回路５００の出力は、（図７に示すように）立ち上がり時間が立ち下がり時間よりもずっと遅いのこぎり波形である。図７において”ＣＡＰ”と記したプロットは、（図５において）”ＣＡＰ”と記したノードにおける発振器ののこぎり波形を示しており、一方、図７におけるプロット”ＳＥＴ”は、図５において”ＳＥＴ”と記したノードにおける発振器の波形である。図７における発振器サイクルは、この発振器のむ出力が降下し始める時間Ｔ０に始まる。しかしながら、発振器の出力が上昇し始める時間Ｔ１において分析を開始するほうが、この発振器の動作を理解しやすい。ＮＰＮトランジスタ５１０および５１４は電流コンパレータを形成している。このコンパレータはトランジスタ５１０のコレクタ電流（即ち、抵抗５２４を通過する第１の電流源５０２（Ｉ１）からの電流）を第２の基準電流源５０４と比較する。時間Ｔ１において、トランジスタ５１０のコレクタ電流はＩ２よりも低く、その結果、トランジスタ５１０がＳＥＴノードをローに引くことになる。これにより、トランジスタ５１６および５２２はオフになる。トランジスタ５２２をオフにしている時、コンデンサ５２６は電流源５０８（Ｉ４）により電荷が与えられる。このため、時間Ｔ１と時間Ｔ３との間に、図７においてＣＡＰと記したプロットにより示しているように、コンデンサ５２６の電圧はリニアに増加する。ＣＡＰノードにおけるこの電圧は、（電流源５０６（Ｉ３）によりバイアスのかけられた状態に維持されている）トランジスタ５１８によりトランジスタ５２０のエミッタへと伝えられる。トランジスタ５１８および５２０が結びついてユニティゲインのバッファを形成している。トランジスタ５２０のエミッタにおける電圧が上昇するにつれて、抵抗５２４およびトランジスタ５１０を通る電流も増加する。トランジスタ５１０のコレクタ電流が基準電流Ｉ２を超え、トランジスタ５１０のコレクタにおける電圧がトランジスタ５１６を充分にオンできる値に至る時間Ｔ３までＣＡＰ電圧は上昇し続ける。この現象が発生する時、ＳＥＴ端子における電圧がハイになる。その結果、トランジスタ５１６および５２２がオンになり、発振器の立ち下がり時間の開始点が定められることになる。
【００４６】
トランジスタ５１６が時間Ｔ３においてオンになる時、トランジスタ５１６は、トランジスタ５１０および５１４により形成される電流コンパレータを、接地基準電流Ｉ２へと分路することによりオフにする（ｄｉｓａｂｌｅｓ）。同時に、トランジスタ５２２はコンデンサ５２６を放電し、それによって、コンデンサ５２６およびトランジスタ５２０のエミッタに印加されている電圧を急速に低下させる（図７における時間Ｔ３と時間Ｔ４との間のＣＡＰプロットを参照）。この状態は時間Ｔ４に至るまで継続する。時間Ｔ４においては、トランジスタ５２０のエミッタに与えられている電圧は、トランジスタ５１６および５２２をオン状態に維持できるほどの値ではなくなっている。この現象が発生すると、トランジスタ５１６および５２２はオフになる。このようにして、トランジスタ５１６は電流コンパレータをリリース（ｒｅｌｅａｓｅ）し、ＳＥＴ端子が再びローになって別のサイクルを開始する。
【００４７】
発振器５００により生成されるＳＥＴ信号は、図６の論理回路により用いられ、それによって信号ＳＷＯＮおよびＳＷＤＲが発生される。スイッチ駆動電流は、発振器の立ち下がり時間の始め（即ち、図７における時間マーク（ｔｉｍｅ ｍａｒｋ）Ｔ０。図４も参照のこと）に流し始められる。図７における時間Ｔ０と時間Ｔ１との間の「デッドゾーン（ｄｅａｄ−ｚｏｎｅ）」により、即ち発振器ののこぎり波が低下し始める時間により、スイッチがオンにされる（図４を参照）時刻（Ｔ１）に一定の遅延がもたらされる。図６において、トランジスタ６０２および６０４（それぞれ電流源６１０（Ｉ１）および６１２（Ｉ２）からバイアスされた電流を受け取る）はセット／リセット用のフリップフロップを形成する。時間Ｔ０以前に、このフリップフロップはＲＥＳＥＴ信号をアサートすること（ａｓｓｅｒｔｉｏｎ）によりリセットされる（このＲＥＳＥＴ信号は、電流モードのレギュレータについてスイッチ電流が上記電流トリップ点を超える時に発生される）。このＲＥＳＥＴ信号が一時的にローにアサートされる時、トランジスタ６０６がオフにされて信号ＳＷＤＲをハイにし、かつ、トランジスタ６０２がオフにされてＳＷＯＮ信号が（ダイオード６１６を通して）ローに引かれる。その結果、フリップフロップはリセット状態にスイッチングされる（トランジスタ６０２はオフであり、またトランジスタ６０４はオンである）。時間Ｔ０において、発振器５００からのＳＥＴ信号はハイにアサートされる（図７を参照）。これによりトランジスタ６０８がオンになるので、そのコレクタは強制的にローにされ、それによってトランジスタ６０４がダイオード６２０を介してオフにされる。その結果、トランジスタ６０４のコレクタはハイになり、またこのようにしてフリップフロップが「セット」される（トランジスタ６０２はオンであり、トランジスタ６０４はオフである）。これにより、（電流源６１２がトランジスタ６０６のベースを駆動するので）トランジスタ６０６がオンになり、したがってトランジスタ６０６のコレクタはローになる。また、このトランジスタ６０６は（前述したように）ＳＷＤＲ信号をローにアサートする。トランジスタ６０８もまた、ダイオード６１８を介して信号ＳＷＯＮをローに保持するので、この時信号はアサートされない。しかしながら、時間Ｔ１においてＳＥＴ信号はローになる（図７を参照）。これにより、トランジスタ６０８はオフになり、そのコレクタがハイになって信号ＳＷＯＮをアサートする（このコレクタは電流源６１４（Ｉ３）からそのバイアス電流を受け取る）。したがって、図５および図６に示す回路は、スイッチ自身がオンになる以前に、スイッチに対する駆動電流をオンにする。
【００４８】
前述したように、スイッチ駆動電流を予め流し始めることにより、スイッチがオフからオンに過渡する速度を増すことができる。なぜなら、既に述べたように、トランジスタがスイッチオンする速度はその駆動電流に関係しているからである。駆動電流が増すにつれて、スイッチング速度も増していく。しかしながら、駆動電流が大きすぎると、効率は低下してしまう。回路の効率に不必要な影響を与えることなしにトランジスタ１１４のスイッチング速度を増すためには、本発明のさらに別の局面によれば、図２に示す回路にはさらに、スイッチに与えられる駆動電流を、スイッチが必要とする駆動電流の量の関数として変化させる回路が設けられる。さらに、この回路は、このスイッチングが行われる速度を増すために、スイッチがオンに切り替わる間にスイッチに与えられる駆動電流を一時的にブーストする。このスイッチがオンになった後、およびスイッチがオン状態を維持している間は、駆動電流は、スイッチに与えられる負荷の関数として変化するレベルに低減される。この回路は以下のように動作する。
【００４９】
再び図２を参照して説明する。前述したように、スイッチ１１４がオフである間は信号ＳＷＤＲはディアサートされる（即ち、ハイである）。この状態で、トランジスタ２２６Ｅは、抵抗２０４の値により設定されるノミナルな（つまりゼロの）第１の電流を生成する。しかしながら、信号ＳＷＤＲがローになりスイッチ駆動電流をオンにするとき、トランジスタ２２６Ａのコレクタに与えられている負荷が増大して、抵抗２０４および２１０を通って流れる電流とトランジスタ２３６および２３８のコレクタ電流との和に等しくなる。これにより、トランジスタ２２６Ｅが、スイッチを非常に迅速にスイッチオンできるように計算された第２の（ブーストされた）電流を生成できるようになる。
【００５０】
トランジスタ２３６がオンになると、信号ＳＷＤＲはローになる。なぜなら、そのベースは電圧ＶＣ２により駆動されるからである。この電圧は、所望のスイッチ電流トリップ点を表す電圧ＶＣが内部でバッファされたもの（ｉｎｔｅｒｎａｌｌｙ ｂｕｆｆｅｒｅｄ ｖｅｒｓｉｏｎ）である。以前に述べたように、スイッチ１１４に与えられる負荷が変化するにつれてこの電圧も変化する。電流トリップ点の電圧（ＶＣ）はスイッチ１１４を通る電流と密接に関連しているので、トランジスタ２３６のコレクタ電流はスイッチ電流に従うことになる。したがって、トランジスタ２２６Ｅからスイッチ１１４が受け取る駆動電流の量はスイッチの負荷電流に依存することになる。その結果、スイッチが必要とするだけの量の駆動電流をスイッチに供給することができ、また、電力を保存することもできる。
【００５１】
また、ＳＷＤＲがアサートされると、トランジスタ２３８はオンになる。しかしながら、（スイッチ１１４がオンである間は持続する）トランジスタ２３６とは異なり、トランジスタ２３８は実質的にスイッチ１１４がオフからオンに過渡する期間の間のみ持続する。したがって、トランジスタ２３８は、必要とされる期間の間のみ一時的に（即ち、スイッチング速度を増すためにスイッチがオンになる時に）トランジスタ２２６Ｅがブーストされた駆動電流をスイッチ１１４に供給するようにさせる。信号ＳＷＤＲがローになる時、トランジスタ２３８はこのようにして一時的にオンになる。なぜなら、トランジスタ２３８のベースはトランジスタ２３２およびトランジスタ２２６Ｂからの少量のバイアス電流により駆動されるからである。この電流は、トランジスタ２３８のベースを基準電圧ＶＢへとクランプする（トランジスタ２３０および２３２により形成されるユニティゲインバッファがＶＢをトランジスタ２３８のベースから絶縁する。トランジスタ２３０に対するバイアスは、抵抗２０６により設定される）。したがって、ＳＷＤＲがローになると、トランジスタ２３８はオンになる。トランジスタ１１４がオフである間、トランジスタ２４４もまたオフである（なぜなら、端子ＳＷＯは負荷に結合されるとハイになるからである）。しかしながら、スイッチ１１４がオンになると、そのコレクタ電圧は低下する。これにより、トランジスタ２４４がオンになり、トランジスタ２４４はトランジスタ２３８のベースをプルダウンしてオフにする。トランジスタ２３８がオフになると、トランジスタ２２６Ａにかかる負荷は低下し、スイッチの駆動電流のブースト（ｂｏｏｓｔｉｎｇ）が停止する。トランジスタ２２６Ｅにより供給される電流は、このようにして抵抗２０４、トランジスタ２３６および抵抗２１０を通って流れる電流により決定されるレベルにまで低減される。
【００５２】
したがって、図２に示す駆動回路は、上述したように３つのそれぞれ異なる独立した電流を供給する。即ち、スイッチがオフである間に電力を保存するために供給される第１の（ノミナルな）電流、スイッチがオンである間にスイッチを所望の動作点に至るようにスイッチの負荷電流の関数として駆動するために供給される第２の（駆動）電流、および実質的にスイッチがオンになる過程の間のみ、過渡が発生する速度を増すために供給される第３の（ブーストされた駆動）電流の３つである。このように駆動回路には３つの状態を呈するので、実際の電力消費量を低減しつつスイッチング速度を増すことができる。
【００５３】
図５および図８に示す追加の回路は本発明の別の局面に関するものである。この回路においては、単一の入力ノードが同期およびシャットダウンの機能を併せて行うことができる。図５は発振器５００に結合される同期回路５２８を示している。ＳＹＮＣ／ＳＤノードは外付けピンとして作用しうるものである。即ちこのノードは、同期信号が供給されると、レギュレータをレギュレータ本来の周波数とは別の周波数で強制的に動作させる。外部同期は、例えば、単一の回路内で動作している多数のレギュレータを同期させるのに用いうるものである。
【００５４】
ＳＹＮＣ／ＳＤノードがハイに固定されている時、またはフローティングの状態である時、レギュレータ回路はその本来の周波数で動作する。なぜなら、電流源５４０（Ｉ６）がトランジスタ５３２のベースを駆動し、それをオン状態に維持するからである。トランジスタ５３２がオンである間、トランジスタ５３２は、トランジスタ５３０がオフ状態を維持できるように電流源５３８（Ｉ５）を分路する。トランジスタ５３０をオフ状態に維持することにより、同期回路５２８を発振器回路から効率よく絶縁することができる。内部発振器周波数を超える同期信号がＳＹＮＣ／ＳＤノードに供給されると、このノードは発振器をより高い周波数で強制的に動作させる。これは、コンデンサ５３６の充電および放電が原因で発生する。同期信号レベルの立ち下がりエッジは、トランジスタ５３２のベースにおける電圧が低下するようにコンデンサ５３６のレベルをシフトする。これによりトランジスタ５３２はオフになり、その結果、電流源５３８がトランジスタ５３０をオンするようになる。トランジスタ５３２がオンになると、発振器が再起動するように、電流源５０４（Ｉ２）からの基準信号が（トランジスタ５３０を通って）分路される（即ち、トランジスタ５１０に与えられるコレクタ電流が電流Ｉ２を超える時、ＳＥＴ端子がハイになり、トランジスタ５１６および５２２をオンにし、それによって発振器の立ち下がり時間の開始点が定められる）。トランジスタ５３２がオフになると、トランジスタ５３２のベースにおける電圧がトランジスタ５３２がオンに戻ることができるほど高くなるまで電流源５４０はコンデンサ５３６に電荷を与え、それによってリトリガラブルワンショット（ｒｅ−ｔｒｉｇｇｅｒａｂｌｅ ｏｎｅ ｓｈｏｔ）を形成する（かつ、サイクルが再び始まる）。さらに、回路５２８の同期特性を改善するために、トランジスタ５３４に接続されているダイオードはコンデンサ５３６の動作範囲をクランプするように設けられる。このようにして、コンデンサ５３６は典型的には＋ＶＢＥから−ＶＢＥの範囲で動作するように制限される。
【００５５】
ＳＹＮＣ／ＳＤノードがローになることによって、多くの事が発生する。図５に示す回路においては（前述したように）、発振器が同期される。さらに、これにより図８に示すようにシャットダウン信号がシャットダウン回路８００に供給される。電流源８１８（Ｉ３）は瞬時のシャットダウンを防止する内部シャットダウン遅延（図１０を参照）をもたらし、同期回路もまたＳＹＮＣ／ＳＤノードを用いることができるようにする。トランジスタ８０８がオンであれば、トランジスタ８０８は電流源８１８を分路し、コンデンサ８１２が充電されるのを防止する。トランジスタ８０４および８０６は、それらのコレクタが５：１の割合で電流を引き込むことができるように（なお、エミッタの面積比（ｅｍｉｔｔｅｒ ａｒｅａ ｒａｔｉｏ）は５：１である）カレントミラーを形成する。電流源８１６（Ｉ２）は、（上記面積比により）１．５マイクロアンペアがトランジスタ８０４のエミッタを通して流れるように、トランジスタ８０６を通して０．３マイクロアンペアを供給できるように設定される。電流源８１４（Ｉ１）は、ＳＹＮＣ／ＳＤノードがグラウンドに固定されていない限り、１．２マイクロアンペアをトランジスタ８０２および８０４に供給する。したがって、トランジスタ８０２、８０４および８０６はすべてオンであり、およそ１．８マイクロアンペアがトランジスタ８０４および８０６のエミッタにより形成されたノードを通して流れることになる（トランジスタ８０２は、ＳＹＮＣ／ＳＤノードの状態（ｓｔａｔｕｓ）次第でトランジスタ８０８がオン／オフするしきい値のレベルをシフトする）。この電流は、トランジスタ８０８がオンされるように、電流源８２０（Ｉ４）により引かれる電流よりも多い（例えば０．６マイクロアンペア）。
【００５６】
ＳＹＮＣ／ＳＤノードに供給される同期信号は（図１０の一番上のプロットに示すように）、このノードを周期的にグラウンドにし、それによって電流源８１４を分路する。これにより、わずか０．３マイクロアンペアがエミッタのノードから流れる（即ち、０．３マイクロアンペアが電流源８１６からトランジスタ８０６を通って流れる）ようにトランジスタ８０２および８０４がオフされる。この電流は、電流源８２０にうちかてるほどの量ではないので、トランジスタ８０８がオフになり、コンデンサ８１２が充電され始める（図１０の一番下のプロットの時間Ｔ０から時間Ｔ１を参照）。いったん同期信号が立ち上がると、コンデンサ８１２が放電され、サイクルが再び開始する。ＳＹＮＣ／ＳＤノードがグラウンドに固定されると、トランジスタ８０８はオフ状態を維持し、それによって、トランジスタ８１０がオンになりシャットダウンが達成されるまでコンデンサ８１２の電荷が増大すること（図１０の一番下のプロットの時間Ｔ３から時間Ｔ４を参照）が可能になる。
【００５７】
図８に示す追加の回路は、本願に記載の多くの回路により用いられるバンドギャップ基準電圧（ＶＢＧ）を発生する。したがって、このレギュレータ回路を（電力消費を大幅に低減するために高インピーダンスの状態に維持し）シャットダウンさせるためには、バンドギャップ発生器をシャットダウンしさえすればよい。このバンドギャップ発生器は本質的にトランジスタ８２２、８２４、８２６および８２８（トランジスタ８２２および８２４はカレントミラーを形成する）により形成される。トランジスタ８２６および８２８には、６０ミリボルトの差が２つのエミッタの間に生成するように、１０：１のエミッタ面積比が与えられる。この電圧は、抵抗８４４の中に電流が確かに流れるようにするために抵抗８３８に対して印加される。この抵抗は所望のバンドギャップの電圧（例えば１．２４ボルト）を得るために選択される。トランジスタ８３０Ｃはバンドギャップ回路を駆動する。トランジスタ８３０Ｂのコレクタを流れる電流（およそＶＢＧに等しい電圧である。トランジスタ８３２のＶＢＥは抵抗８４０にかかるように発生され、トランジスタ８３０Ｂを通して電流を生成する）は、バンドギャップ回路がオンである間は、トランジスタ８３０Ｃのコレクタを通してミラーされる（トランジスタ８３０Ｃからの過剰な駆動電流は、トランジスタ８４２により分路される）。コンデンサ８１２がランプ状に増加し続ける場合（即ち、ＳＹＮＣ／ＳＤがロー状態を維持する場合）には、トランジスタ８１０がオンになり、バッファトランジスタ８３４を通して電流が引かれて、バンドギャップがローになる。バンドギャップがローになると、トランジスタ８３２のエミッタがローになり、電流がもはやトランジスタ８３０Ｂを通って流れなくなる。したがって、このレギュレータ回路は、同期信号が供給されるノードと同じノードからシャットダウンすることができる。
【００５８】
本発明によればまた、レギュレータをオンにして正の電圧あるいは負の電圧のいずれかを調整しうる回路が設けられる。両極性（ｄｕａｌ ｐｏｌａｒｉｔｙ）のレギュレーションが必要とされる場合には、従来の回路においては、所望のすべての機能を達成するのにいくつかピンを追加して設ける必要があり、また外付け部品もいくつか追加して設ける必要があった。本発明の回路においてはただ１つのピンを追加して用いるのみであり、外付け部品は必要ではない。図９は、オーバーシュート回復（ｏｖｅｒｓｈｏｏｔ ｒｅｃｏｖｅｒｙ）回路９００を備えているエラーアンプ１０８および負帰還回路網１２４を詳細に示す模式図である。エラーアンプ１０８は、一対の差動トランジスタ９０２（負の入力）および９０４（ＶＢＧに固定されている正の入力）により形成される。このエラーアンプは、抵抗９２０ならびにトランジスタ９１４、９１６、９１８Ｃおよび９１８Ｄにより形成される電流源からの電流を受け取る（抵抗９２０およびトランジスタ９１８Ｄは、図９に示す回路に対する電流を設定する）。トランジスタ９０２および９０４は、それぞれトランジスタ９０６Ａおよび９０８Ａ（ダイオードに接続されたトランジスタ）に結合されているコレクタを有する。これらのトランジスタ９０６Ａおよび９０８Ａは、それぞれトランジスタ９０６Ｃおよび９０８Ｃに結合されているベースを有する。トランジスタ９０６Ｃは、カレントミラーを形成しているトランジスタ９１０および９１２にコレクタ結合されている。ここで、アンプの出力はトランジスタ９０８Ｃおよび９１２のコレクタの間のノード（ＶＣ）から取られている。このようにして、ＦＢとＶＢＧとの間のいかなる不平衡もトランジスタ９０２および９０４からトランジスタ９０６Ａおよび９０８Ａを通してカレントミラーへとミラーされ、その結果、トランジスタ９０８Ｃおよび９１２のコレクタにおける電流が等しくなくなる。この差動は、ＶＣを介してコンパレータ１１２に帰還され、それによって電流遮断点（ｃｕｒｒｅｎｔ ｓｈｕｔ ｏｆｆ ｐｏｉｎｔ）が調整される。
【００５９】
負帰還回路網は、差動アンプトランジスタ９２２および９２４、カレントミラートランジスタ９２６および９２８、電流源トランジスタ９３０、レベルシフトトランジスタ９３２および９３４、入力トランジスタ（グラウンドに固定されている正の入力）９３６および入力トランジスタ（抵抗１３０と抵抗１３２との間のノードに固定されている負の入力）９３８、ならびに出力トランジスタ９４０を備えている。上述のエラーアンプ１０８と同様に、アンプへの入力に平衡が保たれている場合は、トランジスタ９２２および９２６のコレクタからの電流は互いにキャンセルし合い、それによって出力トランジスタ９４０のベース上には（ノードＦＢをＶＢＧへと駆動するのに充分なだけの）正味の電流がほとんど存在しなくなる。
【００６０】
本発明の負帰還回路網により得られる利点としては、正および負の入力電圧を調整するに当たってレギュレータが同一のエラーアンプを用いる点が挙げられる。この回路網の回路は、正の電圧が調整されている時にはその調整に影響を及ぼすことなしに負帰還アンプがその回路から除去されるように構成されている。正の電圧が調整される時、ＦＢノードは正のレギュレータ回路網に接続される。この回路網はＦＢを基準電圧（ＶＲＥＦ）へと調整するが、一方ＮＦＢノードはフローティングする。ＶＢ（今はＶＲＥＦに等しい）もまた、抵抗１３２を通して負帰還アンプの負の入力に供給されて、負のアンプの出力をオフにし、またこの負のアンプをエラーアンプから絶縁する（負の入力は正の電圧を有しており、正の入力はグラウンドにある。したがって、出力はノードＦＢをプルダウンしようとするが、トランジスタ９４０が（図１のダイオード１３４と同様に作用する）ＰＮＰ型であるので、それをプルダウンしえない）。負の電圧の調整を行う間、ＦＢノードはフローティングし、ＮＦＢノードは、ＮＦＢを−２ＶＲＥＦに調整する負のレギュレータ回路網に接続される。この場合、負帰還アンプはＦＢノードをおよそＶＲＥＦに駆動する（なぜなら、トランジスタ９４０は今オンになっているからである）。したがって、正および負の電圧調整は、発振器周波数のシフト、オーバーシュートの改善およびループ周波数の補償を含む多数の機能を保持している通常のエラーアンプを用いることにより達成される。
【００６１】
図９に示す本発明の別の局面によれば、スタートアップ時あるいは過重負荷からの回復後のいずれかに、典型的なレギュレータには必ずといってもいいほど発生するオーバーシュートを制限するオーバーシュート回復回路（ｏｖｅｒｓｈｏｏｔ ｒｅｃｏｖｅｒｙ ｃｉｒｃｕｉｔ）９００が提供される。オーバーシュート回復回路９００は、トランジスタ９０６Ｂおよび９０８Ｂを備えている（これらのトランジスタは、それぞれトランジスタ９０６Ａ／９０６Ｃおよび９０８Ａ／９０８Ｃと共通のベース、カレントミラートランジスタ９４２および９４４、制御トランジスタ９４６、エミッタ制限抵抗（ｅｍｉｔｔｅｒ ｄｅｇｅｎｅｒａｔｉｏｎ ｒｅｓｉｓｔｏｒ）９４８および９５０、ならびにシャント抵抗（ｓｈｕｎｔｉｎｇ ｒｅｓｉｓｔｏｒ）９５２を備えている）。この回路は以下のように動作する。
【００６２】
正常な状態の間、一対の差動エラーアンプ１０８（トランジスタ９０２および９０４）は（電流がエラーアンプにおいてトランジスタ９０６および９０８を通してトランジスタ９１０および９１２にミラーされたので）トランジスタ９４２および９４４にミラーされる。エラーアンプの状態に平衡がとれている時、トランジスタ９４２および９４４は等しい電流で駆動されるが、エミッタの面積が等しくない（トランジスタ９４２と９４４との間の比率はおよそ２：３である）ので、トランジスタ９４４は飽和状態に至らされる。これにより、トランジスタ９４４のコレクタがローになるので、トランジスタ９４６がオフになる。トランジスタ９４６がオフである間、オーバーシュート回復回路９００は本質的にエラーアンプから断続される。スタートアップ時あるいはその他の時にオーバーシュート状態が発生するとき、差動ペア９０２／９０４に現れる電流差動によりトランジスタ９４４が飽和状態から脱する。トランジスタ９４４のコレクタはハイになり、トランジスタ９４６をオンにする。それによって、過剰な電流がＶＣノードから引かれる（抵抗９５２は、トランジスタ９４６がＶＣから引き出す電流の量を制御する）。オーバーシュート回復回路が活性化するトリップ点は、抵抗９４８および９５０ならびにトランジスタ９４２および９４４のエミッタ面積比により設定される。従来の技術に対してこの技術が優れている点は、ＶＣノードに与えられる高い負のスルー（ｓｌｅｗ）電流が可能になる（ｐｅｒｍｉｔｔｅｄ）点が、調整点から遠くへ移動することである。例えば、トリップ点は、ＶＲＥＦプラス５０ミリボルトに設定しうる。
【００６３】
本発明の別の局面によれば、スイッチ１１４の動作速度を効率よく増すために、スイッチをオフにする時間を短縮しうる回路が提供される。図２において、この回路はコンデンサ２５８、抵抗２２２、ダイオードに接続されたトランジスタ２５２およびダイオード２６０を備えている。この回路は以下のように作用する。
【００６４】
トランジスタ１１４がオフになる速度は、そのベース放電電流に関連する。一般に、
トランジスタのベース放電電流が増すにつれて、トランジスタがオフになる速度も増す。コンデンサ２５８、抵抗２２２およびダイオード２６０を備えている回路は、スイッチがオンからオフへと過渡する間にスイッチ１１４のベース放電電流を一時的にブーストすることにより、この原理を活用してその過渡が発生する速度を増す。トランジスタがいったんオフになれば、このブーストは停止する。この関係は図１１に示している。図１１は、トランジスタ２５６のベース（ＩＢ）およびコレクタ（ＩＣ）電流ならびにコンデンサ２５８を通って流れる電流に関するトランジスタ２５４、２５６および１１４のコレクタにかかる電圧と時間との関係をプロットしたものである。 図１１において、スイッチ１１４がオフになるプロセスは、信号ＳＷＯＮがハイからローに過渡する時に始まる。この過渡が発生する時、図に示しているように、トランジスタ２５４および２５６がオンになり、スイッチ１１４に対してベース放電電流を供給する。トランジスタ２５６のコレクタがトランジスタ１１４のベースから除去しうる電流は、しかしながら、トランジスタ２２６Ｄがトランジスタ２５６のベースに供給しうる電流の量により制限される。スイッチ１１４のコレクタ電圧が上昇し始める（図１１においてＶＣＱ１１４と記したプロットにより示されているようにスイッチがそのオンからオフへの過渡を開始する時に発生する）時、コンデンサ２５８、抵抗２２２およびダイオード２５８はこのベース電流を増大させるように動作する。コンデンサ２５８を通ってこのように追加の電流が流れる（図１１のプロットＩ２５Ｂを参照）ことによって、トランジスタ２５６のコレクタ電流が増大し（図１１のプロットＩＣＱ２５６を参照）、それによってスイッチ１１４のベース放電電流が増大する。トランジスタ１１４のコレクタが上昇し続けるにつれて、コンデンサ２５８、抵抗２２２およびダイオード２６０はトランジスタ２５６のコレクタ電流をブーストし続ける。その結果、スイッチ１１４をオフするのに要する時間が短縮できる。
【００６５】
コンデンサ２５８を通って帰還するブーストされた放電電流は、ＡＣベースでのみ必要とされる。この電流はまた、スイッチ１１４がオフされている時（即ち、スイッチ１１４のコレクタ電圧が上昇している時）のみ必要である。したがって、ダイオード２５２は、スイッチ１１４がオンされている時に電流をブロックするのに用いられる。抵抗２２２は電流ブーストの量を制限する。図ではグラウンドとダイオード２６０のアノードとの間に結合されるものとして示されたダイオードが接続されたトランジスタ２５２は、スイッチ１１４の各オンサイクルにおいてコンデンサ２５８を放電し、それによってこのコンデンサがスイッチのコレクタ電圧をピーク検出することを防止できるように設けられている。
【００６６】
トランジスタ１１４のベース放電電流を必要な時（即ち、スイッチ１１４がオンからオフへと遷移する間）のみブーストすることによって、本発明の回路によれば、電力を不必要に消費することなしに、スイッチング速度をさらに増すことができる。トランジスタ１１４に対する放電電流は、トランジスタ２２６Ｄのコレクタ電流を増せば増すことができたはずであることは当業者には容易に認識できよう。しかしながら、この電流を永久に増やし続けると電力の浪費につながる。なぜなら、ブーストされた電流はほんの短期間のあいだしか必要でないからである。
【００６７】
本発明のさらに別の局面によれば、トランジスタ１１４がスイッチオフする速度を増し、かつ効率を改善するために、「オン」状態におけるスイッチ電圧を規定する改善型のクランプが提供される。飽和に近い状態もしくは飽和状態でトランジスタがオフになる速度が、どの程度の飽和状態でトランジスタが動作しているかに関連していることは公知である。飽和していない状態または飽和に近い状態で動作しているトランジスタは、より飽和に近い状態で動作している場合に比べて、オフになる速度が迅速になる。こういうわけで、スイッチが飽和しすぎることを防止するために、ベーカークランプが用いられることは公知である。ベーカークランプ回路の先行技術は、例えば、米国特許第４，７５５，７４１号（図６を参照）”Ｃｏｌｌｅｃｔｏｒ Ｄｉｆｆｕｓｉｏｎ Ｉｓｏｌａｔｉｏｎ −Ａ Ｎｅｗ Ｂｉｐｏｌａｒ Ｐｒｏｃｅｓｓ ｆｏｒ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔｓ、” Ｆｅｒｒａｎｔｉ Ｌｔｄ．、 ２ｎｄ Ｅｄｉｔｉｏｎ、 １９７２年１０月； およびＢｏｂ Ｍａｍｍａｎｏ、 ”Ｓｉｍｐｌｉｆｙｉｎｇ Ｃｏｎｖｅｒｔｅｒ Ｄｅｓｉｇｎ ｗｉｔｈ ａ Ｎｅｗ Ｉｎｔｅｇｒａｔｅｄ Ｒｅｇｕｌａｔｉｎｇ Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｏｒ、” Ｐｒｏｃｅｅｄｉｎｇｓ ｏｆ Ｐｏｗｅｒｃｏｎ ３、 Ｖｏｌ． ＩＩＩ： Ｔｈｉｒｄ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｓｏｌｉｄ−Ｓｔａｔｅ Ｐｏｗｅｒ Ｃｏｎｖｅｒｓｉｏｎ Ｃｏｎｆｅｒｅｎｃｅ、 １９７６年６月に記載されている。
【００６８】
しかしながら、従来のベーカークランプ回路は（その動作が帰還に依存しているので）、リンギングまたは発振などの性質をもち、回路に不安定性をもたらしうる。リンギングの発生のために電磁妨害がもたらされ、また、レギュレータ回路の効率が低下する。
【００６９】
本発明のある局面によれば、図２に示す回路により従来のベーカークランプ式スイッチに伴うこの問題を解決することができる。図２に示すベーカークランプ回路はＰＮＰトランジスタ２４８およびダイオード接続されたトランジスタ２４６から構成されている。図では結合されるものとして示しているこれらの要素のベース−エミッタ回路は、トランジスタ２５０のベースエミッタ回路およびトランジスタ１１４のベース−コレクタ回路と共にループを形成している。トランジスタ２４６および２４８のベース−エミッタ電圧は、オン状態のスイッチ１１４のコレクタ−エミッタ電圧を制限できるように選択される。トランジスタ２４６および２４８は順方向にバイアスがかけられ、その結果、電流がトランジスタ２５０のベースから分路される。このようにして、トランジスタ２４６および２４８は、スイッチ１１４のオン状態の電圧を制限する。スイッチ１１４のコレクタ−エミッタ電圧が所望のレベルよりも低い値に低下すると、トランジスタ２４６および２４８の帰還作用によりトランジスタ１１４のコレクタ電圧が、トランジスタ２４６および２４８の両方をちょうどオンできるほど低い値に低下する。したがって、トランジスタ１１４のコレクタ電圧はクランプされ、スイッチの動作点が制限される。この制限機能は、例えば、スイッチの飽和の深さを制御するのに用いられる。
【００７０】
今まで記載した範囲内で図２の回路が示す問題点は、前述したように、このベーカークランプ回路が不安定になりやすいことである。このような不安定さは、帰還ループにおける遅延によりもたらされるものである。この遅延の主要な原因は、ダイオード接続されたトランジスタに関連する大幅な遅延である。本発明によれば、図２に示すように、ダイオード接続されたトランジスタ２４６に対してコンデンサＣＦを追加することによりこのリンギングの問題が解決される。コンデンサＣＦがリンギングを低減しうる程度は、このコンデンサに対して選択された容量値に依存する。図１２は、図１に示す回路におけるコンデンサＣＦのそれぞれ異なる値に対して予想される結果を示しているが、その他の回路においてコンデンサが与える影響は、スイッチに対して選択された動作領域次第で変化する。例えば、コンデンサを全く用いないときよりも、容量の値５ｐＦ（図１２においては”５ｐＦ”と記したプロットにより示されている）を用いたほうが僅かに改善される。コンデンサＣＦの値が１０ ｐＦになることによって、”１０ ｐｆ”と記したプロットにより示しているように、安定性がさらに改善される。一方、コンデンサＣＦの値が２０ ｐＦとなると、図１２において”２０ ｐＦ”と記したプロットにより示されているように、回路が過度に補償される。このような過度の補償は望ましくない。なぜなら、それによって電力がより高い状態において、スイッチが費やす時間が長くなるからである。その結果、ある状態の下でスイッチが切り替わる速度が遅くなり、その結果ＡＣスイッチング損失が発生する。図２に示す回路の実施態様においては、コンデンサＣＦの値がおよそ１５ ｐＦであると満足のいく結果が得られた。
【００７１】
図１、図２、図３、図５、図６、図８および図９に示す回路は、現在市販されている部品を用いて実現することができる。これらの回路は、例えば、下の表１および表２に示している部品および値を用いて構成し、動作させることが可能である（なお、トランジスタについては、トランジスタの型および面積比のみを示している）。
【００７２】
【表１】
【表２】
以上、開示を目的に、本発明の好ましい実施態様を記載したが、これらの実施態様の改変は当業者には容易に発想しうるものである。例えば、本発明の回路は、スイッチングレギュレータ用の制御回路に用いられるものとして開示したが、スイッチングレギュレータを用いている回路であるかぎり、本発明がいかなるタイプの回路にも適用可能であることは当業者には理解できよう。以上に記載した本発明の実施態様が単なる例示を目的として述べられたものであり、本発明が上記実施態様に限定されないこと、および本発明が添付の特許請求の範囲のみに限定されることは当業者には自明であろう。
【００７５】
【発明の効果】
本発明によれば、改良型集積回路のバイポーラスイッチングレギュレータ回路は、メガヘルツのオーダーで動作する。その結果、従来から利用可能であった相当低い周波数で動作するスイッチングレギュレータの効率に匹敵するか、またはそれを上回る効率で動作する。
【００７６】
また、本発明によるスイッチングレギュレータ回路は、３つの駆動電流を供給する。即ち、電力を節約するために低く、またはゼロに保たれる第１の（ｎｏｍｉｎａｌ、ノミナルの）連続電流、スイッチがオフからオンへの過渡状態にあるときに、スイッチング素子がオンする速度を速くするために供給される第２の（ブーストされた）電流、およびスイッチをオンにした後に、そのスイッチを所望の飽和点に維持するために供給される第３の（駆動）電流の３つである。電力を節約するためには、駆動電流および／またはブースト電流は、スイッチの負荷の関数として変化する。スイッチが効率よく、かつ電力を節約しうるようにオフする速度を速くするために、スイッチがオンからオフへの過渡状態にあるとき、追加回路はスイッチの基本放電電流を一時的にブーストする。その結果、高い効率を得ることができる。
【００７７】
本発明の回路は、さらに、スイッチをオンにする前に、駆動電流を流し始めることによってスイッチが過渡状態を経る速度を増す（それにより、スイッチがオンするときには、その駆動電流は、すでにランプ状に増加している）。本発明において、追加の回路は、共通エラーアンプを用いることによって、レギュレータが２つの極性（正または負）の出力をレギュレートできるようにするために設けられている。その結果、部品点数および回路の複雑さを低減できる。また、この回路は、レギュレータをシャットダウンさせたり、同期させたりするために用いられる、多機能ノードとしても作用しうる。さらに別の回路が、出力のオーバシュート条件からの回復を改善するために設けられている。最後に、改善されたクランプは、スイッチが深く飽和領域内において動作する（その場合、スイッチング速度が低くなり、効率が低下する）ことを防ぐので、その結果、従来から知られている設計を用いる場合に比べて、非飽和ループの安定性が増すことができる。
【図面の簡単な説明】
【図１】本発明の原理を具体化する電流モードのスイッチングレギュレータを示す模式的ブロック図である。
【図２】本発明の原理を具体化する集積回路スイッチングレギュレータの実施例を示す模式図である。
【図３】スイッチがオフである期間中にスイッチ駆動電流を低減する従来の回路の構成を簡略化して示す模式図である。
【図４】図２に示す回路に関して、スイッチ駆動電流を時間の関数として示すグラフである。
【図５】図２に示す回路に関して、タイミング信号を発生する発振器の実施例を示す模式図である。
【図６】図２に示す回路により用いられる制御信号を発生する論理回路の実施例を示す模式図である。
【図７】図５の発振器回路により生成される出力を示すグラフである。
【図８】図２の回路をシャットダウンするシャットダウン回路の実施例を示す模式図である。
【図９】図１の回路のエラーアンプおよび負帰還回路網の実施例を示す模式図である。
【図１０】図５および図８の回路の同期関数とシャットダウン関数との間の関係を示すグラフである。
【図１１】図２に示すトランジスタ２５４、２５６および１１４のコレクタにかかる電圧と時間との関係を示すグラフである。
【図１２】図２に示すスイッチのコレクタにおける電圧と時間との関係を示し、かつ本発明のスイッチクランプ回路の安定性が改善されていることを示すグラフである。
【符号の説明】
１０２ 低電圧レギュレータ
１０４ トリムされた発振器
１０６ 基準電圧
１０８ エラーアンプ
１１０ 電流アンプ
１１２ 電流コンパレータ
１１４ スイッチ
１１６ 論理回路
１１８ 駆動回路
１２２ シャットダウン／同期回路
１２４ 負帰還レギュレーション回路網
１２６ 発振器周波数シフト回路網
１３６ 低抵抗値抵抗
Claims (13)
- 負荷に接続されるトランジスタスイッチを備えている回路における駆動回路であって、
該スイッチをオンするのに充分な大きさで駆動電流を発生する第１の手段であって、該駆動電流が第１の信号に応答して発生される、第１の手段と、
該駆動電流を該スイッチに供給する第２の手段であって、該駆動電流が第２の信号に応答して供給され、該第２の手段が該第１の手段にベース結合されている、第２の手段と、
該第２の信号より前に該第１の信号を発生することによって、該駆動電流が該スイッチに供給される前に該大きさで該駆動電流を発生させる第３の手段と、
を備えている駆動回路。 - 負荷に接続されるトランジスタスイッチを備えている回路における駆動回路であって、
第１の電位源に結合されている第１のトランジスタであって、第１の信号に応答して該スイッチをオンするのに充分な大きさで駆動電流を発生する第１のトランジスタと、
第２の電位源に結合されている第２のトランジスタであって、該第１のトランジスタに結合されているベースを有し、第２の信号に応答して該スイッチに該駆動電流を供給する第２のトランジスタと、
該第２の信号より前に該第１の信号を発生することによって、該駆動電流が該スイッチに供給される前に該大きさで該駆動電流を発生させる制御回路と、
を備えている駆動回路。 - 前記制御回路が、
一定時間の遅延を発生する発振器回路と、
前記第２のトランジスタがオンされる前に、前記第１のトランジスタにおける前記駆動電流が前記充分な大きさに達するように、該一定時間の遅延の実質的な始まりにおいて前記第１の信号を発生し、かつ該一定時間の遅延の実質的な終わりにおいて前記第２の信号を発生する論理回路と、
を備えている、請求項２に記載の駆動回路。 - 前記第１および第２の電位源が同一の供給源である、請求項２に記載の駆動回路。
- 負荷に結合されるのに適した構成のトランジスタスイッチを駆動する回路であって、該スイッチは、該スイッチがオフである期間に後続する該スイッチがオンである期間により規定されるデューティサイクルを有しており、該駆動回路は、
該スイッチをオンするのに充分な大きさで駆動電流を発生する第１の手段と、
該駆動電流を該スイッチに結合することによって該スイッチをオンする第２の手段であって、該第２の手段が該第１の手段にベース結合されている、第２の手段と、
該駆動電流を該スイッチに結合するより前に、１サイクル中の該駆動電流を該大きさで発生させる第３の手段と、
を備えている駆動回路。 - 負荷に結合されるのに適した構成のトランジスタスイッチを駆動する回路であって、該スイッチは、該スイッチがオフである期間に後続する該スイッチがオンである期間により規定されるデューティサイクルを有しており、該駆動回路は、
該スイッチをオンするのに充分な大きさで駆動電流を発生する第１の手段と、
該駆動電流を該スイッチに結合することによって該スイッチをオンする第２の手段であって、該第２の手段が該第１の手段にベース結合されている、第２の手段と、
該発生された駆動電流が、該スイッチがオンされた後は該負荷を通過する電流に応じて変化する大きさを有するようにする第３の手段であって、該駆動電流の該大きさが、実質的に該スイッチにおける該負荷の関数である第３の手段と、
ブースト電流を発生することによって、該スイッチがオフからオンに過渡する間に該駆動電流を一時的に増大させるブースト回路と、
該第１の手段に結合されたバイアスレジスタであって、該スイッチがオフである場合に 該第１の手段をバイアスするようにノミナルな電流経路を提供するバイアスレジスタと、
を備えている駆動回路。 - 負荷に結合されるのに適した構成のトランジスタスイッチを駆動する回路であって、該スイッチは、該スイッチがオフである期間に後続する該スイッチがオンである期間により規定されるデューティサイクルを有しており、該駆動回路は、
第１の電位源に結合されている第１のトランジスタであって、第１の信号に応答して該スイッチをオンするのに充分な大きさで駆動電流を発生する第１のトランジスタと、
第２の電位源に結合されている第２のトランジスタであって、該第１のトランジスタに結合されているベースを有し、第２の信号に応答して該スイッチに該駆動電流を供給する第２のトランジスタと、
該発生された駆動電流が、該スイッチがオンされた後は該負荷を通過する電流に応じて変化する大きさを有するようにする制御回路であって、該駆動電流の該大きさが、実質的に該スイッチにおける該負荷の関数である制御回路と、
ブースト電流を発生することによって、該スイッチがオフからオンに過渡する間に該駆動電流を一時的に増大させるブースト回路と、
該第１の手段に結合されたバイアスレジスタであって、該スイッチがオフである場合に該第１の手段をバイアスするようにノミナルな電流経路を提供するバイアスレジスタと、
を備えている駆動回路。 - 負荷に結合されるのに適した構成のトランジスタスイッチを駆動する回路であって、該スイッチは、該スイッチがオフである期間に後続する該スイッチがオンである期間により規定されるデューティサイクルを有しており、該駆動回路は、
該スイッチをオンするのに充分な大きさで駆動電流を発生する第１の手段であって、該駆動電流が第１の信号に応答して発生される、第１の手段と、
該駆動電流を該スイッチに供給することによって該スイッチをオンする第２の手段であって、該駆動電流が第２の信号に応答して供給され、該第２の手段が該第１の手段にベース結合されている、第２の手段と、
該第２の信号より前に該第１の信号を発生することによって、該駆動電流が該スイッチに供給される前に該大きさで該駆動電流を発生させる第３の手段であって、該第２の手段が該第１の手段にベース結合されていることによって特徴付けられている、第３の手段と、
放電電流を発生することによって該スイッチをオフする第４の手段と、
該発生された放電電流をブーストすることによって、該スイッチをオフするのに必要な時間を短縮する第５の手段と、
を備えている駆動回路。 - 負荷に結合されるのに適した構成のトランジスタスイッチを駆動する回路であって、該スイッチは、該スイッチがオフである期間に後続する該スイッチがオンである期間により規定されるデューティサイクルを有しており、該駆動回路は、
該スイッチをオンするのに充分な大きさで駆動電流を発生する第１のトランジスタと、
該駆動電流を該スイッチに結合することによって該スイッチをオンする第２のトランジスタと、
放電電流を発生することによって、該スイッチをオフする第３および第４のトランジスタと、
該発生された放電電流をブーストすることによって、該スイッチをオフするのに必要な時間を短縮するブースト回路と、
を備え、
該ブースト回路が、
該スイッチに結合されているコンデンサと、
第１および第２の端部を有するインピーダンスであって、該第１の端部が該コンデンサに結合されているインピーダンスと、
該第２の端部および該スイッチに結合されている第１のダイオードであって、電流を該 スイッチに導くように結合されている第１のダイオードと、
該第２の端部および電位源に結合されている第２のダイオードであって、電流を該電位源から導くように結合されており、それによって、該電位源からの電流が、該スイッチをオフするように供給された前記放電電流をブーストする第２のダイオードと、
を備えている、駆動回路。 - スイッチトランジスタがオフする速度を該スイッチトランジスタの飽和の深さを制限することによって制御する回路であって、
該スイッチトランジスタに結合されており、該スイッチトランジスタのコレクタ−エミッタ電圧を制限する第１の手段と、
該第１の手段のリンギングを低減する第２の手段であって、該第１の手段に結合されている第２の手段と、
を備えている制御回路。 - スイッチトランジスタがオフする速度を該スイッチトランジスタの飽和の深さを制限することによって制御する回路であって、該スイッチトランジスタがベース、エミッタおよびコレクタを備えており、該回路は、
該スイッチトランジスタの該コレクタに結合されているベースを有するクランプトランジスタと、
該クランプトランジスタに結合されているクランプダイオードであって、該クランプトランジスタと連動して動作することによって該スイッチトランジスタのコレクタ−エミッタ電圧を制限するクランプダイオードと、
該クランプダイオードに対して結合されており、該クランプトランジスタおよび該クランプダイオードにより形成される該回路中のリンギングを低減するコンデンサと、
を備えている制御回路。 - 負荷に結合されるのに適した構成のトランジスタスイッチを駆動する回路であって、該スイッチは、該スイッチがオフである期間に後続する該スイッチがオンである期間により規定されるデューティサイクルを有しており、該駆動回路は、
該スイッチをオンするのに充分な大きさで駆動電流を発生する第１の手段と、
該駆動電流を該スイッチに結合することによって該スイッチをオンする第２の手段と、
ブースト電流を発生することによって、該スイッチがオフからオンに過渡する間に該スイッチ駆動電流を一時的に増大させる第３の手段と、
該スイッチがオフである間に、該スイッチへの該駆動電流を実質的に低減する第４の手段と、
該発生された駆動電流が、該スイッチがオンされた後は該負荷を通過する電流に応じて変化する大きさを有するようにする第５の手段であって、該駆動電流の該大きさが、実質的に該スイッチにおける該負荷の関数である第５の手段と、
を備えている駆動回路。 - 負荷に結合されるのに適した構成のトランジスタスイッチを駆動する回路であって、該スイッチは、該スイッチがオフである期間に後続する該スイッチがオンである期間により規定されるデューティサイクルを有しており、該駆動回路は、
該スイッチをオンするのに充分な大きさで駆動電流を発生する第１のトランジスタと、
該駆動電流を該スイッチに結合することによって該スイッチをオンする第２のトランジスタと、
ブースト電流を発生することによって、該スイッチがオフからオンに過渡する間に該スイッチ駆動電流を一時的に増大させるブースト回路と、
該スイッチがオフである間に、該発生された駆動電流を実質的に低減する保存回路と、
該発生された駆動電流が、該スイッチがオンされた後は該負荷を通過する電流に応じて変化する大きさを有するようにする制御回路であって、該駆動電流の該大きさが、実質的に該スイッチにおける該負荷の関数である制御回路と、
を備えている駆動回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/228,478 US5672988A (en) | 1994-04-15 | 1994-04-15 | High-speed switching regulator drive circuit |
| US08/228,478 | 1994-04-15 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0884464A JPH0884464A (ja) | 1996-03-26 |
| JP3605174B2 true JP3605174B2 (ja) | 2004-12-22 |
Family
ID=22857339
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09116995A Expired - Lifetime JP3605174B2 (ja) | 1994-04-15 | 1995-04-17 | 電圧レギュレータ回路、および電圧レギュレータ回路のための駆動回路、制御回路、オーバーシュート回復回路および同期・シャットダウン回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (7) | US5672988A (ja) |
| EP (1) | EP0677861B1 (ja) |
| JP (1) | JP3605174B2 (ja) |
| DE (1) | DE69527737T2 (ja) |
Families Citing this family (35)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE59708621D1 (de) * | 1996-12-17 | 2002-12-05 | Papst Motoren Gmbh & Co Kg | Schaltnetzteil |
| DE19704089C2 (de) * | 1997-02-04 | 1999-02-11 | Deutsch Zentr Luft & Raumfahrt | Verfahren zur Steuerung eines Zerhacker(Chopper)-Treibers und Schaltungsanordnung zur Durchführung des Verfahrens |
| WO2000017784A1 (en) * | 1998-09-18 | 2000-03-30 | Tacit Knowledge Systems | Method of constructing and displaying an entity profile constructed utilizing input from entities other than the owner |
| US6034517A (en) * | 1998-10-27 | 2000-03-07 | Linear Technology Corporation | High efficiency step-down switching regulators |
| US6137267A (en) * | 1999-01-22 | 2000-10-24 | Dell Computer Corporation | Reverse current protection/current overshoot control for two quadrant battery chargers |
| US6229385B1 (en) | 1999-01-29 | 2001-05-08 | Linear Technology Corporation | Control feature for IC without using a dedicated pin |
| US6392859B1 (en) * | 1999-02-14 | 2002-05-21 | Yazaki Corporation | Semiconductor active fuse for AC power line and bidirectional switching device for the fuse |
| US6127882A (en) * | 1999-02-23 | 2000-10-03 | Maxim Integrated Products, Inc. | Current monitors with independently adjustable dual level current thresholds |
| US6198266B1 (en) * | 1999-10-13 | 2001-03-06 | National Semiconductor Corporation | Low dropout voltage reference |
| AU2001236572A1 (en) | 2000-01-27 | 2001-08-07 | Primarion, Inc. | Microelectronic current regulator |
| DE10043482A1 (de) * | 2000-09-04 | 2002-03-14 | Infineon Technologies Ag | Current-Mode-Schaltregler |
| JP3286300B2 (ja) * | 2000-10-04 | 2002-05-27 | 康久 内田 | デジタル動作アナログ緩衝増幅器 |
| US6310467B1 (en) * | 2001-03-22 | 2001-10-30 | National Semiconductor Corporation | LDO regulator with thermal shutdown system and method |
| KR20030013858A (ko) * | 2001-08-09 | 2003-02-15 | 삼성전자주식회사 | 출력 전압을 제어하는 레귤레이터 시스템 및 그 제어 방법 |
| US6661214B1 (en) | 2001-09-28 | 2003-12-09 | Itt Manufacturing Enterprises, Inc. | Droop compensation circuitry |
| US6630903B1 (en) | 2001-09-28 | 2003-10-07 | Itt Manufacturing Enterprises, Inc. | Programmable power regulator for medium to high power RF amplifiers with variable frequency applications |
| US6677736B1 (en) | 2001-09-28 | 2004-01-13 | Itt Manufacturing Enterprises, Inc. | Energy recovery system for droop compensation circuitry |
| US6738401B2 (en) | 2001-10-11 | 2004-05-18 | Quantum Bridge Communications, Inc. | High speed switching driver |
| US6867638B2 (en) * | 2002-01-10 | 2005-03-15 | Silicon Storage Technology, Inc. | High voltage generation and regulation system for digital multilevel nonvolatile memory |
| KR100491599B1 (ko) * | 2002-08-29 | 2005-05-27 | 삼성전자주식회사 | 고압전원장치 |
| US7098700B2 (en) * | 2003-12-12 | 2006-08-29 | Telasic Communications, Inc. | Low power output driver |
| US7330514B1 (en) | 2004-03-30 | 2008-02-12 | Cisco Technology, Inc. | Methods and apparatus to mitigate cross-talk interference |
| EP1809283A2 (en) * | 2004-10-01 | 2007-07-25 | The Research Foundation Of State University Of New York | Morphine and morphine precursors |
| DE102005022859B3 (de) * | 2005-03-11 | 2006-08-10 | Friwo Mobile Power Gmbh | Ansteuerschaltung für den Schalter in einem Schaltnetzteil |
| US7123060B1 (en) * | 2005-03-31 | 2006-10-17 | Aimtron Technology Corp. | Drive circuit for a switching element |
| JP2008541197A (ja) * | 2005-05-18 | 2008-11-20 | アイ セイフティ システムズ インコーポレイテッド | 着脱可能なフレームを有したゴーグル、そのゴーグルの作成方法およびそのゴーグルの使用方法 |
| TW200642246A (en) * | 2005-05-20 | 2006-12-01 | Richtek Technology Corp | DC buck/boost converter |
| US7579816B2 (en) * | 2006-02-07 | 2009-08-25 | Linear Technology Corporation | Single feedback input for regulation at both positive and negative voltage levels |
| US7321203B2 (en) * | 2006-03-13 | 2008-01-22 | Linear Technology Corporation | LED dimming control technique for increasing the maximum PWM dimming ratio and avoiding LED flicker |
| JP2010166019A (ja) * | 2008-12-18 | 2010-07-29 | Panasonic Corp | 半導体レーザ装置 |
| CN103616914A (zh) * | 2013-11-26 | 2014-03-05 | 苏州贝克微电子有限公司 | 一种高速开关稳压器驱动电路 |
| CN103795247A (zh) * | 2013-11-27 | 2014-05-14 | 苏州贝克微电子有限公司 | 一种双极性电压调节电路 |
| US10727758B2 (en) * | 2017-12-28 | 2020-07-28 | Texas Instruments Incorporated | Active clamping and scalable reference control for capacitor-drop power supplies |
| EP3511796B1 (en) * | 2018-01-15 | 2021-06-30 | Nxp B.V. | A linear regulator with a common resistance |
| CN113708749B (zh) * | 2021-09-30 | 2023-08-29 | 深圳市华浩德电子有限公司 | 一种GaN兼容驱动电路 |
Family Cites Families (36)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US2895100A (en) * | 1955-12-17 | 1959-07-14 | Siemens Ag | Semiconductor junction-type rectifier systems |
| US3418495A (en) * | 1965-10-23 | 1968-12-24 | Bose Corp | Switching |
| IT1027165B (it) * | 1974-12-24 | 1978-11-20 | O Olivetti E C S P A Ing | Teleinseritore per telesoriventi |
| US4006370A (en) * | 1975-12-15 | 1977-02-01 | General Electric Company | Fast turn-off circuit for power transistor |
| US4355403A (en) * | 1978-05-25 | 1982-10-19 | Frederick Electronics Corporation | Teletypewriter line keyer with switching current regulator |
| US4227988A (en) * | 1979-03-30 | 1980-10-14 | International Business Machines Corporation | Potentiostat for use with electrochemical cells |
| US4360744A (en) * | 1979-06-01 | 1982-11-23 | Taylor Brian E | Semiconductor switching circuits |
| US4288738A (en) * | 1980-04-03 | 1981-09-08 | Tektronix, Inc. | Dual-mode amplifier |
| US4331886A (en) * | 1980-06-23 | 1982-05-25 | International Business Machines Corporation | Current switch driving circuit arrangements |
| US4331887A (en) * | 1980-06-23 | 1982-05-25 | International Business Machines Corporation | Current switch driving circuit arrangements |
| US4337465A (en) * | 1980-09-25 | 1982-06-29 | Burroughs Corporation | Line driver circuit for a local area contention network |
| US4394587A (en) * | 1981-05-27 | 1983-07-19 | Motorola, Inc. | CMOS Differential comparator with hysteresis |
| US4471289A (en) * | 1983-03-04 | 1984-09-11 | Ncr Corporation | Switching power supply circuit |
| US4538078A (en) * | 1983-04-04 | 1985-08-27 | General Electric Company | Base drive circuit controller |
| FR2576164B1 (fr) * | 1985-01-15 | 1987-02-20 | Thomson Csf | Circuit de commutation utilisant une diode rapide et pourvu de moyens d'amortissement des oscillations a l'ouverture |
| IT1200909B (it) * | 1985-12-19 | 1989-01-27 | Italtel Spa | Circuito di pilotaggio del transistore di potenza in un convertitore corrente continua/corrente alternata |
| US4677324A (en) * | 1986-03-21 | 1987-06-30 | Rca Corporation | Fast switch-off circuit for conductivity modulated field effect transistor |
| US4823070A (en) * | 1986-11-18 | 1989-04-18 | Linear Technology Corporation | Switching voltage regulator circuit |
| US4755741A (en) * | 1986-11-18 | 1988-07-05 | Linear Technology Corporation | Adaptive transistor drive circuit |
| SE8605266L (sv) * | 1986-12-09 | 1988-06-10 | Ragnar Jonsson | Switch-koppling |
| US4806842A (en) * | 1988-05-09 | 1989-02-21 | National Semiconductor Corporation | Soft start for five pin switching regulators |
| US4947055A (en) * | 1989-01-13 | 1990-08-07 | Sundstrand Corporation | Base drive circuit for Darlington-connected transistors |
| US5052030A (en) * | 1989-05-31 | 1991-09-24 | Siemens Aktiengesellschaft | Method for synchronizing a clock, generated with the assistance of a counter, to a reference clock |
| JP2910859B2 (ja) * | 1989-09-29 | 1999-06-23 | 株式会社東芝 | 半導体素子の駆動回路 |
| JP3209522B2 (ja) * | 1989-10-18 | 2001-09-17 | テキサス インスツルメンツ インコーポレイテツド | 入力遷移に応答して高速出力遷移を行う出力回路 |
| US5111133A (en) * | 1990-09-27 | 1992-05-05 | Analogic Corporation | Converter circuit for current mode control |
| US5138202A (en) * | 1991-02-27 | 1992-08-11 | Allied-Signal Inc. | Proportional base drive circuit |
| US5142217A (en) * | 1991-03-07 | 1992-08-25 | Sgs-Thomson Microelectronics, Inc. | Synchronizable power supply controller and a system incorporating the same |
| JPH04287416A (ja) * | 1991-03-16 | 1992-10-13 | Fujitsu Ltd | 出力回路 |
| US5218243A (en) * | 1991-11-20 | 1993-06-08 | National Semiconductor Corporation | Bicmos ttl output buffer circuit with reduced power dissipation |
| US5477132A (en) * | 1992-01-10 | 1995-12-19 | Space Systems/Loral, Inc. | Multi-sectioned power converter having current-sharing controller |
| JPH06244693A (ja) * | 1992-03-03 | 1994-09-02 | Nec Corp | Ｍｏｓ電界効果トランジスタスイッチ回路 |
| US5294928A (en) * | 1992-08-31 | 1994-03-15 | Microchip Technology Incorporated | A/D converter with zero power mode |
| DE69322853T2 (de) * | 1993-04-30 | 1999-05-27 | St Microelectronics Srl | Temperaturstabilisierte Entladestromrückleitungsschaltung zum Treiben einer induktiven Last |
| US5410189A (en) * | 1993-09-27 | 1995-04-25 | Xilinx, Inc. | Input buffer having an accelerated signal transition |
| US5422562A (en) * | 1994-01-19 | 1995-06-06 | Unitrode Corporation | Switching regulator with improved Dynamic response |
-
1994
- 1994-04-15 US US08/228,478 patent/US5672988A/en not_active Expired - Lifetime
-
1995
- 1995-04-13 EP EP95105641A patent/EP0677861B1/en not_active Expired - Lifetime
- 1995-04-13 DE DE69527737T patent/DE69527737T2/de not_active Expired - Lifetime
- 1995-04-17 JP JP09116995A patent/JP3605174B2/ja not_active Expired - Lifetime
- 1995-06-07 US US08/488,071 patent/US5668493A/en not_active Expired - Lifetime
- 1995-06-07 US US08/488,042 patent/US5656965A/en not_active Expired - Lifetime
- 1995-06-07 US US08/472,538 patent/US5589761A/en not_active Expired - Lifetime
-
1997
- 1997-09-29 US US08/939,310 patent/US5815015A/en not_active Expired - Lifetime
-
1998
- 1998-09-15 US US09/153,108 patent/US6130575A/en not_active Expired - Lifetime
- 1998-09-15 US US09/153,111 patent/US6111439A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0677861B1 (en) | 2002-08-14 |
| US5672988A (en) | 1997-09-30 |
| JPH0884464A (ja) | 1996-03-26 |
| US5589761A (en) | 1996-12-31 |
| US6130575A (en) | 2000-10-10 |
| DE69527737T2 (de) | 2002-11-28 |
| US6111439A (en) | 2000-08-29 |
| US5815015A (en) | 1998-09-29 |
| US5668493A (en) | 1997-09-16 |
| DE69527737D1 (de) | 2002-09-19 |
| US5656965A (en) | 1997-08-12 |
| EP0677861A2 (en) | 1995-10-18 |
| EP0677861A3 (en) | 1997-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3605174B2 (ja) | 電圧レギュレータ回路、および電圧レギュレータ回路のための駆動回路、制御回路、オーバーシュート回復回路および同期・シャットダウン回路 | |
| US7495420B2 (en) | LDO with slaved switching regulator using feedback for maintaining the LDO transistor at a predetermined conduction level | |
| JP2500999B2 (ja) | スイツチモ―ドコンバ―タ | |
| KR101182932B1 (ko) | 이중 모드 조정기 및 이중 모드 조정기 동작 방법 | |
| US4937728A (en) | Switch-mode power supply with burst mode standby operation | |
| USRE39065E1 (en) | Switching voltage regulator circuit | |
| KR101045737B1 (ko) | 벅 스위칭 레귤레이터 및 방법 | |
| US8368475B2 (en) | Oscillator circuit | |
| JP2006025596A (ja) | スロープ補償型スイッチングレギュレータ及びその補償方法 | |
| US6038143A (en) | Self-oscillation type switching power supply having time constant circuit electronic switch an external voltage and having charging time variable in response to output voltage | |
| US5587650A (en) | High precision switching regulator circuit | |
| JP2000217341A (ja) | プログラム可能スル―レ―トリミッタを有する低ノイズステップダウンスイッチングレギュレ―タ回路、およびその使用方法 | |
| JPH11122926A (ja) | 自励発振型スイッチング電源装置 | |
| CN103762842A (zh) | 一种自适应补偿斜坡发生器 | |
| US5386187A (en) | Method for anticipatory control of a switched-mode power supply for compensating for fluctuations in feed voltage and circuit configuration for performing the method | |
| JP2005057954A (ja) | 昇降圧自動切換え回路 | |
| GB2262822A (en) | A synchronised switch-mode power supply | |
| JPS6012873B2 (ja) | スイツチング方式の電源回路 | |
| JP3375951B2 (ja) | スイッチングレギュレータ | |
| KR100483396B1 (ko) | 강압형dc-dc변환기 | |
| US10892755B2 (en) | Driver circuitry for fast, efficient state transitions | |
| JP3199571B2 (ja) | Ｄｃｄｃコンバータ装置 | |
| JP2003088105A (ja) | スイッチングレギュレータ | |
| JP2000050624A (ja) | Ｄｃ／ｄｃコンバータ | |
| US6377087B1 (en) | Driving scheme for bipolar transistors |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20040305 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20040311 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040524 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040909 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041001 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081008 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091008 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091008 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101008 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111008 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121008 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131008 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |