JP3593965B2

JP3593965B2 - 炭化珪素半導体装置の製造方法

Info

Publication number: JP3593965B2
Application number: JP2000292742A
Authority: JP
Inventors: 学杉野; 谷本　　智
Original assignee: Nissan Motor Co Ltd
Current assignee: Nissan Motor Co Ltd
Priority date: 2000-09-26
Filing date: 2000-09-26
Publication date: 2004-11-24
Anticipated expiration: 2020-09-26
Also published as: JP2002110968A

Description

【０００１】
【発明の属する技術分野】
本発明は、炭化珪素（ＳｉＣ）基板上に半導体素子を形成する炭化珪素半導体装置の製造方法に関する。
【０００２】
【従来の技術】
ＳｉＣ半導体装置の製造方法として、次の方法が知られている。すなわち、ＳｉＣ基板の表面にソース領域およびドレイン領域を形成した後、この基板の表面全面に酸化膜を形成する。形成した酸化膜に対して、ソース領域およびドレイン領域上にドライエッチングを施すことにより、ソース領域およびドレイン領域上の酸化膜に開口部（コンタクトホール）を設ける。形成された酸化膜のコンタクトホールに、ソース領域およびドレイン領域に接触させるように金属電極を形成する。
【０００３】
【発明が解決しようとする課題】
しかしながら、上述した方法では、酸化膜にコンタクトホールを形成する工程において、ドライエッチング時に使用するフッ素系ガスによってＳｉＣ基板表面が荒れたり、ドライエッチング時にＳｉＣ基板に印加されるイオン衝撃によってコンタクトホールのＳｉＣ基板表面にダメージ層が形成される。この結果、ＳｉＣ基板表面と、コンタクトホールに形成されるソース領域およびドレイン領域の金属電極と間にオーミックコンタクトが形成できなくなる。そこで、酸化膜にコンタクトホールを形成する工程にウェットエッチングを施す方法が考えられるが、ウェットエッチングは等方性であるので、基板の縦横両方向にエッチングが進む。したがって、形成されるコンタクトホールが大きくなってしまい、素子の微細化が困難になるという問題が生じる。
【０００４】
本発明の目的は、基板表面の層間膜に開口部を形成するとき、基板にダメージを与えることなく、素子の微細化を可能にするようにした炭化珪素半導体装置の製造方法を提供することにある。
【０００５】
【課題を解決するための手段】
（１）請求項１に記載の発明による炭化珪素半導体装置の製造方法は、炭化珪素半導体基板１０１の表面の少なくとも一部の領域にコンタクト領域１０３を形成する工程と、基板１０１表面にポリシリコンもしくはアモルファスシリコンで構成される第１の層間膜３０１と、この第１の層間膜３０１の上に形成する第２の層間膜１０６とを有する少なくとも２層の積層層間膜を形成する工程と、コンタクト領域１０３の一部で少なくとも第１の層間膜３０１に到達する深さの開口部１０７を積層層間膜に形成する異方性のエッチング工程と、異方性のエッチング工程後に第１の層間膜３０１にＨ_２Ｏ分圧比が０．９５以上の水蒸気雰囲気で熱酸化処理する酸化工程と、酸化工程後に開口部１０７をコンタクト領域１０３に到達する深さにするウェットエッチング工程と、ウェットエッチング工程後の開口部１０８にコンタクト領域１０３に接する導体膜１０９ａ，１０９ｂを配設する工程とを有することにより、上述した目的を達成する。
（２）請求項２に記載の発明による炭化珪素半導体装置の製造方法は、炭化珪素半導体基板１０１の表面の少なくとも一部の領域にコンタクト領域１０３を形成する工程と、基板１０１表面に不純物を添加したポリシリコンもしくはアモルファスシリコンで構成される第１の層間膜４０１と、この第１の層間膜４０１の上に形成する第２の層間膜１０６とを有する少なくとも２層の積層層間膜を形成する工程と、コンタクト領域１０３の一部で少なくとも第１の層間膜４０１に到達する深さの開口部１０７を積層層間膜に形成する異方性のエッチング工程と、異方性のエッチング工程後に第１の層間膜４０１にＨ_２Ｏ分圧比が０．９５以上の水蒸気雰囲気で熱酸化処理する酸化工程と、酸化工程後に開口部１０７をコンタクト領域１０３に到達する深さにするウェットエッチング工程と、ウェットエッチング工程後の開口部１０８にコンタクト領域１０３に接する導体膜１０９ａ，１０９ｂを配設する工程とを有することにより、上述した目的を達成する。
【０００６】
なお、上記課題を解決するための手段の項では、本発明をわかりやすく説明するために実施の形態の図と対応づけたが、これにより本発明が実施の形態に限定されるものではない。
【０００７】
【発明の効果】
以上詳細に説明したように本発明によれば、次のような効果を奏する。
（１）請求項１、２に記載の発明では、炭化珪素基板の表面にポリシリコンもしくはアモルファスシリコンによって構成される第１の層間膜、および第２の層間膜からなる少なくとも２層の積層層間膜を形成し、この積層層間膜に開口部を形成するようにした。異方性のエッチングは、第１の層間膜に到達するとストップするので、異方性のエッチング処理時間を厳密にコントロールする必要がなく、製造工程を簡略化できる。また、第１の層間膜をＨ_２Ｏ分圧比が０．９５以上の水蒸気雰囲気で熱酸化した後にウェットッチングにより除去するようにしたので、複雑な製造工程を追加することなく第１の層間膜を選択的に除くことができる。この結果、素子の微細化が可能な上に、コンタクト領域と導体膜との間のコンタクト抵抗をさらに小さくすることができる。
（２）とくに、請求項２に記載の発明では、第１の層間膜に不純物を添加したので、ウェットエッチング時の開口部形成において、不純物を添加しない場合に比べて等方性に進行する割合が減少する。この結果、ウェットエッチング時の開口部の広がりが抑制されるので、さらなる素子の微細化が可能になる。
【０００８】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を説明する。
−第一の実施の形態−
図１は、第一の実施の形態により製造される炭化珪素ＭＯＳトランジスタの要部断面図である。図１において、ｐ型ＳｉＣ半導体基板１０１の主面上に低濃度のｐ型ＳｉＣ半導体層１０２が形成されている。ｐ型ＳｉＣ半導体層１０２のうち、ソース領域およびドレイン領域を形成するｎ型ＳｉＣ半導体領域１０３が形成されている。ｎ型ＳｉＣ半導体領域１０３は高い表面電子濃度を有し、このｎ型ＳｉＣ半導体領域１０３と後述する金属電極１０９ａ，１０９ｂとが接触する。
【０００９】
ｐ型ＳｉＣ半導体層１０２のチャネルを形成する領域には、ゲート酸化膜１０４およびポリシリコン膜１０５が積層されている。ポリシリコン膜１０５はゲート電極であり、ポリシリコン膜１０５と後述する金属電極１０９ｃとが接触する。ｐ型ＳｉＣ半導体層１０２の主面上の全面には、層間絶縁膜１０６が形成されている。層間絶縁膜１０６は、たとえば、リンを不純物として含むＰＳＧ（ｐｈｏｓｐｈｏｓｉｌｉｃａｔｅｇｌａｓｓ）膜またはリンおよびホウ素を不純物として含むＢＰＳＧ（ｂｏｒｏｐｈｏｓｐｈｏｓｉｌｉｃａｔｅｇｌａｓｓ）膜、または、プラズマ酸化膜などの絶縁膜である。層間絶縁膜１０６の厚みは５００ｎｍ〜５０μｍにされている。
【００１０】
層間絶縁膜１０６には、ソース領域およびドレイン領域を形成するｎ型ＳｉＣ半導体領域１０３上と、ゲートを形成するポリシリコン膜１０５上とにおいて開口部、すなわち、コンタクトホールが設けられている。金属電極１０９ａ，１０９ｂ，１０９ｃは、層間絶縁膜１０６に設けられている各コンタクトホールに埋設されている。金属電極１０９ａ，１０９ｂ，１０９ｃの導体膜は、仕事関数が小さい導電性材料により形成される。具体的には、これらの金属電極１０９ａ〜１０９ｃはＴｉ膜を厚さ５０ｎｍ〜５００ｎｍに形成後、さらにＡｌ膜を厚さ５００ｎｍ〜５０μｍに形成して作成される。導体膜の仕事関数が小さいと、ショットキー障壁を著しく下降させる。つまり、仕事関数が小さいとショットキー障壁が低くなり、ＳｉＣと導体膜間のコンタクト抵抗が小さくなる。
【００１１】
層間絶縁膜１０６および金属電極１０９ａ〜１０９ｃの上から、最終保護膜１１０が形成されている。最終保護膜１１０は、たとえば、プラズマ窒化膜を厚さ２００ｎｍ〜３μｍに形成して作成される。最終保護膜１１０には、金属電極１０９ａ〜１０９ｃに対する配線取り出し用の開口部が設けられている。
【００１２】
上述した炭化珪素ＭＯＳトランジスタの製造方法について、図２、図３を参照して説明する。図２（ａ）において、１×１０１８／ｃｍ３〜１×１０２０／ｃｍ３のような高濃度のキャリア濃度を有するｐ型ＳｉＣ半導体基板１０１の主面上全面に、１×１０１４／ｃｍ３〜１×１０１８／ｃｍ３のような低濃度のキャリア濃度を有するｐ型ＳｉＣ半導体層１０２をエピタキシャル成長させる。ｐ型ＳｉＣ半導体基板１０１の主面上において、ソースおよびドレイン領域とする所定の領域に窒素またはリンによるｎ型不純物をイオン注入する。イオン注入が終了したところで加熱処理を行うと、イオン注入された不純物が充分に活性化され、高い電子濃度を有するｎ型半導体領域１０３がｐ型ＳｉＣ半導体基板１０１の所定の領域に形成される。
【００１３】
図２（ｂ）において、Ｏ_２を添加した熱酸化により活性領域表面にゲート酸化膜１０４を形成する。ゲート酸化膜１０４の上からさらに、ＬＰＣＶＤ法によりポリシリコン膜１０５を形成する。ソース領域とドレイン領域とに挟まれたチャネル領域上で、フォトリソグラフィ／エッチングによりポリシリコン膜１０５を所定の形状にパターニングしてゲート電極にする。図２（ｃ）において、ＣＶＤ法により層間絶縁膜となるＰＳＧ膜１０６を堆積させる。
【００１４】
図３（ａ）において、ソース、ドレイン、およびポリシリコン膜１０５の上の所望する位置のＰＳＧ膜１０６を、ＰＳＧ膜１０６の膜厚の５０〜９０％の膜厚まで異方性のドライエッチングにより除去してコンタクトホール１０７を形成する。ドライエッチングは、ＣＦ_４ガスなどのフッ素系ガスを用いた反応性イオンエッチング（ＲＩＥ）を用いる。図３（ｂ）において、ドライエッチングに続けて等方性のウェットエッチングを行う。ウェットエッチングはフッ酸系の溶液を用いる。ウェットエッチング処理により残りのＰＳＧ膜１０６が除去される結果、層間絶縁膜（ＰＳＧ膜１０６）にコンタクトホール１０８が形成される。
【００１５】
ＰＳＧ膜１０６の膜厚の５０〜９０％をドライエッチングにより除去し、残りのＰＳＧ膜１０６をウエットエッチングで除去する理由は次のとおりである。すなわち、ドライエッチングでＰＳＧ膜１０６の膜厚の全てを除去すると、ＳｉＣ表面がプラズマ損傷を受けてＳｉＣ表面にダメージ層が形成される。したがって、ｐ型ＳｉＣ半導体基板１０１の表面にダメージ層が形成されるのを防止するために、ドライエッチングによるイオン衝撃がＳｉＣ基板表面に達する前にドライエッチングを止める。つまり、ＰＳＧ膜１０６がｐ型ＳｉＣ半導体基板１０１の表面に確実に残るように、ドライエッチング処理時間をコントロールする。
【００１６】
図３（ｃ）において、ＰＳＧ膜１０６およびコンタクトホール１０８の上から、ｐ型ＳｉＣ半導体基板１０１の表面にＴｉ膜を、たとえば、厚さ５０〜５００ｎｍに蒸着し、続いてＡｌ膜を、たとえば、厚さ５００ｎｍ〜５０μｍに蒸着する。この場合、Ａｌ膜を直接ｎ型ＳｉＣ半導体領域１０３上に形成してもよい。フォトリソグラフィ／エッチングにより各金属電極１０９ａ〜１０９ｃを所定の形状にパターニングし、最終保護膜１１０をプラズマ窒化膜により、たとえば、厚さ２００ｎｍ〜３μｍに形成する。各金属電極１０９ａ〜１０９ｃに対応して最終保護膜１１０に配線取り出し口を開口すると、オーミックコンタクトを有する図１の炭化珪素ＭＯＳトランジスタが完成する。
【００１７】
第一の実施の形態による製造方法によれば、次の作用効果が得られる。
（１）高い電子濃度を有するｎ型ＳｉＣ半導体領域１０３をコンタクト形成領域に設けるようにしたので、ショットキー障壁が低くなってＳｉＣと導体膜間のコンタクト抵抗が小さくなる。
（２）仕事関数が小さい導電材料で金属電極１０９ａ〜１０９ｃを形成するようにしたので、ショットキー障壁が低くなり、ＳｉＣと導体膜間のコンタクト抵抗が小さくなる。
（３）層間絶縁膜（ＰＳＧ膜１０６）にコンタクトホールを形成するとき、ＰＳＧ膜１０６の膜厚の５０〜９０％の膜厚まで異方性のドライエッチングにより除去してコンタクトホール１０７を形成し、等方性のウェットエッチング処理により残りのＰＳＧ膜１０６を除去してコンタクトホール１０８を形成するようにした。エッチング当初は異方性のドライエッチングを行うことで、加工形状が孔の周囲方向に広がることを防止できる。この結果、コンタクトホールの大型化を抑えて半導体素子の微細化が可能になる。また、ドライエッチングによるイオン衝撃がＳｉＣ基板表面に達する前に、ウエットエッチングでＰＳＧ膜１０６をエッチングするようにしたことにより、ＳｉＣ表面にダメージ層が形成されてＳｉＣと導体膜間のコンタクト抵抗が上昇することが防止される。
（４）金属電極１０９ａ〜１０９ｃを成膜後の熱処理を不要にしたので、製造工程を簡略化できる。
【００１８】
−第二の実施の形態−
図４は、第二の実施の形態により製造される炭化珪素ＭＯＳトランジスタの要部断面図である。第一の実施の形態による図１と共通する部位は、図１と同じ符号を付して説明を省略する。図４において、ＰＳＧ膜１０６の下にプラズマ酸化膜２０１が形成されている。
【００１９】
第二の実施の形態による炭化珪素ＭＯＳトランジスタの製造方法について、図５を参照して説明する。第二の実施の形態では、プラズマ酸化膜２０１を先に成膜させて、後からＰＳＧ膜１０６を堆積させる点が第一の実施の形態と異なる。つまり、層間絶縁膜がプラズマ酸化膜２０１とＰＳＧ膜１０６との積層構造を有する。図５において、第一の実施の形態による図２、図３と共通する部位は、図２、図３と同じ符号を付して説明を省略する。ｐ型ＳｉＣ半導体基板１０１のチャネル領域上で、フォトリソグラフィ／エッチングによりポリシリコン膜１０５を所定の形状にパターニングしてゲート電極を形成するまでは、第一の実施の実施の形態による製造方法と同じである。
【００２０】
図５（ａ）において、ｎ型ＳｉＣ半導体領域１０３およびポリシリコン膜１０５の上から、ｐ型ＳｉＣ半導体基板１０１の表面に第１層間膜として酸化膜２０１を形成する。酸化膜２０１は、プラズマＣＶＤ（ｃｈｅｍｉｃａｌｖａｐｅｒｄｅｐｏｓｉｔｉｏｎ）法により形成されるプラズマ酸化膜である。次に、ＣＶＤ法により第２層間膜となるＰＳＧ膜１０６を堆積させる。これにより、プラズマ酸化膜２０１およびＰＳＧ膜１０６の２層からなる層間絶縁膜が形成される。
【００２１】
図５（ｂ）において、ソース領域、ドレイン領域、およびポリシリコン膜１０５の上部の所望の位置のＰＳＧ膜１０６を、プラズマ酸化膜２０１との境界部分まで異方性のドライエッチングにより除去してコンタクトホール１０７を形成する。図５（ｃ）において、ドライエッチングに続けて等方性のウェットエッチングを行う。ウェットエッチングはフッ酸系の溶液を用いる。ウェットエッチングによりプラズマ酸化膜２０１が除去されると、層間絶縁膜を貫通してｎ型ＳｉＣ半導体領域１０３に到達するコンタクトホール１０８が形成される。上述したように層間絶縁膜を積層構造にすることにより、ドライエッチングによってＰＳＧ膜１０６が除去されてプラズマ酸化膜２０１の界面に到達する時点を、検査装置で確認することができる。すなわち、この検査装置を確認することで、コンタクトホールが層間絶縁膜を貫通する前に確実にドライエッチングからウェットエッチングに切換えることができるから、ドライエッチング処理時間を厳密にコントロールする必要がない。
【００２２】
以降の金属電極１０９ａ〜１０９ｃの形成およびパターニング、最終保護膜１１０の形成処理を上述した第一の実施の形態による製造方法と同様に行うことにより、オーミックコンタクトを有する図４の炭化珪素ＭＯＳトランジスタが完成する。
【００２３】
第二の実施の形態による製造方法によれば、次の作用効果が得られる。
（１）層間絶縁膜を、第１層間膜のプラズマ酸化膜２０１と、第２層間膜のＰＳＧ膜１０６との積層構造にして、プラズマ酸化膜２０１をドライエッチング時のエッチストップ層にするようにした。したがって、層間絶縁膜に対するコンタクトホール１０７の形成時に、ドライエッチングがプラズマ酸化膜２０１の界面に達したことが判断できることから、ドライエッチング時間を厳密に制御しなくてもよい。
（２）第一の実施の形態と同様に、コンタクトホールを形成するエッチング当初は異方性のドライエッチングを行い、後から等方性のウェットエッチングを行うようにしたので、コンタクトホールの大型化を抑えるとともに、ＳｉＣと導体膜間のコンタクト抵抗が上昇することを防止できる。
（３）金属電極１０９ａ〜１０９ｃを成膜後の熱処理を不要にしたので、製造工程を簡略化できる。
【００２４】
−第三の実施の形態−
図６は、第三の実施の形態により製造される炭化珪素ＭＯＳトランジスタの要部断面図である。第一の実施の形態による図１と共通する部位は、図１と同じ符号を付して説明を省略する。図６において、ｎ型ＳｉＣ半導体領域１０３と、ソースおよびドレインの金属電極１０９ａおよび１０９ｂとのコンタクト領域の周囲に、ポリシリコン膜３０１が形成されている。ポリシリコン膜３０１は、コンタクトホール形成時に行われるドライエッチング処理時にエッチストップ層としてはたらく。
【００２５】
第三の実施の形態による炭化珪素ＭＯＳトランジスタの製造方法について、図７を参照して説明する。第三の実施の形態では、ｎ型ＳｉＣ半導体領域１０３上の所定領域にポリシリコン膜３０１を形成させて、後からＰＳＧ膜１０６を堆積させる点が第一の実施の形態と異なる。図７において、第一の実施の形態による図２、図３と共通する部位は、図２、図３と同じ符号を付して説明を省略する。ｐ型ＳｉＣ半導体基板１０１のチャネル領域上で、フォトリソグラフィ／エッチングによりポリシリコン膜１０５を所定の形状にパターニングしてゲート電極を形成するまでは、第一の実施の実施の形態による製造方法と同じである。
【００２６】
図７（ａ）において、ｎ型ＳｉＣ半導体領域１０３上の所定領域にポリシリコン膜３０１を形成する。ポリシリコン膜の代わりに、アモルファスシリコンのような酸化可能な材料を成膜してもよい。ポリシリコン膜３０１の上から、ＣＶＤ法によりＰＳＧ膜１０６を堆積させて層間膜を形成する。図７（ｂ）において、ソースおよびドレイン上の上記ポリシリコン膜３０１が形成されている領域のＰＳＧ膜１０６を、ポリシリコン膜３０１との境界部分まで異方性のドライエッチングにより除去してコンタクトホール１０７を形成する。このとき、ゲート電極であるポリシリコン膜１０５上部の所望位置のＰＳＧ膜１０６も同時に除去する。この結果、ポリシリコン膜１０５の上部には、ポリシリコン膜３０１の膜厚に相当するＰＳＧ膜１０６が残される。ポリシリコン膜３０１を形成することにより、ドライエッチングによってＰＳＧ膜１０６が除去されてポリシリコン膜３０１の界面に到達した時点でエッチングが止まる。すなわち、コンタクトホールが層間膜を貫通する前に確実にドライエッチングを止めることができるから、ドライエッチング処理時間を厳密にコントロールする必要がない。
【００２７】
図７（ｃ）において、ＰＳＧ膜１０６を除去したコンタクトホール１０７内のポリシリコン膜３０１を、Ｈ_２Ｏ分圧比が０．９５以上となる水蒸気雰囲気中で熱酸化処理する。水蒸気雰囲気中で熱酸化することにより、ＳｉＣ半導体基板１０１を酸化させることなく、ポリシリコン膜３０１のみが選択的に熱酸化されてポリシリコン酸化膜３０２が形成される。なお、アモルファスシリコンを熱酸化させる場合には、シリコン酸化膜が形成される。
【００２８】
図７（ｄ）において、フッ酸系の溶液を用いて等方性のウェットエッチングを行う。ウェットエッチングによりポリシリコン酸化膜３０２が除去されると、層間膜を貫通してｎ型ＳｉＣ半導体領域１０３に到達するコンタクトホール１０８が形成される。
【００２９】
以降の金属電極１０９ａ〜１０９ｃの形成およびパターニング、最終保護膜１１０の形成処理を上述した第一の実施の形態による製造方法と同様に行うことにより、オーミックコンタクトを有する図６の炭化珪素ＭＯＳトランジスタが完成する。
【００３０】
上述した水蒸気雰囲気中における熱酸化において、ゲート電極を形成するポリシリコン膜１０５上に残されているＰＳＧ膜１０６も、いくらか酸化されて酸化膜が形成される。この酸化膜は、上述したウェットエッチングにより除去される。ウェットエッチングにおいて、ソースおよびドレイン領域のポリシリコン酸化膜３０２が除去されてコンタクトホールがｎ型ＳｉＣ半導体領域１０３に到達した後は、ｐ型ＳｉＣ半導体層１０２との界面まで進むとエッチングがストップする。したがって、ゲート領域上のＰＳＧ膜１０６上にポリシリコン膜３０２より厚い酸化膜が形成されるとしても、コンタクトホールがポリシリコン膜１０５の界面に到達するまで時間をかけてウェットエッチング処理できるから、各電極１０９ａ〜１０９ｃを形成するためのコンタクトホール１０８を確実に形成することができる。
【００３１】
第三の実施の形態による製造方法によれば、次の作用効果が得られる。
（１）ｎ型ＳｉＣ半導体領域１０３上の所定領域にポリシリコン膜３０１を形成し、ドライエッチング時のエッチストップ層にするようにした。したがって、層間膜に対するコンタクトホール１０７の形成時に、ドライエッチングがポリシリコン膜３０１の界面で止まるから、ドライエッチング時間を厳密に制御しなくてもよい。
（２）ポリシリコン膜３０１を、Ｈ_２Ｏ分圧比が０．９５以上の水蒸気雰囲気で熱酸化するようにしたので、ポリシリコン膜３０１のみを選択的に酸化させることができる。さらに、酸化によって形成されるポリシリコン酸化膜３０２をウェットエッチングで除去するようにしたので、たとえば、ポリシリコン３０１を形成する前にＳｉＣ基板上に損傷領域があったとしても、この部分がポリシリコン酸化膜３０２とともに除かれる。また、ウェットエッチングを用いて除去するので、ＳｉＣ表面にダメージ層が形成されることもない。この結果、ショットキー障壁が低くなり、ＳｉＣと導体膜間のコンタクト抵抗が小さくなる。
（３）ポリシリコン酸化膜３０２をウェットエッチングで除去するとき、ゲート電極１０５上に形成される酸化膜もウェットエッチングで同時に除去するようにしたので、ゲート電極１０５上の酸化膜によってコンタクト抵抗が上昇することを防止できる。
【００３２】
−第四の実施の形態−
図８は、第四の実施の形態により製造される炭化珪素ＭＯＳトランジスタの要部断面図である。第三の実施の形態による図６と共通する部位は、図６と同じ符号を付して説明を省略する。図８において、ｎ型ＳｉＣ半導体領域１０３と、ソースおよびドレインの金属電極１０９ａおよび１０９ｂとのコンタクト領域の周囲は、コンタクトホール形成時にウェットエッチング処理を行うにもかかわらず、異方性エッチングに近い加工形状になっている。
【００３３】
第四の実施の形態による炭化珪素ＭＯＳトランジスタの製造方法について、図９を参照して説明する。第四の実施の形態では、ｎ型ＳｉＣ半導体領域１０３上の所定領域に、イオン注入を用いてリンを拡散させたポリシリコン膜４０１を形成させて、後からＰＳＧ膜１０６を堆積させる点が第三の実施の形態と異なる。図９において、第三の実施の形態による図７と共通する部位は、図７と同じ符号を付して説明を省略する。ｐ型ＳｉＣ半導体基板１０１のチャネル領域上で、フォトリソグラフィ／エッチングによりポリシリコン膜１０５を所定の形状にパターニングしてゲート電極を形成するまでは、第一の実施形態〜第三の実施の実施の形態による製造方法と同じである。
【００３４】
図９（ａ）において、ｎ型ＳｉＣ半導体領域１０３上の所定領域にポリシリコン膜４０１を形成する。ポリシリコン膜４０１の上から、ＣＶＤ法によりＰＳＧ膜１０６を堆積させて層間膜を形成する。図９（ｂ）において、ソースおよびドレイン上の上記ポリシリコン膜４０１が形成されている領域のＰＳＧ膜１０６を、ポリシリコン膜４０１との境界部分まで異方性のドライエッチングにより除去してコンタクトホール１０７を形成する。このとき、ゲート電極であるポリシリコン膜１０５の上部の所望の位置のＰＳＧ膜１０６も同時に除去する。この結果、ポリシリコン膜１０５の上部には、ポリシリコン膜４０１の膜厚に相当するＰＳＧ膜１０６が残される。リンを含むポリシリコン膜４０１を形成することにより、ドライエッチングによってＰＳＧ膜１０６が除去されてポリシリコン膜４０１の界面に到達した時点でエッチングが止まる。すなわち、コンタクトホールが層間膜を貫通する前に確実にドライエッチングを止めることができるから、ドライエッチング処理時間を厳密にコントロールする必要がない。
【００３５】
図９（ｃ）において、ＰＳＧ膜１０６を除去したコンタクトホール１０７内のポリシリコン膜４０１を、Ｈ_２Ｏ分圧比が０．９５以上となる水蒸気雰囲気中で熱酸化処理する。水蒸気雰囲気中で熱酸化することにより、不純物が拡散されたポリシリコン膜４０１のみが選択的に熱酸化され、リンを含むポリシリコン酸化膜４０２が形成される。
【００３６】
図９（ｄ）において、フッ酸系の溶液を用いて等方性のウェットエッチングを行う。ウェットエッチングによりポリシリコン酸化膜４０２が除去されると、層間膜を貫通してｎ型ＳｉＣ半導体領域１０３に到達するコンタクトホール１０８が形成される。このとき、ポリシリコン酸化膜４０２に不純物が含まれているので、ウェットエッチングが等方性で進む割合が少なくなり、コンタクトホール１０８の加工形状が孔の周囲の方向に広がりにくくなる。
【００３７】
以降の金属電極１０９ａ〜１０９ｃの形成およびパターニング、最終保護膜１１０の形成処理を上述した第一の実施の形態による製造方法と同様に行うことにより、オーミックコンタクトを有する図８の炭化珪素ＭＯＳトランジスタが完成する。
【００３８】
上述した水蒸気雰囲気中における熱酸化において、ゲート電極を形成するポリシリコン膜１０５上に残されているＰＳＧ膜１０６も、いくらか酸化されて酸化膜が形成される。この酸化膜は、上述した第三の実施の形態と同様に、ウェットエッチングにより除去可能である。
【００３９】
以上説明したように第四の実施の形態による製造方法によれば、ｎ型ＳｉＣ半導体領域１０３上の所定領域に不純物を拡散したポリシリコン膜４０１を形成し、ドライエッチング時のエッチストップ層にするようにした。したがって、層間膜に対するコンタクトホール１０７の形成時に、ドライエッチングがポリシリコン膜４０１の界面で止まるから、ドライエッチング時間を厳密に制御しなくてもよい。さらに、不純物を含むポリシリコン膜４０１を水蒸気雰囲気で選択的に熱酸化し、ポリシリコン酸化膜４０２をウェットエッチングにより除去するようにした。ポリシリコン酸化膜４０２に不純物が含まれるので、ウェットエッチング時に等方性に進む割合が少なくなり、孔の加工形状が異方性エッチングに近い形状になる。この結果、とくにコンタクトホールの大型化が抑えられ、半導体素子の微細化が可能になる。
【００４０】
なお、上述した実施の形態では、層間絶縁膜、ポリシリコンをドライエッチングで除去し、ウェットエッチングを行うようにしたが、ドライエッチングに代えて逆スパッタで除去する場合にも同様の効果を有する。
【００４１】
特許請求の範囲における各構成要素と、発明の実施の形態における各構成要素との対応について説明すると、ｐ型SiC半導体基板１０１が炭化珪素半導体基板に、ｎ型SiC半導体領域１０３がコンタクト領域に、ポリシリコン膜３０１が第１の層間膜に、リンを拡散させたポリシリコン膜４０１が不純物を添加した第１の層間膜に、ＰＳＧ膜１０６が第２の層間膜に、コンタクトホール１０７が第１の層間膜に達する深さの開口部に、コンタクトホール１０８がコンタクト領域に到達する深さの開口部に、金属電極１０９ａ〜１０９ｃが導体膜に、それぞれ対応する。
【図面の簡単な説明】
【図１】第一の実施の形態による炭化珪素ＭＯＳトランジスタの要部断面図である。
【図２】第一の実施の形態による製造方法の前半を説明する図である。
【図３】第一の実施の形態による製造方法の後半を説明する図である。
【図４】第二の実施の形態による炭化珪素ＭＯＳトランジスタの要部断面図である。
【図５】第二の実施の形態による製造方法を説明する図である。
【図６】第三の実施の形態による炭化珪素ＭＯＳトランジスタの要部断面図である。
【図７】第三の実施の形態による製造方法を説明する図である。
【図８】第四の実施の形態による炭化珪素ＭＯＳトランジスタの要部断面図である。
【図９】第四の実施の形態による製造方法を説明する図である。
【符号の説明】
１０１…ｐ型ＳｉＣ半導体基板、１０２…ｐ型ＳｉＣ半導体層、
１０３…ｎ型ＳｉＣ半導体領域、１０４…ゲート酸化膜、
１０５…ポリシリコン膜、１０６…ＰＳＧ膜、
１０７…ドライエッチングによるコンタクトホール、
１０８…ドライエッチング後のウェットエッチングによるコンタクトホール、
１０９ａ，１０９ｂ，１０９ｃ…金属電極、
１１０…最終保護膜、２０１…プラズマ酸化膜、
３０１…ポリシリコン膜、３０２…ポリシリコン酸化膜、
４０１…リンを拡散させたポリシリコン膜、
４０２…リンを含むポリシリコン酸化膜

Claims

炭化珪素半導体基板の表面の少なくとも一部の領域にコンタクト領域を形成する工程と、
前記基板表面にポリシリコンもしくはアモルファスシリコンで構成される第１の層間膜と、この第１の層間膜の上に形成する第２の層間膜とを有する少なくとも２層の積層層間膜を形成する工程と、
前記コンタクト領域の一部で少なくとも前記第１の層間膜に到達する深さの開口部を前記積層層間膜に形成する異方性のエッチング工程と、
前記異方性のエッチング工程後に前記第１の層間膜にＨ_２Ｏ分圧比が０．９５以上の水蒸気雰囲気で熱酸化処理する酸化工程と、
前記酸化工程後に前記開口部を前記コンタクト領域に到達する深さにするウェットエッチング工程と、
前記ウェットエッチング工程後の前記開口部に前記コンタクト領域に接する導体膜を配設する工程とを有することを特徴とする炭化珪素半導体装置の製造方法。
炭化珪素半導体基板の表面の少なくとも一部の領域にコンタクト領域を形成する工程と、
前記基板表面に不純物を添加したポリシリコンもしくはアモルファスシリコンで構成される第１の層間膜と、この第１の層間膜の上に形成する第２の層間膜とを有する少なくとも２層の積層層間膜を形成する工程と、
前記コンタクト領域の一部で少なくとも前記第１の層間膜に到達する深さの開口部を前記積層層間膜に形成する異方性のエッチング工程と、
前記異方性のエッチング工程後に前記第１の層間膜にＨ_２Ｏ分圧比が０．９５以上の水蒸気雰囲気で熱酸化処理する酸化工程と、
前記酸化工程後に前記開口部を前記コンタクト領域に到達する深さにするウェットエッチング工程と、
前記ウェットエッチング工程後の前記開口部に前記コンタクト領域に接する導体膜を配設する工程とを有することを特徴とする炭化珪素半導体装置の製造方法。