JP3577478B2 - インバータ装置 - Google Patents
インバータ装置 Download PDFInfo
- Publication number
- JP3577478B2 JP3577478B2 JP2001559132A JP2001559132A JP3577478B2 JP 3577478 B2 JP3577478 B2 JP 3577478B2 JP 2001559132 A JP2001559132 A JP 2001559132A JP 2001559132 A JP2001559132 A JP 2001559132A JP 3577478 B2 JP3577478 B2 JP 3577478B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit unit
- inverter device
- voltage dividing
- inverter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
- H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
- H02M7/53871—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
- H02M7/538—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a push-pull configuration
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/32—Means for protecting converters other than automatic disconnection
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
Description
技術分野
本発明は、インバータ装置に関し、特に負荷を駆動するスイッチング素子で形成されたブリッジ回路の駆動制御に使用される高耐圧ＩＣの耐圧破壊及び誤動作を防止する回路を備えたインバータ装置に関する。
背景技術
従来、特開平１０−４２５７５号公報に開示されているように、インバータ装置において、負荷の駆動を行うスイッチング素子のスイッチング時に、電流の単位時間あたりの変化量ｄｉ／ｄｔと配線のインダクタンスから発生するマイナスサージ対策として、該スイッチング素子を駆動制御する高耐圧ＩＣの低圧側基準端子と高圧側基準端子との間にクランプダイオードを接続していた。
本発明の前提である基本技術とその課題
図８は、上記クランプダイオードの接続例を示した概略の回路図である。なお、図８では、任意の１つの高耐圧ＩＣ、例えば負荷が接続される外部接続端子Ｕに接続される負荷を駆動するスイッチング素子のスイッチング制御を行う高耐圧ＩＣの周辺回路のみを示している。
高耐圧ＩＣ１０１の低圧側基準端子ＶＳＳと高圧側基準端子Ｖｓとの間にクランプダイオード１０２が接続されており、高耐圧ＩＣ１０１は、正の電源電圧が印加される外部電源接続端子Ｐと負荷が接続される外部接続端子Ｕとの間に接続されたスイッチング素子１０４の動作制御を行う。外部接続端子Ｕと負の電源電圧が印加される外部電源接続端子Ｎとの間に接続されたスイッチング素子１０５の動作制御を行う高耐圧ＩＣは省略している。
マイナス電位のサージによって、高圧側基準端子Ｖｓと低圧側基準端子ＶＳＳとの間の電圧Ｖ（Ｖｓ-ＶＳＳ）が負電圧になったときのみ、クランプダイオード１０２によって該電圧Ｖ（Ｖｓ-ＶＳＳ）は、クランプダイオード１０２の順方向電圧に保たれる。
しかし、外部接続端子Ｕに接続される負荷のインピーダンスが小さく、該負荷を駆動して大電流が流れ、マイナス電位のサージが数十Ｖといった大きさになると、クランプダイオード１０２における、順回復時間による遅れと例えば数百アンペアといった大電流が流れたときのＶ‐Ｉ特性から、高耐圧ＩＣ１０１の耐電圧以上のマイナス電位が印加されてしまう。このため、クランプダイオード１０２だけでは、高耐圧ＩＣ１０１にかかる負電圧を十分に抑えることができず、高耐圧ＩＣ１０１の誤動作、場合によっては破壊を招くといった問題があった。
本発明は上記のような課題を解決するもので、負荷の駆動を行うスイッチング素子のスイッチング制御を行う高耐圧ＩＣの誤動作及び破壊を防止することができるインバータ装置を得ることを目的とする。
発明の開示
本発明のインバータ装置は、負荷に対して電源供給を行う直流電源の両極端子間に順方向に直列に接続される少なくとも１対のスイッチング素子で構成された、負荷に対してインバータ駆動を行うためのインバータ回路部と、入力信号と出力信号における各信号レベルの基準となる電位が異なる少なくとも１つの高耐圧ＩＣを有し、該インバータ回路部の各スイッチング素子の駆動を行うインバータ駆動回路部と、該インバータ駆動回路部における高耐圧ＩＣの動作の基準となると共に該高耐圧ＩＣの低電位側の信号の基準となる電位が印加される低圧側基準端子の電位を、該高耐圧ＩＣにおける高電位側の信号の基準となる電位が印加される高圧側基準端子にクランプするクランプ回路部と、インバータ駆動回路部における高耐圧ＩＣの低圧側基準端子と直流電源の負極との間の電圧を分圧する分圧回路部とを備えるものである。このように、高耐圧ＩＣの低圧側基準端子と直流電源の負極との間の電圧を分圧する分圧回路部を備え、高耐圧ＩＣにおける高圧側基準端子と低圧側基準端子との間に印加される負電圧が、該端子間の定格耐電圧の最小値以下にならないようにしたものである。
一方、上記分圧回路部を高耐圧ＩＣごとに設けるようにしてもよい。
また、上記分圧回路部を、インバータ駆動回路部における高耐圧ＩＣの低圧側基準端子と上記直流電源の負極との間に接続された分圧抵抗をなす素子からなるようにして、分圧回路部を１つの抵抗又は１つのインダクタンス等といった分圧抵抗をなす素子で構成した。
また、上記インバータ駆動回路部における高耐圧ＩＣの低圧側基準端子を、ダイオードを介して上記クランプ回路部及び分圧抵抗をなす素子にそれぞれ接続するようにしてもよく、分圧抵抗から高耐圧ＩＣの低圧側基準端子の方向に電流が流れないようにした。
更に、上記分圧回路部をバイパスするバイパス回路部を、上記低圧側基準端子から出力される高耐圧ＩＣの動作電流が上記直流電源の負極へ流れるように分圧回路部ごとに設けるようにした。
具体的には、上記バイパス回路部を、分圧回路部をバイパスするバイパスダイオードからなるようにし、バイパス回路部を１つのバイパスダイオードで構成するようにした。
【図面の簡単な説明】
図１は、本発明の実施の形態１におけるインバータ装置の例を示した概略の回路図であり、
図２は、図１における高耐圧ＩＣ１３の周辺回路を抽出して示した回路図であり、
図３は、本発明の実施の形態１におけるインバータ装置の他の例を示した概略の回路図であり、
図４は、図３における高耐圧ＩＣ１３ａの回路例を示した図であり、
図５は、本発明の実施の形態２におけるインバータ装置の例を示した概略の回路図であり、
図６は、本発明の実施の形態２におけるインバータ装置の他の例を示した概略の回路図であり、
図７は、本発明の実施の形態２におけるインバータ装置の他の例を示した概略の回路図であり、
図８は、従来のインバータ装置の例を示した部分回路図である。
発明を実施するための最良の形態
以下、本発明の実施の形態を、図面を参照しながら説明する。
実施の形態１．
図１は、本発明の実施の形態１におけるインバータ装置の例を示した概略の回路図である。なお、図１では、３相インバータ装置を例にして示している。
図１において、３相インバータ装置１は、ＩＧＢＴからなる６個のスイッチング素子Ｑ１〜Ｑ６、及び該スイッチング素子Ｑ１〜Ｑ６に対応してそれぞれ並列に接続されたダイオードＤ１〜Ｄ６からなる電圧形インバータ２と、該電圧形インバータの駆動を行うインバータ駆動回路３とを備えている。
電圧形インバータ２において、スイッチング素子Ｑ１〜Ｑ３の各コレクタは、電圧形インバータ２に正の電源電圧を印加するための外部電源接続端子Ｐにそれぞれ接続され、この際、該各コレクタと外部電源接続端子Ｐとの間には、それぞれ対応する配線のインダクタンスＬｃ１〜Ｌｃ３が形成される。スイッチング素子Ｑ４〜Ｑ６の各エミッタは、電圧形インバータ２に負の電源電圧を印加するための外部電源接続端子Ｎにそれぞれ接続され、この際、該各エミッタと外部電源接続端子Ｎとの間には、それぞれ対応する配線のインダクタンスＬｅ４〜Ｌｅ６が形成される。
また、スイッチング素子Ｑ１のエミッタ及びスイッチング素子Ｑ４のコレクタはそれぞれ負荷を接続するための外部接続端子Ｕに接続され、該エミッタと外部接続端子Ｕとの間には配線のインダクタンスＬｅ１が、該コレクタと外部接続端子Ｕとの間には配線のインダクタンスＬｃ４がそれぞれ形成される。同様に、スイッチング素子Ｑ２のエミッタ及びスイッチング素子Ｑ５のコレクタはそれぞれ負荷を接続するための外部接続端子Ｖに接続され、該エミッタと外部接続端子Ｖとの間には配線のインダクタンスＬｅ２が、該コレクタと外部接続端子Ｖとの間には配線のインダクタンスＬｃ５がそれぞれ形成される。同様に、スイッチング素子Ｑ３のエミッタ及びスイッチング素子Ｑ６のコレクタはそれぞれ負荷を接続するための外部接続端子Ｗに接続され、該エミッタと外部接続端子Ｗとの間には配線のインダクタンスＬｅ３が、該コレクタと外部接続端子Ｗとの間には配線のインダクタンスＬｃ６がそれぞれ形成される。
更に、スイッチング素子Ｑ１〜Ｑ６の各ゲートは、対応する抵抗Ｒ１〜Ｒ６を介してインバータ駆動回路３に接続され、インバータ駆動回路３は、入力される制御信号に応じて各スイッチング素子Ｑ１〜Ｑ６のスイッチング制御を行う。また、外部電源接続端子Ｐと外部電源接続端子Ｎとの間には、直流電源ＶＤＣが接続され、外部接続端子Ｕ，Ｖ，Ｗには、負荷としてそれぞれリアクトル（図示せず）が接続される。
インバータ駆動回路３において、電圧形インバータ２の各スイッチング素子Ｑ１〜Ｑ６に対応して設けられ、各スイッチング素子Ｑ１〜Ｑ６の駆動を行う高耐圧ＩＣ１１〜１６を有し、更に、該各高耐圧ＩＣ１１〜１６における高圧側基準端子Ｖｓと低圧側基準端子ＶＳＳとの間に、低圧側基準端子ＶＳＳから高圧側基準端子Ｖｓへの方向が順方向になるようにクランプダイオードＤ１１〜Ｄ１６がそれぞれ対応して接続されている。また、高耐圧ＩＣ１１〜１６の各低圧側基準端子ＶＳＳは、分圧抵抗Ｒ２１と該分圧抵抗Ｒ２１に並列に接続されたバイパスダイオードＤ２１からなる保護回路２１を介して外部電源接続端子Ｎに接続されると共に、外部接続端子ＧＮＤに接続されている。
各高耐圧ＩＣ１１〜１６において、各制御信号入力端子ＩＮは、対応する外部制御信号入力端子Ｕｐ，Ｖｐ，Ｗｐ，Ｕｎ，Ｖｎ，Ｗｎにそれぞれ接続され、各正側電源入力端子ＶＣＣ及び負側電源入力端子をなす低圧側基準端子ＶＳＳは、直流電源２２の正極及び負極にそれぞれ対応して接続されている。
なお、高耐圧ＩＣ１１〜１６は、それぞれ同じ回路構成で形成されていることから、図１では高耐圧ＩＣ１３の内部回路例のみを示しており、高耐圧ＩＣ１１，１２，１４〜１６の各内部回路は省略している。このことから、以下、高耐圧ＩＣ１３の動作について説明し、他の高耐圧ＩＣの動作については高耐圧ＩＣ１３と同様であるのでその説明を省略する。
高耐圧ＩＣ１３は、入力バッファ２５、Ｎチャネル形ＭＯＳトランジスタ（以下、ＮＭＯＳトランジスタと呼ぶ）２６、抵抗Ｒ２７及びドライバ回路２８で構成されている。入力バッファ２５において、入力端は制御信号入力端子ＩＮに、出力端はＮＭＯＳトランジスタ２６のゲートに、正側電源入力端は正側電源入力端子ＶＣＣに、負側電源入力端は低圧側基準端子ＶＳＳにそれぞれ接続されている。
ＮＭＯＳトランジスタ２６のドレインは、抵抗Ｒ２７とドライバ回路２８の入力端にそれぞれ接続され、ＮＭＯＳトランジスタ２６のソースは低圧側基準端子ＶＳＳに接続されている。ＮＭＯＳトランジスタ２６及び抵抗Ｒ２７は、入力バッファ２５の出力信号を、該信号の電位から浮いたフローティング電位の信号を生成するレベルシフタ２９を形成している。ドライバ回路２８において、出力端は高耐圧ＩＣ１３の出力端子ＯＵＴに、正側電源入力端はフローティング電源正側入力端子Ｖｂに、負側電源入力端はフローティング電源負側入力端子をなす高圧側基準端子Ｖｓにそれぞれ接続されている。このように、入力バッファ２５、ドライバ回路２８及びレベルシフタ２９は、レベルシフト回路を形成している。また、高耐圧ＩＣ１１〜１６の各フローティング電源正側入力端子Ｖｂと高圧側基準端子Ｖｓとの間には、対応する直流電源３１〜３６が接続されている。
このような構成において、図２は、図１における高耐圧ＩＣ１３の周辺回路を抽出して示した回路であり、図２を用いて保護回路２１の動作について説明する。なお、図２では、配線のインダクタンスは省略している。外部接続端子Ｕ〜Ｗにそれぞれ負荷をなすリアクトルが接続され、例えばスイッチング素子Ｑ１のスイッチングによって外部接続端子Ｕと外部電源接続端子Ｎとの間に発生したマイナス電位のサージ（以下、マイナスサージと呼ぶ）を、保護回路２１の分圧抵抗Ｒ２１とクランプダイオードＤ１３によって分圧させる。
また、分圧抵抗Ｒ２１の抵抗値が大きい場合、低圧側基準端子ＶＳＳから外部電源接続端子Ｎに流れる高耐圧ＩＣ１３の動作電流Ｉ１が、抵抗Ｒ２１によって制限されてしまうことから、抵抗Ｒ２１に並列に接続したバイパスダイオードＤ２１で該動作電流Ｉ１をバイパスして流す。言うまでもなく、動作電流Ｉ１に問題となるような影響を及ぼさないほど分圧抵抗Ｒ２１の抵抗値が小さい場合は、バイパスダイオードＤ２１を省略してもよい。
なお、図１及び図２では、スイッチング素子Ｑ１〜Ｑ６の駆動を行う高耐圧ＩＣを例にして説明したが、本発明は、これに限定するものではなく、スイッチング素子の駆動制御に使用される高耐圧ＩＣに適用することができる。例えば、スイッチング素子の駆動を行うレベルシフト回路と、スイッチング素子に過電流が流れたことを検出する過電流検出回路をなすレベルシフト回路で構成された高耐圧ＩＣにも適用することができる。図３は、このような場合の実施の形態１におけるインバータ装置の他の例を示した図であり、図４は、図３で示した高耐圧ＩＣの回路例を示した図である。
なお、図３では、図１で示したインバータ装置１のスイッチング素子Ｑ１に接続された高耐圧ＩＣとその周辺回路を例にして示しており、その他の高耐圧ＩＣ及びその周辺回路においても同様であるので省略している。また、図３及び図４では、図１と同じものは同じ符号で示しており、ここではその説明を省略すると共に図１との相違点のみ説明する。
図３における図１との相違点は、スイッチング素子Ｑ１〜Ｑ３の各エミッタを電流検出用の抵抗Ｒ４１〜Ｒ４３を介して対応する外部接続端子Ｕ〜Ｗに接続すると共に、スイッチング素子Ｑ４〜Ｑ６の各エミッタを電流検出用の抵抗Ｒ４４〜Ｒ４６を介して外部電源接続端子Ｎに接続したことと、図１の各高耐圧ＩＣ１１〜１６の内部回路を変えると共にＮＯＲ回路Ｎ４１〜Ｎ４６を追加したことにある。
図３において、ＮＯＲ回路Ｎ４１〜Ｎ４６は、一方の入力端が、入力される信号レベルが反転する反転入力端をなしており、他方の入力端が、入力される信号レベルが反転しない非反転入力端をなしている。高耐圧ＩＣ１１ａ〜１６ａの各制御信号入力端子ＩＮは、対応するＮＯＲ回路Ｎ４１〜Ｎ４６の出力端に接続され、ＮＯＲ回路Ｎ４１〜Ｎ４６の各非反転入力端は、対応する外部制御信号入力端子Ｕｐ，Ｖｐ，Ｗｐ，Ｕｎ，Ｖｎ，Ｗｎにそれぞれ接続されている。
また、スイッチング素子Ｑ１〜Ｑ６の各エミッタと、対応する抵抗Ｒ４１〜Ｒ４６との接続部は、高耐圧ＩＣ１１ａ〜１６ａの各入力端子Ｆｉｎに対応して接続され、対応する高耐圧ＩＣ１１ａ〜１６ａの各出力端子Ｆｏｕｔは、ＮＯＲ回路Ｎ４１〜Ｎ４６の各反転入力端に対応して接続されている。
以下、図４を用いて高耐圧ＩＣ１３ａの動作について説明し、他の高耐圧ＩＣ１１ａ，１２ａ，１４ａ〜１６ａの動作については高耐圧ＩＣ１３ａと同様であるのでその説明を省略する。
高耐圧ＩＣ１３ａは、入力バッファ２５，４１、ＮＭＯＳトランジスタ２６、Ｐチャネル形ＭＯＳトランジスタ（以下、ＰＭＯＳトランジスタと呼ぶ）４２、抵抗Ｒ２７，Ｒ４７及びドライバ回路２８，４４で構成されている。入力バッファ４１において、入力端は入力端子Ｆｉｎに、出力端はＰＭＯＳトランジスタ４２のゲートに、正側電源入力端はフローティング電源正側入力端子Ｖｂに、負側電源入力端は高圧側基準端子Ｖｓにそれぞれ接続されている。
ＰＭＯＳトランジスタ４２のドレインは、抵抗Ｒ４７とドライバ回路４４の入力端にそれぞれ接続され、ＰＭＯＳトランジスタ４２のソースはフローティング電源正側入力端子Ｖｂに接続されている。ＰＭＯＳトランジスタ４２及び抵抗Ｒ４７は、入力バッファ４１の出力信号を、シフトダウンして接地レベルを基準とした電位の信号を生成するレベルシフタ４９を形成している。ドライバ回路４４において、出力端は高耐圧ＩＣ１３ａの出力端子Ｆｏｕｔに、正側電源入力端は正側電源入力端子ＶＣＣに、負側電源入力端は低圧側基準端子ＶＳＳにそれぞれ接続されている。このように、入力バッファ２５、ドライバ回路２８及びレベルシフタ２９は、入力信号をシフトアップさせるレベルシフト回路を、入力バッファ４１、ドライバ回路４４及びレベルシフタ４９は、入力信号をシフトダウンさせるレベルシフト回路をそれぞれ形成している。
このような構成において、高耐圧ＩＣ１３ａは、外部制御信号入力端子ＵｐからＮＯＲ回路Ｎ４３を介して対応する制御信号入力端子ＩＮに入力される制御信号に応じて、スイッチング素子Ｑ１の駆動を行うと共に抵抗Ｒ４１から得られる電圧から、スイッチング素子Ｑ１に流れる過電流の検出を行う。高耐圧ＩＣ１３ａの入力端子Ｆｉｎには、スイッチング素子Ｑ１に過電流が流れるとＨｉｇｈレベルの信号が入力され、該Ｈｉｇｈレベルの信号が入力されている間、高耐圧ＩＣ１３ａは、出力端子ＦｏｕｔからＬｏｗレベルの信号を出力する。
ＮＯＲ回路Ｎ４３は、反転入力端にＬｏｗレベルの信号が入力されると、外部制御信号入力端子Ｕｐから入力される制御信号に関係なく、出力端はＨｉｇｈレベルとなり、高耐圧ＩＣ１３ａの出力端ＯＵＴはＬｏｗレベルとなってスイッチング素子Ｑ１がオフする。なお、高耐圧ＩＣ１１ａ〜１６ａに対するクランプダイオードＤ１１〜Ｄ１６及び保護回路２１の接続は、図１の高耐圧ＩＣ１１〜１６の各端子と同様であるのでその説明を省略する。
このように、本実施の形態１におけるインバータ装置は、高耐圧ＩＣの各低圧側基準端子ＶＳＳと、電圧形インバータ２に負の電源電圧を印加するための外部電源接続端子Ｎとの間に、分圧抵抗Ｒ２１にバイパスダイオードＤ２１が並列に接続された保護回路２１を設けた。このことから、簡単な回路を付加することによって、各高耐圧ＩＣの高圧側基準端子Ｖｓと低圧側基準端子ＶＳＳとの間に印加された負電圧が、スイッチング素子のスイッチング時に発生するマイナスサージ等によって、該各端子間の定格耐電圧の最小値を下回ることを防止することができ、高耐圧ＩＣの誤動作及び耐圧破壊を安価に防止することができる。
実施の形態２．
上記実施の形態１では、１つの保護回路２１で、各高耐圧ＩＣのマイナスサージによる破壊を防止するようにしたが、保護回路２１を各高耐圧ＩＣごとにそれぞれ設けるようにしてもよく、このようにしたものを本発明の実施の形態２とする。
図５は、本発明の実施の形態２におけるインバータ装置の例を示した概略の回路図である。なお、図５では、図１と同じものは同じ符号で示しており、ここではその説明を省略すると共に、図１との相違点のみ説明する。
図５における図１との相違点は、図１の保護回路２１の代わりに、各高耐圧ＩＣ１１〜１６ごとに、並列に接続された分圧抵抗とバイパスダイオードからなる保護回路６１〜６６を設けたことにあり、このことから、図１のインバータ駆動回路３をインバータ駆動回路５３とし、図１のインバータ装置１をインバータ装置５１とした。
図５において、インバータ装置５１は、電圧形インバータ２とインバータ駆動回路５３で構成されている。インバータ駆動回路５３は、高耐圧ＩＣ１１〜１６、クランプダイオードＤ１１〜Ｄ１６、直流電源２２，３１〜３６及び保護回路６１〜６６で構成されている。
各保護回路６１〜６６は、それぞれ分圧抵抗とバイパスダイオードが並列に接続された回路をなしており、各保護回路６１〜６６において、対応する分圧抵抗Ｒ６１〜Ｒ６６と対応するバイパスダイオードＤ６１〜Ｄ６６が並列に接続されて形成されている。このことから、各保護回路６１〜６６は、それぞれ同じ回路構成であることから、以下、保護回路６３の動作について説明し、他の保護回路６１，６２，６４〜６６の動作については、保護回路６３と同様であるのでその説明を省略する。
保護回路６３は、高耐圧ＩＣ１３の低圧側基準端子ＶＳＳと外部電源接続端子Ｎとの間に接続されており、具体的には、分圧抵抗Ｒ６３とバイパスダイオードＤ６３のアノードとの接続部が高耐圧ＩＣ１３の低圧側基準端子ＶＳＳに、分圧抵抗Ｒ６３とバイパスダイオードＤ６３のカソードとの接続部が外部電源接続端子Ｎにそれぞれ接続されている。
このような構成において、外部接続端子Ｕ〜Ｗにそれぞれ負荷をなすリアクトルが接続され、例えばスイッチング素子Ｑ１のスイッチングによって外部接続端子Ｕと外部電源接続端子Ｎとの間に発生したマイナスサージを、保護回路６３の抵抗Ｒ６３とクランプダイオードＤ１３によって分圧させる。なお、図５における高耐圧ＩＣ１３の周辺回路を抽出して示した回路図は、保護回路２１を保護回路６３に置き換える以外は図２と同じであるので省略し、図２を参照しながら保護回路２１を保護回路６３に置き換えて説明する。
抵抗Ｒ６３の抵抗値が大きい場合、低圧側基準端子ＶＳＳから外部電源接続端子Ｎに流れる高耐圧ＩＣ１３の動作電流Ｉ１が、抵抗Ｒ６３によって制限されてしまうことから、抵抗Ｒ６３に並列に接続したバイパスダイオードＤ６３で該動作電流Ｉ１をバイパスして流す。言うまでもなく、動作電流Ｉ１に問題となるような影響を及ぼさないほど分圧抵抗Ｒ６３の抵抗値が小さい場合、バイパスダイオードＤ６３を省略してもよい。
一方、高耐圧ＩＣ１１〜１６の各低圧側基準端子ＶＳＳと外部電源接続端子Ｎとの間にそれぞれ保護回路６１〜６６を対応させて接続し、該保護回路６１〜６６における各分圧抵抗Ｒ６１〜Ｒ６６を付加したことによって接地配線に閉ループが形成される。該閉ループは、場合によっては高耐圧ＩＣの誤動作につながる場合があることから、図６で示すように、各クランプダイオードＤ１１〜Ｄ１６と保護回路６１〜６６との各接続部と、対応する高耐圧ＩＣ１１〜１６の各低圧側基準端子ＶＳＳとの間に、ダイオードＤ７１〜Ｄ７６を対応して接続してもよい。
図６において、例えば高耐圧ＩＣ１３を例にして説明すると、高耐圧ＩＣ１３の低圧側基準端子ＶＳＳにダイオード７３のアノードを接続し、該ダイオード７３のカソードに、クランプダイオードＤ１３のアノードと分圧抵抗Ｒ６３とバイパスダイオードＤ６３のアノードとの接続部を接続する。このようにすることによって、外部電源接続端子Ｎから分圧抵抗Ｒ６３、更に低圧側基準端子ＶＳＳを経て外部電源接続端子Ｎへの方向に対する閉ループの形成を防止することができ、該閉ループによる高耐圧ＩＣ１３の低圧側基準端子ＶＳＳの電圧変動を防止することができ、高耐圧ＩＣ１３の誤動作を防止することができる。なお、他の高耐圧ＩＣ１１，１２，１４〜１６においても同様であるのでその説明を省略する。
また、分圧抵抗Ｒ６１〜Ｒ６６の抵抗値によっては、すなわち低圧側基準端子ＶＳＳから外部電源接続端子Ｎに流れる動作電流Ｉ１に問題となるような影響を及ぼさないほど分圧抵抗Ｒ６１〜Ｒ６６の抵抗値が小さい場合は、図７で示すように、バイパスダイオードＤ６１〜Ｄ６６を省略してもよい。
一方、本実施の形態２においても、スイッチング素子Ｑ１〜Ｑ６の駆動を行う高耐圧ＩＣを例にして説明したが、上記実施の形態１と同様に、スイッチング素子の駆動制御に使用される高耐圧ＩＣ、例えばスイッチング素子の駆動を行うレベルシフト回路と、スイッチング素子に過電流が流れたことを検出する過電流検出回路をなすレベルシフト回路で構成された高耐圧ＩＣにも適用することができる。しかし、その構成は、実施の形態１における図３及び図４と同様であるのでその説明を省略する。
このように、本実施の形態２におけるインバータ装置は、高耐圧ＩＣ１１〜１６の各低圧側基準端子ＶＳＳと、電圧形インバータ２に負の電源電圧を印加するための外部電源接続端子Ｎとの間に、分圧抵抗とバイパスダイオードが並列に接続されて形成された保護回路６１〜６６をそれぞれ対応させて設けた。このことから、各高耐圧ＩＣの高圧側基準端子Ｖｓと低圧側基準端子ＶＳＳとの間に印加された負電圧が、スイッチング素子のスイッチング時に発生するマイナスサージ等によって、該各端子間の定格耐電圧の最小値を下回ることをより確実に防止することができ、高耐圧ＩＣの誤動作及び耐圧破壊をより確実に防止することができる。
なお、上記実施の形態１及び実施の形態２では、保護回路を構成する分圧抵抗に抵抗を用いた場合を例にして説明したが、本発明は、これに限定するものではなく、インダクタンス等といった分圧抵抗をなす素子を使用すればよい。また、上記実施の形態１及び実施の形態２では、３相インバータ装置を例にして説明したが、本発明は、これに限定するものではなく、単相インバータ装置等にも適用できることは言うまでもない。
産業上の利用の可能性
以上のように本発明によれば、簡単な構成の保護回路を付加することにより、インバータを構成する各スイッチング素子のスイッチング時に発生するマイナスサージによって、該各スイッチング素子の駆動制御に使用される高耐圧ＩＣが誤動作及び耐圧破壊することを防止できるインバータ装置を提供することができる。
本発明は、インバータ装置に関し、特に負荷を駆動するスイッチング素子で形成されたブリッジ回路の駆動制御に使用される高耐圧ＩＣの耐圧破壊及び誤動作を防止する回路を備えたインバータ装置に関する。
背景技術
従来、特開平１０−４２５７５号公報に開示されているように、インバータ装置において、負荷の駆動を行うスイッチング素子のスイッチング時に、電流の単位時間あたりの変化量ｄｉ／ｄｔと配線のインダクタンスから発生するマイナスサージ対策として、該スイッチング素子を駆動制御する高耐圧ＩＣの低圧側基準端子と高圧側基準端子との間にクランプダイオードを接続していた。
本発明の前提である基本技術とその課題
図８は、上記クランプダイオードの接続例を示した概略の回路図である。なお、図８では、任意の１つの高耐圧ＩＣ、例えば負荷が接続される外部接続端子Ｕに接続される負荷を駆動するスイッチング素子のスイッチング制御を行う高耐圧ＩＣの周辺回路のみを示している。
高耐圧ＩＣ１０１の低圧側基準端子ＶＳＳと高圧側基準端子Ｖｓとの間にクランプダイオード１０２が接続されており、高耐圧ＩＣ１０１は、正の電源電圧が印加される外部電源接続端子Ｐと負荷が接続される外部接続端子Ｕとの間に接続されたスイッチング素子１０４の動作制御を行う。外部接続端子Ｕと負の電源電圧が印加される外部電源接続端子Ｎとの間に接続されたスイッチング素子１０５の動作制御を行う高耐圧ＩＣは省略している。
マイナス電位のサージによって、高圧側基準端子Ｖｓと低圧側基準端子ＶＳＳとの間の電圧Ｖ（Ｖｓ-ＶＳＳ）が負電圧になったときのみ、クランプダイオード１０２によって該電圧Ｖ（Ｖｓ-ＶＳＳ）は、クランプダイオード１０２の順方向電圧に保たれる。
しかし、外部接続端子Ｕに接続される負荷のインピーダンスが小さく、該負荷を駆動して大電流が流れ、マイナス電位のサージが数十Ｖといった大きさになると、クランプダイオード１０２における、順回復時間による遅れと例えば数百アンペアといった大電流が流れたときのＶ‐Ｉ特性から、高耐圧ＩＣ１０１の耐電圧以上のマイナス電位が印加されてしまう。このため、クランプダイオード１０２だけでは、高耐圧ＩＣ１０１にかかる負電圧を十分に抑えることができず、高耐圧ＩＣ１０１の誤動作、場合によっては破壊を招くといった問題があった。
本発明は上記のような課題を解決するもので、負荷の駆動を行うスイッチング素子のスイッチング制御を行う高耐圧ＩＣの誤動作及び破壊を防止することができるインバータ装置を得ることを目的とする。
発明の開示
本発明のインバータ装置は、負荷に対して電源供給を行う直流電源の両極端子間に順方向に直列に接続される少なくとも１対のスイッチング素子で構成された、負荷に対してインバータ駆動を行うためのインバータ回路部と、入力信号と出力信号における各信号レベルの基準となる電位が異なる少なくとも１つの高耐圧ＩＣを有し、該インバータ回路部の各スイッチング素子の駆動を行うインバータ駆動回路部と、該インバータ駆動回路部における高耐圧ＩＣの動作の基準となると共に該高耐圧ＩＣの低電位側の信号の基準となる電位が印加される低圧側基準端子の電位を、該高耐圧ＩＣにおける高電位側の信号の基準となる電位が印加される高圧側基準端子にクランプするクランプ回路部と、インバータ駆動回路部における高耐圧ＩＣの低圧側基準端子と直流電源の負極との間の電圧を分圧する分圧回路部とを備えるものである。このように、高耐圧ＩＣの低圧側基準端子と直流電源の負極との間の電圧を分圧する分圧回路部を備え、高耐圧ＩＣにおける高圧側基準端子と低圧側基準端子との間に印加される負電圧が、該端子間の定格耐電圧の最小値以下にならないようにしたものである。
一方、上記分圧回路部を高耐圧ＩＣごとに設けるようにしてもよい。
また、上記分圧回路部を、インバータ駆動回路部における高耐圧ＩＣの低圧側基準端子と上記直流電源の負極との間に接続された分圧抵抗をなす素子からなるようにして、分圧回路部を１つの抵抗又は１つのインダクタンス等といった分圧抵抗をなす素子で構成した。
また、上記インバータ駆動回路部における高耐圧ＩＣの低圧側基準端子を、ダイオードを介して上記クランプ回路部及び分圧抵抗をなす素子にそれぞれ接続するようにしてもよく、分圧抵抗から高耐圧ＩＣの低圧側基準端子の方向に電流が流れないようにした。
更に、上記分圧回路部をバイパスするバイパス回路部を、上記低圧側基準端子から出力される高耐圧ＩＣの動作電流が上記直流電源の負極へ流れるように分圧回路部ごとに設けるようにした。
具体的には、上記バイパス回路部を、分圧回路部をバイパスするバイパスダイオードからなるようにし、バイパス回路部を１つのバイパスダイオードで構成するようにした。
【図面の簡単な説明】
図１は、本発明の実施の形態１におけるインバータ装置の例を示した概略の回路図であり、
図２は、図１における高耐圧ＩＣ１３の周辺回路を抽出して示した回路図であり、
図３は、本発明の実施の形態１におけるインバータ装置の他の例を示した概略の回路図であり、
図４は、図３における高耐圧ＩＣ１３ａの回路例を示した図であり、
図５は、本発明の実施の形態２におけるインバータ装置の例を示した概略の回路図であり、
図６は、本発明の実施の形態２におけるインバータ装置の他の例を示した概略の回路図であり、
図７は、本発明の実施の形態２におけるインバータ装置の他の例を示した概略の回路図であり、
図８は、従来のインバータ装置の例を示した部分回路図である。
発明を実施するための最良の形態
以下、本発明の実施の形態を、図面を参照しながら説明する。
実施の形態１．
図１は、本発明の実施の形態１におけるインバータ装置の例を示した概略の回路図である。なお、図１では、３相インバータ装置を例にして示している。
図１において、３相インバータ装置１は、ＩＧＢＴからなる６個のスイッチング素子Ｑ１〜Ｑ６、及び該スイッチング素子Ｑ１〜Ｑ６に対応してそれぞれ並列に接続されたダイオードＤ１〜Ｄ６からなる電圧形インバータ２と、該電圧形インバータの駆動を行うインバータ駆動回路３とを備えている。
電圧形インバータ２において、スイッチング素子Ｑ１〜Ｑ３の各コレクタは、電圧形インバータ２に正の電源電圧を印加するための外部電源接続端子Ｐにそれぞれ接続され、この際、該各コレクタと外部電源接続端子Ｐとの間には、それぞれ対応する配線のインダクタンスＬｃ１〜Ｌｃ３が形成される。スイッチング素子Ｑ４〜Ｑ６の各エミッタは、電圧形インバータ２に負の電源電圧を印加するための外部電源接続端子Ｎにそれぞれ接続され、この際、該各エミッタと外部電源接続端子Ｎとの間には、それぞれ対応する配線のインダクタンスＬｅ４〜Ｌｅ６が形成される。
また、スイッチング素子Ｑ１のエミッタ及びスイッチング素子Ｑ４のコレクタはそれぞれ負荷を接続するための外部接続端子Ｕに接続され、該エミッタと外部接続端子Ｕとの間には配線のインダクタンスＬｅ１が、該コレクタと外部接続端子Ｕとの間には配線のインダクタンスＬｃ４がそれぞれ形成される。同様に、スイッチング素子Ｑ２のエミッタ及びスイッチング素子Ｑ５のコレクタはそれぞれ負荷を接続するための外部接続端子Ｖに接続され、該エミッタと外部接続端子Ｖとの間には配線のインダクタンスＬｅ２が、該コレクタと外部接続端子Ｖとの間には配線のインダクタンスＬｃ５がそれぞれ形成される。同様に、スイッチング素子Ｑ３のエミッタ及びスイッチング素子Ｑ６のコレクタはそれぞれ負荷を接続するための外部接続端子Ｗに接続され、該エミッタと外部接続端子Ｗとの間には配線のインダクタンスＬｅ３が、該コレクタと外部接続端子Ｗとの間には配線のインダクタンスＬｃ６がそれぞれ形成される。
更に、スイッチング素子Ｑ１〜Ｑ６の各ゲートは、対応する抵抗Ｒ１〜Ｒ６を介してインバータ駆動回路３に接続され、インバータ駆動回路３は、入力される制御信号に応じて各スイッチング素子Ｑ１〜Ｑ６のスイッチング制御を行う。また、外部電源接続端子Ｐと外部電源接続端子Ｎとの間には、直流電源ＶＤＣが接続され、外部接続端子Ｕ，Ｖ，Ｗには、負荷としてそれぞれリアクトル（図示せず）が接続される。
インバータ駆動回路３において、電圧形インバータ２の各スイッチング素子Ｑ１〜Ｑ６に対応して設けられ、各スイッチング素子Ｑ１〜Ｑ６の駆動を行う高耐圧ＩＣ１１〜１６を有し、更に、該各高耐圧ＩＣ１１〜１６における高圧側基準端子Ｖｓと低圧側基準端子ＶＳＳとの間に、低圧側基準端子ＶＳＳから高圧側基準端子Ｖｓへの方向が順方向になるようにクランプダイオードＤ１１〜Ｄ１６がそれぞれ対応して接続されている。また、高耐圧ＩＣ１１〜１６の各低圧側基準端子ＶＳＳは、分圧抵抗Ｒ２１と該分圧抵抗Ｒ２１に並列に接続されたバイパスダイオードＤ２１からなる保護回路２１を介して外部電源接続端子Ｎに接続されると共に、外部接続端子ＧＮＤに接続されている。
各高耐圧ＩＣ１１〜１６において、各制御信号入力端子ＩＮは、対応する外部制御信号入力端子Ｕｐ，Ｖｐ，Ｗｐ，Ｕｎ，Ｖｎ，Ｗｎにそれぞれ接続され、各正側電源入力端子ＶＣＣ及び負側電源入力端子をなす低圧側基準端子ＶＳＳは、直流電源２２の正極及び負極にそれぞれ対応して接続されている。
なお、高耐圧ＩＣ１１〜１６は、それぞれ同じ回路構成で形成されていることから、図１では高耐圧ＩＣ１３の内部回路例のみを示しており、高耐圧ＩＣ１１，１２，１４〜１６の各内部回路は省略している。このことから、以下、高耐圧ＩＣ１３の動作について説明し、他の高耐圧ＩＣの動作については高耐圧ＩＣ１３と同様であるのでその説明を省略する。
高耐圧ＩＣ１３は、入力バッファ２５、Ｎチャネル形ＭＯＳトランジスタ（以下、ＮＭＯＳトランジスタと呼ぶ）２６、抵抗Ｒ２７及びドライバ回路２８で構成されている。入力バッファ２５において、入力端は制御信号入力端子ＩＮに、出力端はＮＭＯＳトランジスタ２６のゲートに、正側電源入力端は正側電源入力端子ＶＣＣに、負側電源入力端は低圧側基準端子ＶＳＳにそれぞれ接続されている。
ＮＭＯＳトランジスタ２６のドレインは、抵抗Ｒ２７とドライバ回路２８の入力端にそれぞれ接続され、ＮＭＯＳトランジスタ２６のソースは低圧側基準端子ＶＳＳに接続されている。ＮＭＯＳトランジスタ２６及び抵抗Ｒ２７は、入力バッファ２５の出力信号を、該信号の電位から浮いたフローティング電位の信号を生成するレベルシフタ２９を形成している。ドライバ回路２８において、出力端は高耐圧ＩＣ１３の出力端子ＯＵＴに、正側電源入力端はフローティング電源正側入力端子Ｖｂに、負側電源入力端はフローティング電源負側入力端子をなす高圧側基準端子Ｖｓにそれぞれ接続されている。このように、入力バッファ２５、ドライバ回路２８及びレベルシフタ２９は、レベルシフト回路を形成している。また、高耐圧ＩＣ１１〜１６の各フローティング電源正側入力端子Ｖｂと高圧側基準端子Ｖｓとの間には、対応する直流電源３１〜３６が接続されている。
このような構成において、図２は、図１における高耐圧ＩＣ１３の周辺回路を抽出して示した回路であり、図２を用いて保護回路２１の動作について説明する。なお、図２では、配線のインダクタンスは省略している。外部接続端子Ｕ〜Ｗにそれぞれ負荷をなすリアクトルが接続され、例えばスイッチング素子Ｑ１のスイッチングによって外部接続端子Ｕと外部電源接続端子Ｎとの間に発生したマイナス電位のサージ（以下、マイナスサージと呼ぶ）を、保護回路２１の分圧抵抗Ｒ２１とクランプダイオードＤ１３によって分圧させる。
また、分圧抵抗Ｒ２１の抵抗値が大きい場合、低圧側基準端子ＶＳＳから外部電源接続端子Ｎに流れる高耐圧ＩＣ１３の動作電流Ｉ１が、抵抗Ｒ２１によって制限されてしまうことから、抵抗Ｒ２１に並列に接続したバイパスダイオードＤ２１で該動作電流Ｉ１をバイパスして流す。言うまでもなく、動作電流Ｉ１に問題となるような影響を及ぼさないほど分圧抵抗Ｒ２１の抵抗値が小さい場合は、バイパスダイオードＤ２１を省略してもよい。
なお、図１及び図２では、スイッチング素子Ｑ１〜Ｑ６の駆動を行う高耐圧ＩＣを例にして説明したが、本発明は、これに限定するものではなく、スイッチング素子の駆動制御に使用される高耐圧ＩＣに適用することができる。例えば、スイッチング素子の駆動を行うレベルシフト回路と、スイッチング素子に過電流が流れたことを検出する過電流検出回路をなすレベルシフト回路で構成された高耐圧ＩＣにも適用することができる。図３は、このような場合の実施の形態１におけるインバータ装置の他の例を示した図であり、図４は、図３で示した高耐圧ＩＣの回路例を示した図である。
なお、図３では、図１で示したインバータ装置１のスイッチング素子Ｑ１に接続された高耐圧ＩＣとその周辺回路を例にして示しており、その他の高耐圧ＩＣ及びその周辺回路においても同様であるので省略している。また、図３及び図４では、図１と同じものは同じ符号で示しており、ここではその説明を省略すると共に図１との相違点のみ説明する。
図３における図１との相違点は、スイッチング素子Ｑ１〜Ｑ３の各エミッタを電流検出用の抵抗Ｒ４１〜Ｒ４３を介して対応する外部接続端子Ｕ〜Ｗに接続すると共に、スイッチング素子Ｑ４〜Ｑ６の各エミッタを電流検出用の抵抗Ｒ４４〜Ｒ４６を介して外部電源接続端子Ｎに接続したことと、図１の各高耐圧ＩＣ１１〜１６の内部回路を変えると共にＮＯＲ回路Ｎ４１〜Ｎ４６を追加したことにある。
図３において、ＮＯＲ回路Ｎ４１〜Ｎ４６は、一方の入力端が、入力される信号レベルが反転する反転入力端をなしており、他方の入力端が、入力される信号レベルが反転しない非反転入力端をなしている。高耐圧ＩＣ１１ａ〜１６ａの各制御信号入力端子ＩＮは、対応するＮＯＲ回路Ｎ４１〜Ｎ４６の出力端に接続され、ＮＯＲ回路Ｎ４１〜Ｎ４６の各非反転入力端は、対応する外部制御信号入力端子Ｕｐ，Ｖｐ，Ｗｐ，Ｕｎ，Ｖｎ，Ｗｎにそれぞれ接続されている。
また、スイッチング素子Ｑ１〜Ｑ６の各エミッタと、対応する抵抗Ｒ４１〜Ｒ４６との接続部は、高耐圧ＩＣ１１ａ〜１６ａの各入力端子Ｆｉｎに対応して接続され、対応する高耐圧ＩＣ１１ａ〜１６ａの各出力端子Ｆｏｕｔは、ＮＯＲ回路Ｎ４１〜Ｎ４６の各反転入力端に対応して接続されている。
以下、図４を用いて高耐圧ＩＣ１３ａの動作について説明し、他の高耐圧ＩＣ１１ａ，１２ａ，１４ａ〜１６ａの動作については高耐圧ＩＣ１３ａと同様であるのでその説明を省略する。
高耐圧ＩＣ１３ａは、入力バッファ２５，４１、ＮＭＯＳトランジスタ２６、Ｐチャネル形ＭＯＳトランジスタ（以下、ＰＭＯＳトランジスタと呼ぶ）４２、抵抗Ｒ２７，Ｒ４７及びドライバ回路２８，４４で構成されている。入力バッファ４１において、入力端は入力端子Ｆｉｎに、出力端はＰＭＯＳトランジスタ４２のゲートに、正側電源入力端はフローティング電源正側入力端子Ｖｂに、負側電源入力端は高圧側基準端子Ｖｓにそれぞれ接続されている。
ＰＭＯＳトランジスタ４２のドレインは、抵抗Ｒ４７とドライバ回路４４の入力端にそれぞれ接続され、ＰＭＯＳトランジスタ４２のソースはフローティング電源正側入力端子Ｖｂに接続されている。ＰＭＯＳトランジスタ４２及び抵抗Ｒ４７は、入力バッファ４１の出力信号を、シフトダウンして接地レベルを基準とした電位の信号を生成するレベルシフタ４９を形成している。ドライバ回路４４において、出力端は高耐圧ＩＣ１３ａの出力端子Ｆｏｕｔに、正側電源入力端は正側電源入力端子ＶＣＣに、負側電源入力端は低圧側基準端子ＶＳＳにそれぞれ接続されている。このように、入力バッファ２５、ドライバ回路２８及びレベルシフタ２９は、入力信号をシフトアップさせるレベルシフト回路を、入力バッファ４１、ドライバ回路４４及びレベルシフタ４９は、入力信号をシフトダウンさせるレベルシフト回路をそれぞれ形成している。
このような構成において、高耐圧ＩＣ１３ａは、外部制御信号入力端子ＵｐからＮＯＲ回路Ｎ４３を介して対応する制御信号入力端子ＩＮに入力される制御信号に応じて、スイッチング素子Ｑ１の駆動を行うと共に抵抗Ｒ４１から得られる電圧から、スイッチング素子Ｑ１に流れる過電流の検出を行う。高耐圧ＩＣ１３ａの入力端子Ｆｉｎには、スイッチング素子Ｑ１に過電流が流れるとＨｉｇｈレベルの信号が入力され、該Ｈｉｇｈレベルの信号が入力されている間、高耐圧ＩＣ１３ａは、出力端子ＦｏｕｔからＬｏｗレベルの信号を出力する。
ＮＯＲ回路Ｎ４３は、反転入力端にＬｏｗレベルの信号が入力されると、外部制御信号入力端子Ｕｐから入力される制御信号に関係なく、出力端はＨｉｇｈレベルとなり、高耐圧ＩＣ１３ａの出力端ＯＵＴはＬｏｗレベルとなってスイッチング素子Ｑ１がオフする。なお、高耐圧ＩＣ１１ａ〜１６ａに対するクランプダイオードＤ１１〜Ｄ１６及び保護回路２１の接続は、図１の高耐圧ＩＣ１１〜１６の各端子と同様であるのでその説明を省略する。
このように、本実施の形態１におけるインバータ装置は、高耐圧ＩＣの各低圧側基準端子ＶＳＳと、電圧形インバータ２に負の電源電圧を印加するための外部電源接続端子Ｎとの間に、分圧抵抗Ｒ２１にバイパスダイオードＤ２１が並列に接続された保護回路２１を設けた。このことから、簡単な回路を付加することによって、各高耐圧ＩＣの高圧側基準端子Ｖｓと低圧側基準端子ＶＳＳとの間に印加された負電圧が、スイッチング素子のスイッチング時に発生するマイナスサージ等によって、該各端子間の定格耐電圧の最小値を下回ることを防止することができ、高耐圧ＩＣの誤動作及び耐圧破壊を安価に防止することができる。
実施の形態２．
上記実施の形態１では、１つの保護回路２１で、各高耐圧ＩＣのマイナスサージによる破壊を防止するようにしたが、保護回路２１を各高耐圧ＩＣごとにそれぞれ設けるようにしてもよく、このようにしたものを本発明の実施の形態２とする。
図５は、本発明の実施の形態２におけるインバータ装置の例を示した概略の回路図である。なお、図５では、図１と同じものは同じ符号で示しており、ここではその説明を省略すると共に、図１との相違点のみ説明する。
図５における図１との相違点は、図１の保護回路２１の代わりに、各高耐圧ＩＣ１１〜１６ごとに、並列に接続された分圧抵抗とバイパスダイオードからなる保護回路６１〜６６を設けたことにあり、このことから、図１のインバータ駆動回路３をインバータ駆動回路５３とし、図１のインバータ装置１をインバータ装置５１とした。
図５において、インバータ装置５１は、電圧形インバータ２とインバータ駆動回路５３で構成されている。インバータ駆動回路５３は、高耐圧ＩＣ１１〜１６、クランプダイオードＤ１１〜Ｄ１６、直流電源２２，３１〜３６及び保護回路６１〜６６で構成されている。
各保護回路６１〜６６は、それぞれ分圧抵抗とバイパスダイオードが並列に接続された回路をなしており、各保護回路６１〜６６において、対応する分圧抵抗Ｒ６１〜Ｒ６６と対応するバイパスダイオードＤ６１〜Ｄ６６が並列に接続されて形成されている。このことから、各保護回路６１〜６６は、それぞれ同じ回路構成であることから、以下、保護回路６３の動作について説明し、他の保護回路６１，６２，６４〜６６の動作については、保護回路６３と同様であるのでその説明を省略する。
保護回路６３は、高耐圧ＩＣ１３の低圧側基準端子ＶＳＳと外部電源接続端子Ｎとの間に接続されており、具体的には、分圧抵抗Ｒ６３とバイパスダイオードＤ６３のアノードとの接続部が高耐圧ＩＣ１３の低圧側基準端子ＶＳＳに、分圧抵抗Ｒ６３とバイパスダイオードＤ６３のカソードとの接続部が外部電源接続端子Ｎにそれぞれ接続されている。
このような構成において、外部接続端子Ｕ〜Ｗにそれぞれ負荷をなすリアクトルが接続され、例えばスイッチング素子Ｑ１のスイッチングによって外部接続端子Ｕと外部電源接続端子Ｎとの間に発生したマイナスサージを、保護回路６３の抵抗Ｒ６３とクランプダイオードＤ１３によって分圧させる。なお、図５における高耐圧ＩＣ１３の周辺回路を抽出して示した回路図は、保護回路２１を保護回路６３に置き換える以外は図２と同じであるので省略し、図２を参照しながら保護回路２１を保護回路６３に置き換えて説明する。
抵抗Ｒ６３の抵抗値が大きい場合、低圧側基準端子ＶＳＳから外部電源接続端子Ｎに流れる高耐圧ＩＣ１３の動作電流Ｉ１が、抵抗Ｒ６３によって制限されてしまうことから、抵抗Ｒ６３に並列に接続したバイパスダイオードＤ６３で該動作電流Ｉ１をバイパスして流す。言うまでもなく、動作電流Ｉ１に問題となるような影響を及ぼさないほど分圧抵抗Ｒ６３の抵抗値が小さい場合、バイパスダイオードＤ６３を省略してもよい。
一方、高耐圧ＩＣ１１〜１６の各低圧側基準端子ＶＳＳと外部電源接続端子Ｎとの間にそれぞれ保護回路６１〜６６を対応させて接続し、該保護回路６１〜６６における各分圧抵抗Ｒ６１〜Ｒ６６を付加したことによって接地配線に閉ループが形成される。該閉ループは、場合によっては高耐圧ＩＣの誤動作につながる場合があることから、図６で示すように、各クランプダイオードＤ１１〜Ｄ１６と保護回路６１〜６６との各接続部と、対応する高耐圧ＩＣ１１〜１６の各低圧側基準端子ＶＳＳとの間に、ダイオードＤ７１〜Ｄ７６を対応して接続してもよい。
図６において、例えば高耐圧ＩＣ１３を例にして説明すると、高耐圧ＩＣ１３の低圧側基準端子ＶＳＳにダイオード７３のアノードを接続し、該ダイオード７３のカソードに、クランプダイオードＤ１３のアノードと分圧抵抗Ｒ６３とバイパスダイオードＤ６３のアノードとの接続部を接続する。このようにすることによって、外部電源接続端子Ｎから分圧抵抗Ｒ６３、更に低圧側基準端子ＶＳＳを経て外部電源接続端子Ｎへの方向に対する閉ループの形成を防止することができ、該閉ループによる高耐圧ＩＣ１３の低圧側基準端子ＶＳＳの電圧変動を防止することができ、高耐圧ＩＣ１３の誤動作を防止することができる。なお、他の高耐圧ＩＣ１１，１２，１４〜１６においても同様であるのでその説明を省略する。
また、分圧抵抗Ｒ６１〜Ｒ６６の抵抗値によっては、すなわち低圧側基準端子ＶＳＳから外部電源接続端子Ｎに流れる動作電流Ｉ１に問題となるような影響を及ぼさないほど分圧抵抗Ｒ６１〜Ｒ６６の抵抗値が小さい場合は、図７で示すように、バイパスダイオードＤ６１〜Ｄ６６を省略してもよい。
一方、本実施の形態２においても、スイッチング素子Ｑ１〜Ｑ６の駆動を行う高耐圧ＩＣを例にして説明したが、上記実施の形態１と同様に、スイッチング素子の駆動制御に使用される高耐圧ＩＣ、例えばスイッチング素子の駆動を行うレベルシフト回路と、スイッチング素子に過電流が流れたことを検出する過電流検出回路をなすレベルシフト回路で構成された高耐圧ＩＣにも適用することができる。しかし、その構成は、実施の形態１における図３及び図４と同様であるのでその説明を省略する。
このように、本実施の形態２におけるインバータ装置は、高耐圧ＩＣ１１〜１６の各低圧側基準端子ＶＳＳと、電圧形インバータ２に負の電源電圧を印加するための外部電源接続端子Ｎとの間に、分圧抵抗とバイパスダイオードが並列に接続されて形成された保護回路６１〜６６をそれぞれ対応させて設けた。このことから、各高耐圧ＩＣの高圧側基準端子Ｖｓと低圧側基準端子ＶＳＳとの間に印加された負電圧が、スイッチング素子のスイッチング時に発生するマイナスサージ等によって、該各端子間の定格耐電圧の最小値を下回ることをより確実に防止することができ、高耐圧ＩＣの誤動作及び耐圧破壊をより確実に防止することができる。
なお、上記実施の形態１及び実施の形態２では、保護回路を構成する分圧抵抗に抵抗を用いた場合を例にして説明したが、本発明は、これに限定するものではなく、インダクタンス等といった分圧抵抗をなす素子を使用すればよい。また、上記実施の形態１及び実施の形態２では、３相インバータ装置を例にして説明したが、本発明は、これに限定するものではなく、単相インバータ装置等にも適用できることは言うまでもない。
産業上の利用の可能性
以上のように本発明によれば、簡単な構成の保護回路を付加することにより、インバータを構成する各スイッチング素子のスイッチング時に発生するマイナスサージによって、該各スイッチング素子の駆動制御に使用される高耐圧ＩＣが誤動作及び耐圧破壊することを防止できるインバータ装置を提供することができる。
Claims (18)
- 負荷に対して電源供給を行う直流電源の両極端子間に順方向に直列に接続される少なくとも１対のスイッチング素子で構成された、負荷に対してインバータ駆動を行うためのインバータ回路部と、
入力信号と出力信号における各信号レベルの基準となる電位が異なる少なくとも１つの高耐圧ＩＣを有し、該インバータ回路部の各スイッチング素子の駆動を行うインバータ駆動回路部と、
該インバータ駆動回路部における高耐圧ＩＣの動作の基準となると共に該高耐圧ＩＣの低電位側の信号の基準となる電位が印加される低圧側基準端子の電位を、該高耐圧ＩＣにおける高電位側の信号の基準となる電位が印加される高圧側基準端子にクランプするクランプ回路部と、
上記インバータ駆動回路部における高耐圧ＩＣの低圧側基準端子と、上記直流電源の負極との間の電圧を分圧する分圧回路部と、
を備えることを特徴とするインバータ装置。 - 上記低圧側基準端子から出力される高耐圧ＩＣの動作電流が上記直流電源の負極へ流れるように上記分圧回路部をバイパスする、該分圧回路部ごとに設けられたバイパス回路部を備えることを特徴とする請求項１に記載のインバータ装置。
- 上記バイパス回路部は、分圧回路部をバイパスするバイパスダイオードからなることを特徴とする請求項２に記載のインバータ装置。
- 上記分圧回路部は、上記インバータ駆動回路部における高耐圧ＩＣの低圧側基準端子と上記直流電源の負極との間に接続された分圧抵抗をなす素子からなることを特徴とする請求項１に記載のインバータ装置。
- 上記低圧側基準端子から出力される高耐圧ＩＣの動作電流が上記直流電源の負極へ流れるように上記分圧回路部をバイパスする、該分圧回路部ごとに設けられたバイパス回路部を備えることを特徴とする請求項４に記載のインバータ装置。
- 上記バイパス回路部は、分圧回路部をバイパスするバイパスダイオードからなることを特徴とする請求項５に記載のインバータ装置。
- 上記インバータ駆動回路部における高耐圧ＩＣの低圧側基準端子は、ダイオードを介して上記クランプ回路部及び分圧抵抗をなす素子にそれぞれ接続されることを特徴とする請求項４に記載のインバータ装置。
- 上記低圧側基準端子から出力される高耐圧ＩＣの動作電流が上記直流電源の負極へ流れるように上記分圧回路部をバイパスする、該分圧回路部ごとに設けられたバイパス回路部を備えることを特徴とする請求項７に記載のインバータ装置。
- 上記バイパス回路部は、分圧回路部をバイパスするバイパスダイオードからなることを特徴とする請求項８に記載のインバータ装置。
- 上記分圧回路部は、高耐圧ＩＣごとに設けられることを特徴とする請求項１に記載のインバータ装置。
- 上記低圧側基準端子から出力される高耐圧ＩＣの動作電流が上記直流電源の負極へ流れるように上記分圧回路部をバイパスする、該分圧回路部ごとに設けられたバイパス回路部を備えることを特徴とする請求項１０に記載のインバータ装置。
- 上記バイパス回路部は、分圧回路部をバイパスするバイパスダイオードからなることを特徴とする請求項１１に記載のインバータ装置。
- 上記分圧回路部は、上記インバータ駆動回路部における高耐圧ＩＣの低圧側基準端子と上記直流電源の負極との間に接続された分圧抵抗をなす素子からなることを特徴とする請求項１０に記載のインバータ装置。
- 上記低圧側基準端子から出力される高耐圧ＩＣの動作電流が上記直流電源の負極へ流れるように上記分圧回路部をバイパスする、該分圧回路部ごとに設けられたバイパス回路部を備えることを特徴とする請求項１３に記載のインバータ装置。
- 上記バイパス回路部は、分圧回路部をバイパスするバイパスダイオードからなることを特徴とする請求項１４に記載のインバータ装置。
- 上記インバータ駆動回路部における高耐圧ＩＣの低圧側基準端子は、ダイオードを介して上記クランプ回路部及び分圧抵抗をなす素子にそれぞれ接続されることを特徴とする請求項１３に記載のインバータ装置。
- 上記低圧側基準端子から出力される高耐圧ＩＣの動作電流が上記直流電源の負極へ流れるように上記分圧回路部をバイパスする、該分圧回路部ごとに設けられたバイパス回路部を備えることを特徴とする請求項１６に記載のインバータ装置。
- 上記バイパス回路部は、分圧回路部をバイパスするバイパスダイオードからなることを特徴とする請求項１７に記載のインバータ装置。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP2000/000712 WO2001059918A1 (fr) | 2000-02-09 | 2000-02-09 | Dispositif onduleur |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP3577478B2 true JP3577478B2 (ja) | 2004-10-13 |
Family
ID=11735670
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001559132A Expired - Lifetime JP3577478B2 (ja) | 2000-02-09 | 2000-02-09 | インバータ装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6459598B1 (ja) |
| EP (1) | EP1178596B1 (ja) |
| JP (1) | JP3577478B2 (ja) |
| DE (1) | DE60041514D1 (ja) |
| WO (1) | WO2001059918A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7492618B2 (en) | 2005-01-14 | 2009-02-17 | Mitsubishi Denki Kabushiki Kaisha | Inverter device |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3992922B2 (ja) * | 2000-11-27 | 2007-10-17 | シャープ株式会社 | 液晶表示装置用基板及びその製造方法及びそれを備えた液晶表示装置 |
| FR2841342B1 (fr) * | 2002-06-21 | 2004-10-29 | Thales Ultrasonics Sas | Structure d'entree pour echographie a ultrasons |
| JP3983622B2 (ja) | 2002-08-08 | 2007-09-26 | 三菱電機株式会社 | パワーデバイス駆動回路 |
| JP4313658B2 (ja) | 2003-11-28 | 2009-08-12 | 三菱電機株式会社 | インバータ回路 |
| JP4992876B2 (ja) * | 2008-09-30 | 2012-08-08 | 三菱電機株式会社 | インバータ装置 |
| US7990743B2 (en) | 2009-10-20 | 2011-08-02 | General Electric Company | System and method for decreasing solar collector system losses |
| US7855906B2 (en) | 2009-10-26 | 2010-12-21 | General Electric Company | DC bus voltage control for two stage solar converter |
| US8050062B2 (en) | 2010-02-24 | 2011-11-01 | General Electric Company | Method and system to allow for high DC source voltage with lower DC link voltage in a two stage power converter |
| JP5999677B2 (ja) * | 2011-09-20 | 2016-09-28 | ローム株式会社 | 電子回路 |
| JP6304966B2 (ja) * | 2013-08-05 | 2018-04-04 | 三菱電機株式会社 | 半導体駆動装置及び半導体装置 |
| CN107112995B (zh) | 2014-12-17 | 2020-11-03 | 三菱电机株式会社 | 电平移位电路、集成电路及功率半导体模块 |
| EP3264588B1 (en) * | 2016-04-27 | 2022-04-13 | Mitsubishi Electric Corporation | Motor drive apparatus, refrigeration cycle apparatus, and air conditioner |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3832621A (en) * | 1971-12-27 | 1974-08-27 | Gen Electric | Reliable static power converter with control logic |
| US3919621A (en) * | 1974-11-27 | 1975-11-11 | Motorola Inc | Control system for inverter circuits |
| US4331886A (en) * | 1980-06-23 | 1982-05-25 | International Business Machines Corporation | Current switch driving circuit arrangements |
| US4414479A (en) * | 1981-07-14 | 1983-11-08 | General Electric Company | Low dissipation snubber for switching power transistors |
| US5418707A (en) * | 1992-04-13 | 1995-05-23 | The United States Of America As Represented By The United States Department Of Energy | High voltage dc-dc converter with dynamic voltage regulation and decoupling during load-generated arcs |
| US5532712A (en) * | 1993-04-13 | 1996-07-02 | Kabushiki Kaisha Komatsu Seisakusho | Drive circuit for use with transmissive scattered liquid crystal display device |
| JP3560737B2 (ja) * | 1996-07-23 | 2004-09-02 | 三菱電機株式会社 | インバータ装置 |
| SG66453A1 (en) * | 1997-04-23 | 1999-07-20 | Int Rectifier Corp | Resistor in series with bootstrap diode for monolithic gate device |
-
2000
- 2000-02-09 JP JP2001559132A patent/JP3577478B2/ja not_active Expired - Lifetime
- 2000-02-09 WO PCT/JP2000/000712 patent/WO2001059918A1/ja active Application Filing
- 2000-02-09 EP EP00902877A patent/EP1178596B1/en not_active Expired - Lifetime
- 2000-02-09 US US09/958,270 patent/US6459598B1/en not_active Expired - Lifetime
- 2000-02-09 DE DE60041514T patent/DE60041514D1/de not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7492618B2 (en) | 2005-01-14 | 2009-02-17 | Mitsubishi Denki Kabushiki Kaisha | Inverter device |
Also Published As
| Publication number | Publication date |
|---|---|
| US6459598B1 (en) | 2002-10-01 |
| WO2001059918A1 (fr) | 2001-08-16 |
| DE60041514D1 (de) | 2009-03-19 |
| EP1178596B1 (en) | 2009-02-04 |
| EP1178596A1 (en) | 2002-02-06 |
| EP1178596A4 (en) | 2004-06-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2014034063A1 (ja) | 半導体装置 | |
| KR101863014B1 (ko) | 자기 소호형 반도체 소자의 단락 보호 회로 | |
| JP5641638B2 (ja) | 異常検知回路、負荷駆動装置、電気機器 | |
| CN107181420B (zh) | 逆变器驱动装置以及半导体模块 | |
| US7683678B2 (en) | Inverter circuit | |
| JP3577478B2 (ja) | インバータ装置 | |
| JP2018088801A (ja) | 構成可能なクランプ回路 | |
| JP2763237B2 (ja) | レベルシフト回路及びこれを用いたインバータ装置 | |
| US11543846B2 (en) | Gate driver circuit for reducing deadtime inefficiencies | |
| US8270135B2 (en) | Transistor half-bridge control | |
| JP4479570B2 (ja) | 保護機能付きスイッチング回路および保護回路 | |
| JP6717380B2 (ja) | 半導体モジュール、及び半導体モジュールに使われるスイッチング素子のチップ設計方法 | |
| US11496125B2 (en) | Switch circuit capable of overcurrent protection with small and simple circuit, and with simple operation, without affecting normal operation | |
| JP3983622B2 (ja) | パワーデバイス駆動回路 | |
| JP5133648B2 (ja) | 電圧制御形スイッチングデバイスのゲート駆動装置 | |
| JP2006223032A (ja) | スイッチング装置 | |
| JP2006187101A (ja) | 電圧駆動素子の駆動方法 | |
| US7319359B2 (en) | High current charge pump for intelligent power switch drive | |
| JP2004056977A (ja) | パワーデバイス駆動回路 | |
| JP6744935B2 (ja) | パワー半導体駆動回路、パワー半導体回路、及びパワーモジュール回路装置 | |
| JP2012130135A (ja) | 集積回路 | |
| JP3235337B2 (ja) | Ｐｗｍインバータ用出力回路 | |
| JP3039092B2 (ja) | 短絡保護回路 | |
| JP2021097461A (ja) | 駆動装置およびパワーモジュール | |
| JP3119034B2 (ja) | Ｐｗｍインバータ用出力回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040427 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040706 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040712 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3577478 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070716 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080716 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090716 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100716 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100716 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110716 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110716 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120716 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120716 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130716 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |