JP3537041B2 - 強誘電体キャパシタおよび強誘電体/cmos集積化構造 - Google Patents

強誘電体キャパシタおよび強誘電体/cmos集積化構造

Info

Publication number
JP3537041B2
JP3537041B2 JP2000149201A JP2000149201A JP3537041B2 JP 3537041 B2 JP3537041 B2 JP 3537041B2 JP 2000149201 A JP2000149201 A JP 2000149201A JP 2000149201 A JP2000149201 A JP 2000149201A JP 3537041 B2 JP3537041 B2 JP 3537041B2
Authority
JP
Japan
Prior art keywords
ferroelectric
layer
conductive
electrode layer
patterned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000149201A
Other languages
English (en)
Other versions
JP2000357777A (ja
Inventor
チャールズ・トーマス・ブラック
シリル・キャブラ,ジュニア
アルフレッド・グリル
デボラー・アン・ニューメイヤー
ウィルバー・デヴィッド・プライサー
カサリン・リン・セーンガー
トーマス・マッカロール・ショウ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2000357777A publication Critical patent/JP2000357777A/ja
Application granted granted Critical
Publication of JP3537041B2 publication Critical patent/JP3537041B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B53/00Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/75Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B53/00Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/55Capacitors with a dielectric comprising a perovskite structure material

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、強誘電体(F
E)キャパシタ、およびその作製方法に関する。特に、
この発明は、少なくとも、強誘電体材料と、強誘電体材
料の対向する面と接触する一対の電極(電極は、付着、
または後の処理で分解しない)と、前記電極のうちの少
なくとも1つと接触する酸素源層(前記酸素源層は、付
着および/または後の処理の際に、少なくとも部分的に
分解する金属酸化物より成る)とを備える強誘電体キャ
パシタ/CMOS集積化構造に関する。
【0002】
【従来の技術】強誘電体(FE)材料における最近の進
歩は、メモリデバイス応用への強誘電体材料の使用に再
び関心を持たせている。強誘電体材料の主な利点の1つ
は、それらが不揮発性メモリを与えることができること
である。他の利点は、強誘電体材料が、非常に高い誘電
率(20以上のオーダの)を有することである。高価で
ない不揮発性メモリを要求する多数の応用が、急速に展
開している。不揮発性メモリの安価な集積化を可能にす
るであろうブレークスルーは、この傾向を促進するであ
ろう。
【0003】強誘電体材料は、まだ解決されていない幾
つかの集積化の問題を有する。特に、強誘電体材料は、
蓄積媒体として動作するために、材料の付着後に、酸素
アニールを一般に要求する。このアニール工程は、好ま
しくは、キャパシタの上部電極の形成後、およびBEO
L(backend of the line;ライン
の後工程)膜が設けられる前に行われる。アニールは、
電極/強誘電体界面の品質を改善するのに役立つだけで
なく、上部電極の異方性エッチングおよび/または強誘
電体のパターニングのようなあらゆる高エネルギー処理
工程から生じることがある、強誘電体材料へのダメージ
を回復する。許容できるデバイス特性は、さらに、誘電
体の付着、およびフォーミングガスアニールのような工
程で水素に曝露する際に、強誘電体材料内に発生した酸
素空孔を除去するためにBEOL処理後に追加の酸化ア
ニールを要求することもある。
【0004】多数のBEOL膜を酸素が透過することが
できないことは、ウェハ製造プロセスの終わり近くで、
アニールの有効性を制限する。さらに、酸素アニール
は、容易に酸化されるCuのようなBEOL材料、およ
び酸素と反応して揮発性物質を形成する有機の低誘電率
(low−k)誘電体に対しては、不適合である。これ
らの要因は、問題を与える。というのは、アニールは、
強誘電体材料の蓄積特性を非常に改善するからである。
【0005】従って、改善された蓄積特性を有する強誘
電体/CMOS集積化構造の作製に用いることのできる
方法を開発する必要性が極めて高い。このような方法
は、BEOL層が設けられる処理の終わりに近い段階
で、高温酸素アニールの必要性を回避、または軽減すべ
きである。開発される方法は、いずれのBEOL層にも
酸化ダメージを与えずに、種々のBEOL膜層を透過す
る酸素を捕捉する困難にもかかわらず、この目的を達成
すべきである。
【0006】
【発明が解決しようとする課題】この発明の目的の1つ
は、改善された蓄積特性を有する強誘電体/CMOS集
積化構造を提供することにある。
【0007】この発明の他の目的は、処理の終わりに近
い段階で、高温酸化アニールの必要性を回避、または軽
減するために、集積化構造内に十分な酸素が存在する強
誘電体/CMOS集積化構造を提供することにある。
【0008】この発明のさらに他の目的は、集積化構造
の蓄積特性が、酸素の少なくとも部分的な放出で改善さ
れるように、十分な酸素が存在する強誘電体/CMOS
集積化構造を作製する方法を提供することにある。
【0009】この発明のさらに他の目的は、CMOS技
術およびBEOL技術と共に用いることができる強誘電
体/CMOS集積化構造を作製する簡単な方法を提供す
ることにある。
【0010】
【課題を解決するための手段】これら、および他の目的
および利点は、この発明において、集積化構造内に酸素
源層を用いることにより、強誘電体キャパシタと、高ε
(ε≧20)誘電体材料を含む非強誘電体キャパシタと
の両方に対し、得ることができる。この酸素源層は、典
型的に、強誘電体/高ε材料の付着および/または後の
デバイス処理の際に、少なくとも部分的に分解し、集積
化構造内に酸素を放出して、デバイスの蓄積特性を改善
する金属酸化物である。酸素源層の分解および/または
酸素放出温度、すなわちTd は、好ましくは、集積化構
造内の層にダメージを与えずに、十分な酸素放出を可能
にするほどに低い(すなわち、好ましくは、Td ≦70
0℃)が、BEOL作製の際に、全く酸素放出が生じな
いことを保証するほどに高い(すなわち、好ましくは、
d ≧350〜400℃)。前述した、後のデバイス処
理は、酸素源層から、所望量の酸素を放出に特に向けら
れるポストBEOLアニールを、さらに含むことができ
る。
【0011】この発明の態様の1つにおいては、導電性
電極層と、前記導電性電極層上に設けられた強誘電体層
と、前記強誘電体層上に形成された導電性対向電極層
と、前記導電性の電極層のうちの1つに近接した、少な
くとも部分的に分解した酸素源層とを備える強誘電体キ
ャパシタが与えられる。
【0012】上述の強誘電体キャパシタは、1つ以上の
付加的な導電性電極層を備えることができる。これらの
付加的な電極層を、この発明のキャパシタの導電性電極
層の上か下かのいずれかに配置することができる。1つ
以上の酸素不透過性誘電体上層を、この発明の蓄積キャ
パシタの最上層の上に形成することができる。この発明
の強誘電体キャパシタの導電性電極を、独立にパターン
ニングしてもよく、またはパターニングしなくてもよ
い。
【0013】上述の強誘電体キャパシタは、この発明の
強誘電体/CMOS集積化構造の一部を形成する。特
に、この発明のFE/CMOS集積化構造は、少なくと
も1つのトランジスタ領域を有するCMOS構造と、前
記CMOS構造上に形成された強誘電体キャパシタとを
備え、前記強誘電体キャパシタは、導電性電極層と、前
記導電性電極層上に設けられた強誘電体層と、前記強誘
電体層上に形成された導電性対向電極層と、前記導電性
電極層のうちの1つに近接した、少なくとも部分的に分
解した酸素源層とを有し、前記強誘電体キャパシタ上に
形成された配線レベルとを備える。
【0014】この発明の他の態様においては、集積化強
誘電体キャパシタ/CMOS構造を作製する方法を与え
る。この発明のこの態様によれば、この方法は、(a)
半導体ウェハ上に、少なくとも1つの相補型金属−酸化
膜−半導体(CMOS)デバイスを形成する工程と、
(b)前記CMOSデバイス上に強誘電体キャパシタを
形成する工程とを含み、前記強誘電体キャパシタは、導
電性電極層に近接する少なくとも1つの酸素源層を備
え、前記酸素源層は、700℃より低い温度で少なくと
も部分的に分解でき、(c)450℃より低い温度で、
前記強誘電体キャパシタ上に、配線レベルを形成する工
程と、(d)強誘電体キャパシタ内に酸素を放出する酸
素源層を少なくとも部分的に分解するように、300℃
より高い温度で構造を選択的にアニールする工程と含
む。
【0015】この発明の上記態様を、強誘電体キャパシ
タのみについて説明してきたが、この発明の範囲は、高
ε誘電体材料を含む非強誘電体キャパシタに対する同様
の発明の態様および構成要素の応用を含むことを理解す
べきである。
【0016】
【発明の実施の形態】次に、この発明を、この発明を示
す図を参照することにより、より詳細に説明する。図に
おいて、同一の参照符号は、同一および相当する構成要
素を説明するために用いられることに注意すべきであ
る。
【0017】この発明の方法の第1の実施の形態を示す
図1〜図3を参照する。この実施の形態において、酸素
源層が、導電性対向電極層上に示されている。説明は、
この特定の実施の形態に対して与えられるが、この発明
の方法は、また、後述されるであろうこの実施の形態の
変形をも意図している。
【0018】図1は、この発明の初期の構造を示す。こ
の構造は、当業者に周知のこれらの図示された構成要素
に加え、付加的な構成要素を含むことができるCMOS
構造の一部分を含む。特に、図1に示した構造は、半導
体基板10を備え、この半導体基板は、拡散領域12、
すなわち半導体基板の表面内に形成されたビットライン
の拡散部分を有している。半導体基板上に、拡散領域と
接触するトランジスタ領域14が示されている。図1に
示した構造は、さらに、誘電体層18内に形成される導
電層16を備えている。
【0019】図1に示した構造は、当業者に周知の通常
の材料から構成され、また、この技術分野で周知の方法
を用いて作製される。例えば、半導体基板10は、S
i,Ge,SiGe,GaAs,InAs,InP,他
の全てのIII/V 族半導体化合物、および有機半導体を
含むが、これらに限定されないあらゆる半導体材料から
構成される。半導体基板は、ドープしてもよく、ドープ
しなくてもよい。拡散領域は、p型またはn型ドーパン
トを含むことができる。
【0020】トランジスタ領域14は、半導体基板表面
に形成されるSiO2 等のゲート絶縁体の層と、ゲート
絶縁体上に形成される、ポリシリコンまたは他のゲート
導電体の層とを含む通常のゲート・スタックから成る。
サリサイド層を、ポリシリコンまたはゲート導電体上に
形成することができる。また、トランジスタ領域14
は、側壁分離領域と当業者に周知の他の通常の構成要素
とを含むことができる。簡単にするために、トランジス
タの種々の構成要素は、図に示されないが、トランジス
タ領域14内に含められることを意図している。
【0021】導電層16は、例えば、金属,導電性窒化
物,導電性金属シリコン窒化物,導電性シリサイド,導
電性酸化物,およびそれらの混合物または多層のような
技術上既知の導電材料より成る。代表的な導電材料は、
Cu,W,Al,ポリシリコン,TiN,Ta,Ta
N,Ti,およびWSix を含む。導電層16は、同一
または異なる導電材料から構成することができる多数の
金属線およびバイアを備えることができる。簡単にする
ために、この発明の図は、2つのバイアおよび1つの金
属線を示している。
【0022】誘電体層18は、SiO2 ,Si34,S
iCOH,ダイヤモンド,ダイヤモンド状炭素(すなわ
ち、無定形炭素),パラリン(paralyne)ポリ
マ,ポリイミド,シリコン含有ポリマ,および他の適切
な誘電体材料を含むが、これらに限定されない技術上既
知のあらゆる無機または有機の誘電体材料から構成され
る。誘電体層18を図1に示されるように同一材料で構
成することができるが、異なる誘電体材料を用いること
ができる。異なる誘電体材料を用いる場合には、バリア
層(図に示されていない)を、各連続する誘電体層間に
形成することができる。選択的なバリア層は、SiO
2 ,Ai23,TiO2 ,Si34,SiOxy,およ
びTa25を含むが、これらに限定されない通常の材料
から構成される。
【0023】上述したように、図1に示した構造は、半
導体デバイス作製およびラインの後工程(BEOL)処
理を含む当業者に周知である通常の処理工程を用いて形
成される。例えば、図1に示したCMOSデバイスは、
半導体基板表面上にトランジスタ領域を形成すること
(すなわちゲート絶縁体を成長し、このゲート絶縁体上
にゲート導電体を付着し、およびトランジスタ領域を設
けるために、これらの層をパターニングすること)によ
り形成できる。次に、拡散領域を、通常のイオン注入お
よびアニールを用いて形成できる。
【0024】次に、図1に示したCMOS構造の導電層
16は、典型的に、半導体構造の表面上に第1の誘電体
層を付着し、誘電体層内にバイアを開口し、導電材料で
充填し、および化学機械研磨または研削のような通常の
平坦化方法を用いて構造を平坦化し、および、次に第2
の誘電体層を付着し、第2の誘電体層内にトレンチを開
口し、導電材料でトレンチを充填し、平坦化して金属線
を形成することにより形成される。
【0025】この発明によれば、強誘電体キャパシタ
が、図1に示したCMOS構造上に形成される。この発
明のこの工程は、図2に示される。強誘電体キャパシタ
を、パターニングしてもよく、パターニングしなくても
よく、またはパターニングされた層およびパターニング
されない層の混合を含むことができる。
【0026】特に、導電性電極層20が、CMOS構造
の導電層と電気的に接触するように、CMOS構造の表
面上に最初に形成される。導電性電極層20は、この発
明の強誘電体キャパシタの下部電極である。
【0027】導電性電極層20として、この発明で用い
ることができる適切な導電性電極材料は、Pt,Pd,
Ir,Rh,Os,Au,Ag,およびRuのような貴
金属、PtOx ,IrOx ,PdOx ,RhOx ,Os
x ,AuOx ,AgOx ,およびRuOx のような貴
金属酸化物、SrRuO3 ,LaSrCoO3 ,および
YBa2Cu37 のような導電性酸化物、それらの混合
物および多層を含むが、これらに限られない。貴金属お
よび/または酸化物は、結晶質であっても、あるいは非
晶質形態であってもよい。キャパシタの導電性電極層
は、パターニングしなくてもよく、あるいは通常のリソ
グラフィおよびRIEを用いて、パターニングしてもよ
い。電極層20は、金属窒化物(例えば、TiN,Ta
N,WN,TaAlN,TiAlN)、金属シリコン窒
化物(例えば、TaSiN,TiSiN)、金属酸化
物、および金属オキシ窒化物を含む群から選ばれる導電
性バリア材料より成る1つ以上の層をさらに含むことが
できる。
【0028】導電性電極層20を形成した(平坦化を含
むことができる)後に、構造を、選択的に、適当な表面
処理工程にさらすことができる。この発明で選択的に用
いることができる適切な表面処理は、プラズマ・アッシ
ング,熱酸化,表面化学処理,および化学的液相成長
(CSD),化学的気相成長(CVD),または物理的
気相成長(PVD)による薄い金属酸化物層の形成を含
む。
【0029】この発明によれば、強誘電体層22が、導
電性電極層20の表面上に形成される。層22は、強誘
電体として説明しているが、この発明の意図から逸脱せ
ずに、高ε(high−epsilon)(ε≧20)
の非強誘電体材料より構成できることを理解すべきであ
る。強誘電体層22を、パターニングしてもよく、また
はパターニングしなくてもよい。パターニングされる場
合は、強誘電体膜を誘電体層により包囲して、平坦な構
造を確保することができる。所望の強誘電体特性を実現
するために、強誘電体層22を形成した後に、適切なア
ニールを行うことができる。一般に、このようなアニー
ルは、約600℃以上の温度で行われる。
【0030】この発明で用いられる強誘電体層、または
高εの非強誘電体層は、20以上の誘電率を有する誘電
体材料である。これは、結晶質、多結晶質、または非晶
質の高誘電率材料を含む。層22として用いられる好適
な強誘電体材料は、ペロブスカイト型酸化物,Cd2
27 ,リン酸二水素カリウム,ルビジウム,セシウ
ム,またはヒ素のリン酸塩のようなパイロクロール構造
を含む化合物、および他の同様な強誘電体材料を含む
が、これらに限定されない。これらの強誘電体材料の組
合せまたは多層も、意図される。また、高ε材料を、高
誘電率の強誘電体層として、この発明で用いることがで
きる。高誘電率材料は、自発電子分極を示してもよく
(NVRAMに対し)、または示さなくてもよい(DR
AMに対し)。
【0031】この発明の強誘電体層22は、前述の強誘
電体材料のうちペロブスカイト型酸化物から構成される
ことが非常に好ましい。用語“ペロブスカイト型酸化
物”は、原子の周期律表(CAS版)のIVB族(Ti,
Zr,またはHf)、VB族(V,Nb,またはT
a)、VIB族(Cr,Mo,またはW)、VIIB 族(M
nまたはRe)、IIIA 族(Al,Ga,またはI
n)、またはIB族(Cu,Ag,またはAu)の群か
らの少なくとも1種の金属を含む少なくとも1種の酸性
酸化物と、約1〜約3の正の形式電荷を有する少なくと
も1種の付加的なカチオンとを含む材料を示すために、
この明細書で用いられる。このようなペロブスカイト型
酸化物は、一般的に、ABO3 の基本化学式を有する。
この式において、Aは、上述のカチオンの1種であり、
Bは、酸性酸化物を形成する上述の金属の1種である。
【0032】適切なペロブスカイト型酸化物は、チタン
酸塩をベースとする強誘電体、マンガン酸塩をベースと
する材料、銅酸塩(cuprate)をベースとする材
料、タングステンブロンズをベースとするニオブ酸塩、
タングステンブロンズをベースとするタンタル酸塩、ま
たはタングステンブロンズをベースとするチタン酸塩、
層状タンタル酸ビスマス,層状ニオブ酸ビスマス,また
は層状チタン酸ビスマスを含むが、これらに限定されな
い。これらのペロブスカイト型酸化物のうち、タンタル
酸ビスマスストロンチウム,ニオブ酸ビスマスストロン
チウム,チタン酸ビスマス,ニオブ酸タンタル酸ビスマ
スストロンチウム,チタン酸ジルコン酸鉛,ジルコン酸
ランタン酸鉛,および強誘電体材料のようなドーパント
の導入により変成されたこれらの材料より成る組成物を
用いることが好適である。
【0033】次に、導電性対向電極層24が、強誘電体
層22の表面上に形成される。この発明の蓄積キャパシ
タの上部電極を形成する対向電極層を、導電性電極層2
0と同一または異なる導電材料で形成することができ
る。また、対向電極層をパターニングしても、パターニ
ングしなくてもよい。
【0034】図2に示される最後の層は、酸素源層26
である。この酸素源層は、700℃より低い温度で、少
なくとも部分的に分解でき、強誘電体キャパシタの蓄積
特性の改善をもたらすために、構造内へ十分な酸素を放
出する。好ましくは、酸素源層は、化学式MOx を有す
る導電性金属酸化物より成る。この式において、Mは、
Pd,Pt,Ir,Rh,Ru,およびOsのような貴
金属、非貴金属、およびこれらの金属の混合物または合
金から成る群から選ばれる。さらに、酸素源層は、これ
らのMOx 酸化物単体の、または貴金属、非貴金属、窒
素(N)、Si,Ge,C,およびBのような半導体を
含有する群からに選ばれる1種以上の元素の添加物との
混合物あるいは多層体とすることができる。混合物は、
組成を均一にしてもよく、または組成にグレードをつけ
てもよい。
【0035】MOx のxの値を、約0.03〜約3とす
ることができる。xの低い値を有するMOx 材料は、典
型的に、侵入型酸素の導入により歪まされたM状(M−
like)構造を有し、xの高い値を有するMOx 材料
は、典型的に、金属−酸化物状の格子構造、およびM−
O結合を有するであろう。酸素源層は、結晶質または非
晶質、あるいは結晶質相および非晶質相の混合物とする
ことができる。結晶質の酸素源層は、PdO,PtO
2 ,PtO,Pt34,およびIrO2 を含むことがで
きる。金属−MOx 混合物より成る酸素源層は、Ptと
混合したPtOxを含む。
【0036】特に、異なる分解特性を有する、2種類以
上の成分酸化物より成る貴金属合金酸化物(または貴金
属酸化物の混合物)は、酸化物源層に好適である。とい
うのは、それらの分解特性を、成分酸化物の相対比を変
えることにより、調整することができるからである。こ
のような酸素源層の例は、IryPtzx またはPd y
Ptzx を含む。この例においては、高い分解温度を
有する比較的安定な貴金属酸化物(IrO2 またはPd
O)を、低い分解温度を有する比較的不安定な貴金属酸
化物(PdOx )と組合せて、中間の分解温度を有する
材料を与えている。
【0037】酸素源層は、パターニングしてもよく、ま
たはパターニングしなくてもよく、上部電極への電気的
接続を容易にするために、好ましくは導電性である。し
かし、酸素源層内にコンタクト・ホールを設ける場合に
は、絶縁性酸化物を酸素源に用いることができる。
【0038】図2の層20,層22,層24,層26
は、この発明の強誘電体キャパシタの1つの可能な構造
を示すことが分かる。他の可能な構造は、図5〜図9に
示される。これらの図において、参照番号20,22,
24,26は、前に定義した通りである。参照番号28
は、前に挙げた電極およびバリア材料のいずれかを有す
ることができる、この発明において設けることができる
選択的な導電性電極層を示す。酸素源材料が、この発明
の強誘電体キャパシタの電極層の1つに近接して形成さ
れることが、これらの各図に共通である。図9は、ま
た、この発明の方法を用いて形成することができる3次
元(平坦でない)の強誘電体キャパシタを示す。選択的
な側壁スペーサを、図9に示される構造のパターニング
された層20,層26に設けることができる。
【0039】この発明の強誘電体キャパシタを構成する
種々の層は、当業者に周知の通常の付着処理を用いて形
成される。例えば、層20,層24,層26,および選
択的な層28を、化学的気相成長(CVD),プラズマ
・アシステットCVD,電子ビーム蒸着,熱的蒸着,熱
的酸化,スパッタリング,反応性スパッタリング,メッ
キ,および他の同様の付着方法の単独または組合せによ
り形成される。各層の付着後に、構造を、化学機械研磨
のような通常の方法を用いて、選択的に平坦化すること
ができる。また、パターニングを、通常のリソグラフ
ィ、および反応性イオンエッチングを用いて行うことも
できる。
【0040】また、強誘電体材料層22は、化学的液相
成長法(CSD),ゾル−ゲル,有機金属分解,スピン
コーティング,スパッタリング,反応性スパッタリン
グ,有機金属化学的気相成長,物理的気相成長,プラズ
マ・アシステット化学的気相成長,パルスレーザ付着,
化学的気相成長,蒸着等の付着方法を含むが、これらに
限定されない当業者に周知の通常の付着方法を用いて形
成される。このとき、高温アニールを、所望の強誘電体
特性を得るために、行う必要があることがある。
【0041】1つの工程または複数の工程で、全てのキ
ャパシタ層をパターニングすることを含むことができ
る、図2に示した構造を形成した後に、種々の配線レベ
ルを、構造上に形成することができる。選択的なパター
ニング工程を含むこの発明のこの工程は、図3に示され
る。パターニングが行われる場合には、パターニングさ
れたキャパシタ、すなわち層20,層22,層24,層
26,および選択的な層28を、選択的な誘電体層(図
示せず)により被覆し、酸素種の外方拡散および水素種
の内方拡散から強誘電体を保護する。選択的な誘電体被
覆層は、一般的に、SiO2 ,SiNx ,SiOxy
TiO2 ,Ta25,またはAl23のような酸化物、
窒化物、またはオキシ窒化物である。
【0042】配線レベルは、初めに構造上に誘電体材料
30を形成し、その後に、酸素源層の分解温度よりかな
り低い、例えば、400℃以下で、好適に動作するBE
OL処理法を用いて、誘電体材料内に導電層32を形成
することにより形成される。誘電体層30を、層18と
同一または異なる誘電体材料から構成することができ
る。同様に、導電層32を、導電層16と同一または異
なる材料から構成することもできる。
【0043】酸素源層の少なくとも部分的な分解が、強
誘電体/高ε材料の付着、上部電極の付着、選択的被覆
の付着、およびBEOL処理のような処理における他の
工程と同時に起こり得る。酸素源層の少なくとも部分的
な分解は、デバイス動作の際に(非常に遅い速度で)、
またはポストBEOLアニールの際に生じ、特に、酸素
源層から強誘電体キャパシタ内へ所望量の酸素を放出し
て、強誘電体キャパシタの蓄積特性を改善する。ポスト
BEOLアニールを、O2 ,蒸気,O3 ,N2O ,また
はH22のような酸化ガスと選択的に混合することがで
きる、実質的に不活性ガス雰囲気内、例えば、真空,H
e,Ar,およびN2内で行うことができる。この発明
で用いることができる好適なアニール温度は、約350
〜約700℃であり、より好適には約350〜約500
℃である。一般的に、アニールは、約1分〜約4時間の
期間、より好適には約1分〜約10分の期間行われる。
アニール工程を、単−ランプサイクルを用いて行うこと
ができ、または、複数ランプおよびソークサイクルを用
いることもできる。
【0044】まとめとして、この発明の構成に関して以
下の事項を開示する。 (1)導電性電極層と、前記導電性電極層上に設けられ
た強誘電体層と、前記強誘電体層上に形成された導電性
対向電極層と、前記電極層のうちの1つに近接した、少
なくとも部分的に分解した酸素源層とを備えることを特
徴とする強誘電体キャパシタ。 (2)前記導電性電極層および前記導電性対向電極層
は、貴金属,貴金属酸化物,導電性酸化物,およびそれ
らの混合物および多層から成る群から選ばれた同一また
は異なる導電材料から構成されることを特徴とする
(1)に記載の強誘電体キャパシタ。 (3)前記強誘電体層は、ペロブスカイト型酸化物、パ
イロクロール構造を含む化合物、リン酸二水素カリウ
ム、ルビジウムのリン酸塩、セシウムのリン酸塩、ヒ素
のリン酸塩、またはそれらの混合物または多層であるこ
とを特徴とする(1)に記載の強誘電体キャパシタ。 (4)前記ペロブスカイト型酸化物は、化学式ABO3
を有し、この式においては、Bは、元素の周期表のIVB
族,VB族,VIB族,VIIB族,IIIA 族,またはIB
族の金属を含む少なくとも1種の酸性酸化物であり、A
は、約1〜約3の正の形式電荷を有する付加的なカチオ
ンであることを特徴とする(3)に記載の強誘電体キャ
パシタ。 (5)前記ペロブスカイト型酸化物は、チタン酸塩をベ
ースとする強誘電体、マンガン酸塩をベースとする材
料、銅酸塩をベースとする材料、タングテンブロンズを
ベースとするニオブ酸塩、タングテンブロンズをベース
とするタンタル酸塩、タングテンブロンズをベースとす
るチタン酸塩、層状タンタル酸ビスマス、層状ニオブ酸
ビスマス、または層状チタン酸ビスマスであることを特
徴とする(4)に記載の強誘電体キャパシタ。 (6)前記ペロブスカイト型酸化物は、タンタル酸ビス
マスストロンチウム,ニオブ酸ビスマスストロンチウ
ム,チタン酸ビスマス,ニオブ酸タンタル酸ビスマスス
トロンチウム,チタン酸ジルコン酸鉛,ジルコン酸ラン
タン鉛,またはドーパント材料により変成されたこれら
の組成物であることを特徴とする(5)に記載の強誘電
体キャパシタ。 (7)前記酸素源層は、化学式MOx を有する金属酸化
物であり、この式において、Mは、貴金属,非貴金属,
またはそれらの混合物および合金であり、xは、約0.
03〜約3であることを特徴とする(1)に記載の強誘
電体キャパシタ。 (8)前記導電性電極層、導電性対向電極層、または酸
素源層に近接した付加的な導電層をさらに備え、前記付
加的な導電層は、貴金属,貴金属酸化物,導電性酸化
物,金属窒化物,金属シリコン窒化物,金属酸化物,金
属オキシ窒化物,およびそれらの混合物または多層から
成る群から選ばれた材料であることを特徴とする(1)
に記載の強誘電体キャパシタ。 (9)前記キャパシタの最上層上に形成した1つ以上の
誘電体層をさらに備えることを特徴とする(1)に記載
の強誘電体キャパシタ。 (10)前記導電性電極層は、パターニングされる、ま
たはパターニングされないことを特徴とする(1)に記
載の強誘電体キャパシタ。 (11)前記酸素源層は、パターニングされる、または
パターニングされないことを特徴とする(1)に記載の
強誘電体キャパシタ。 (12)前記少なくとも部分的に分解した酸素源層およ
び前記電極層はパターニングされ、前記パターニングさ
れた酸素源層は、パターニングされた電極層の下にあ
り、前記強誘電体層は、前記パターニングされた電極層
の上面および側面の両方、および前記パターニングされ
た酸素源層の側面に接触するように設けられることを特
徴とする(1)に記載の強誘電体キャパシタ。 (13)前記構造は、平坦または平坦でないことを特徴
とする(1)に記載の強誘電体キャパシタ。 (14)前記強誘電体層は、20以上の誘電率を有する
高ε材料の層により、置き換えられることを特徴とする
(1)に記載の強誘電体キャパシタ。 (15)少なくとも1つのトランジスタを有するCMO
S構造と、前記CMOS構造上に形成された強誘電体キ
ャパシタとを備え、前記強誘電体キャパシタは、導電性
電極層と、前記導電性電極層上に設けられた強誘電体層
と、前記強誘電体層上に形成された導電性対向電極層
と、前記電極層のうちの1つに近接した、少なくとも部
分的に分解した酸素源層とを有し、前記強誘電体キャパ
シタ上に形成された少なくとも1つの配線レベルを備え
ることを特徴とする強誘電体/CMOS集積化構造。 (16)前記CMOS構造は、半導体基板上に形成され
た少なくとも1つの配線レベルをさらに有することを特
徴とする(15)に記載の強誘電体/CMOS集積化構
造。 (17)前記半導体基板は、Si,Ge,SiGe,G
aAs,InAs,InP,他のIII/V 族化合物,お
よび有機半導体から成る群から選ばれた半導体材料であ
ることを特徴とする(16)に記載の強誘電体/CMO
S集積化構造。 (18)前記導電性電極層および前記導電性対向電極層
は、貴金属,貴金属酸化物,導電性酸化物,およびそれ
らの混合物および多層から成る群から選ばれた、同一ま
たは異なる導電材料から構成されることを特徴とする
(15)に記載の強誘電体/CMOS集積化構造。 (19)前記強誘電体材料は、ペロブスカイト型酸化
物,パイロクロール構造を含む化合物,リン酸二水素カ
リウム,ルビジウムのリン酸塩,セシウムのリン酸塩,
ヒ素のリン酸塩,またはそれらの混合物または多層であ
ることを特徴とする(15)に記載の強誘電体/CMO
S集積化構造。 (20)前記ペロブスカイト型酸化物は、化学式ABO
3 を有し、この式においては、Bは、原子の周期律表の
IVB族,VB族,VIB族,VIIB族,IIIA 族,または
IB族の金属を含む少なくとも1種の酸性酸化物であ
り、Aは、約1〜約3の正の形式電荷を有する付加的な
カチオンであることを特徴とする(19)に記載の強誘
電体/CMOS集積化構造。 (21)前記ペロブスカイト型酸化物は、チタン酸塩を
ベースとする強誘電体、マンガン酸塩をベースとする材
料、銅酸塩をベースとする材料、ニオブ酸タングテンブ
ロンズ、タンタル酸タングテンブロンズ、チタン酸タン
グテンブロンズ、層状タンタル酸ビスマス、層状ニオブ
酸ビスマス、または層状チタン酸ビスマスであることを
特徴とする(20)に記載の強誘電体/CMOS集積化
構造。 (22)前記ペロブスカイト型酸化物は、タンタル酸ビ
スマスストロンチウム、ニオブ酸ビスマスストロンチウ
ム、チタン酸ビスマス、ニオブ酸タンタル酸ビスマスス
トロンチウム、チタン酸ジルコン酸鉛、ジルコン酸チタ
ン酸鉛、またはドーパント材料により変成されたこれら
の組成物であることを特徴とする(21)に記載の集積
化強誘電体/CMOS構造。 (23)前記酸素源層は、化学式MOx を有する金属酸
化物であり、この式において、Mは、貴金属、非貴金
属、またはそれらの混合物および合金であり、xは、約
0.03〜約3であることを特徴とする(15)に記載
の強誘電体/CMOS集積化構造。 (24)前記導電性電極層、導電性対向電極層、または
酸素源層に近接した付加的な導電層をさらに備え、前記
付加的な導電層は、貴金属,貴金属酸化物,導電性酸化
物,金属窒化物,金属シリコン窒化物,金属酸化物,金
属オキシ窒化物,およびそれらの混合物または多層から
なる群から選ばれた材料であることを特徴とする(1
5)に記載の強誘電体/CMOS集積化構造。 (25)前記導電性電極は、パターニングされる、また
はパターニングされないことを特徴とする(15)に記
載の強誘電体/CMOS集積化構造。 (26)前記酸素源層は、パターニングされる、または
パターニングされないことを特徴とする(15)に記載
の強誘電体/CMOS集積化構造。 (27)前記少なくとも部分的に分解した酸素源層およ
び前記電極層はパターニングされ、前記パターニングさ
れた酸素源層は、パターニングされた電極層の下にあ
り、前記強誘電体層は、前記パターニングされた電極層
の上面および側面の両方、および前記パターニングされ
た酸素源層の側面に接触するように設けられることを特
徴する(15)に記載の強誘電体/CMOS集積化構
造。 (28)前記配線レベルは、少なくとも1つの導電層、
および少なくとも1つの誘電体層を含むことを特徴とす
る(15)に記載の強誘電体/CMOS集積化構造。 (29)前記強誘電体キャパシタは、平担または平担で
ないことを特徴とする(15)に記載の強誘電体/CM
OS集積化構造。 (30)前記強誘電体層は、20以上の誘電率を有する
高ε材料の層と置き換えられることを特徴とする(1
5)に記載の集積化強誘電体/CMOS構造。 (31)強誘電体/CMOS集積化構造を作製する方法
において、(a)半導体ウェハ上に、少なくとも1つの
相補型金属−酸化膜−半導体(CMOS)デバイスを形
成する工程と、(b)前記CMOSデバイス上に強誘電
体キャパシタを形成する工程とを含み、前記強誘電体キ
ャパシタは、1つの強誘電体層と、導電性電極層に近接
する1つの酸素源層を少なくとも備え、前記酸素源層
は、700℃より低い温度で少なくとも部分的に分解で
き、(c)450℃より低い温度で、前記強誘電体キャ
パシタ上に、配線レベルを形成する工程と、(d)前記
強誘電体キャパシタ内へ酸素を放出するために、前記酸
素源層を少なくとも部分的に分解するように、300〜
700℃の温度で前記構造をアニールする工程と含むこ
とを特徴とする方法。 (32)前記CMOSデバイスは、トランジスタ領域と
半導体基板とを含むことを特徴とする方法。 (33)前記半導体基板は、Si,Ge,SiGe,G
aAs,InAs,InP,他のIII/V 族化合物、お
よび有機半導体から成る群から選ばれた半導体材料であ
ることを特徴とする(32)に記載の方法。 (34)前記導電性電極層および前記導電性対向電極層
は、貴金属,貴金属酸化物,導電性酸化物,およびそれ
らの混合物および多層から成る群から選ばれた同一また
は異なる導電材料から構成されることを特徴とする(3
1)に記載の方法。 (35)前記強誘電体材料は、ペロブスカイト型酸化
物、パイロクロール構造を含む化合物、リン酸二水素カ
リウム、ルビジウムのリン酸塩、セシウムのリン酸塩、
またはヒ素のリン酸塩、およびそれらの混合物または多
層であることを特徴とする(31)に記載の方法。 (36)前記ペロブスカイト酸化物は、化学式ABO3
を有し、この式においては、Bは、原子の周期律表のIV
B族,VB族,VIB族,VIIB族,IIIA 族,およびI
B族の金属を含む少なくとも1種の酸性酸化物であり、
Aは、約1〜約3の正の形式電荷を有する付加的なカチ
オンであることを特徴とする(35)に記載の方法。 (37)前記ペロブスカイト型酸化物は、チタン酸塩を
ベースとする強誘電体、マンガン酸塩をベースとする材
料、銅酸塩をベースとする材料、ニオブ酸タングテンブ
ロンズ、タンタル酸タングステンブロンズ、チタン酸タ
ングテンブロンズ、層状タンタル酸ビスマス、層状ニオ
ブ酸ビスマス、または層状チタン酸ビスマスであること
を特徴とする(36)に記載の方法。 (38)前記ペロブスカイト型酸化物は、タンタル酸ビ
スマスストロンチウム,ニオブ酸ビスマスストロンチウ
ム,チタン酸ビスマス,ニオブ酸タンタル酸ビスマスス
トロンチウム,チタン酸ジルコン酸鉛,ジルコン酸チタ
ン酸鉛,またはドーパント材料により変成されるこれら
の材料の組成物であることを特徴とする(37)に記載
の方法。 (39)前記酸素源層は、化学式MOx を有する金属酸
化物であり、この式において、Mは、貴金属、非貴金
属、またはそれらの混合物および合金であり、xは、約
0.03〜約3であることを特徴とする(31)に記載
の方法。 (40)前記導電性電極は、パターニングされる、また
はパターニングされないことを特徴とする(31)に記
載の方法。 (41)前記酸素源層は、パターニングされる、または
パターニングされないことを特徴とする(31)に記載
の方法。 (42)前記アニール工程は、約350〜約700℃の
温度で、約1分〜約4時間の期間を行われることを特徴
とする(31)に記載の方法。 (43)前記アニール工程は、約350〜約500℃の
温度で、約1分〜約10分の期間を行われることを特徴
とする(42)に記載の方法。 (44)前記アニール工程は、酸化ガスと選択的に混合
することができる不活性ガス雰囲気内で行われることを
特徴とする(31)に記載の方法。 (45)前記強誘電体キャパシタは、平担または平担で
ないことを特徴とする(31)に記載の方法。 (46)前記アニール工程は、強誘電体の付着,上部電
極の付着,選択的な被覆の付着,BEOL処理,および
デバイス動作から成る群から選ばれた工程の際に、酸素
源層を分解することを可能とする工程により置き換えら
れることを特徴とする(31)に記載の方法。 (47)前記強誘電体キャパシタの前記強誘電体層は、
20以上の誘電率を有する高ε層と置き換えられること
を特徴とする(31)に記載の方法。
【図面の簡単な説明】
【図1】FEキャパシタ/CMOS集積化構造を作製す
るこの発明の第1の実施例で用いられる処理工程を示す
図である。
【図2】FEキャパシタ/CMOS集積化構造を作製す
るこの発明の第1の実施例で用いられる処理工程を示す
図である。
【図3】FEキャパシタ/CMOS集積化構造を作製す
るこの発明の第1の実施例で用いられる処理工程を示す
図である。
【図4】酸素源層が構造の異なる部分に示されるこの発
明の他の強誘電体キャパシタの断面図である。
【図5】酸素源層が構造の異なる部分に示されるこの発
明の他の強誘電体キャパシタの断面図である。
【図6】酸素源層が構造の異なる部分に示されるこの発
明の他の強誘電体キャパシタの断面図である。
【図7】酸素源層が構造の異なる部分に示されるこの発
明の他の強誘電体キャパシタの断面図である。
【図8】酸素源層が構造の異なる部分に示されるこの発
明の他の強誘電体キャパシタの断面図である。
【図9】酸素源層が構造の異なる部分に示されるこの発
明の他の強誘電体キャパシタの断面図である。
【符号の説明】 10 半導体基板 12 拡散領域 14 トランジスタ領域 16,32 導電層 18,30 誘電体領域層 20 導電性電極層 22 強誘電体層 24 導電性対向電極層 26 酸素源層 28 付加的導電性電極層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 シリル・キャブラ,ジュニア アメリカ合衆国 10562 ニューヨーク 州 オッシニング シャーマン プレイ ス 4 (72)発明者 アルフレッド・グリル アメリカ合衆国 10605 ニューヨーク 州 ホワイト プレインズ オーヴァー ルック ロード 85 (72)発明者 デボラー・アン・ニューメイヤー アメリカ合衆国 06811 コネチカット 州 ダンベリー オーク レーン 3 (72)発明者 ウィルバー・デヴィッド・プライサー アメリカ合衆国 05445 バーモント州 シャルロッテ スペア ストリート 5524 (72)発明者 カサリン・リン・セーンガー アメリカ合衆国 10562 ニューヨーク 州 オッシニング アンダーヒル ロー ド 115 (72)発明者 トーマス・マッカロール・ショウ アメリカ合衆国 10598 ニューヨーク 州 ピークスキル エルム ストリート 1210 (56)参考文献 特開 平11−135743(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/822 H01L 21/8242 H01L 27/04 H01L 27/10 H01L 27/108

Claims (47)

    (57)【特許請求の範囲】
  1. 【請求項1】導電性電極層と、 前記導電性電極層上に設けられた強誘電体層と、 前記強誘電体層上に形成された導電性対向電極層と、前記導電性対向電極層上に、ラインの後工程(BEO
    L)において形成された配線層と前記電極層の下及び/又は前記対向電極層の上に設けら
    れた 部分的に分解した酸素源層と、 を備えることを特徴とする強誘電体キャパシタ。
  2. 【請求項2】前記導電性電極層および前記導電性対向電
    極層は、貴金属,貴金属酸化物,導電性酸化物,および
    それらの混合物および多層から成る群から選ばれた同一
    または異なる導電材料から構成されることを特徴とする
    請求項1記載の強誘電体キャパシタ。
  3. 【請求項3】前記強誘電体層は、ペロブスカイト型酸化
    物、パイロクロール構造を含む化合物、リン酸二水素カ
    リウム、ルビジウムのリン酸塩、セシウムのリン酸塩、
    ヒ素のリン酸塩、またはそれらの混合物または多層であ
    ることを特徴とする請求項1記載の強誘電体キャパシ
    タ。
  4. 【請求項4】前記ペロブスカイト型酸化物は、化学式A
    BO3 を有し、この式においては、Bは、元素の周期表
    のIVB族,VB族,VIB族,VIIB族,IIIA 族,また
    はIB族の金属を含む少なくとも1種の酸性酸化物であ
    り、Aは、1〜3の正の形式電荷を有する付加的なカチ
    オンであることを特徴とする請求項3記載の強誘電体キ
    ャパシタ。
  5. 【請求項5】前記ペロブスカイト型酸化物は、チタン酸
    塩をベースとする強誘電体、マンガン酸塩をベースとす
    る材料、銅酸塩をベースとする材料、タングテンブロン
    ズをベースとするニオブ酸塩、タングテンブロンズをベ
    ースとするタンタル酸塩、タングテンブロンズをベース
    とするチタン酸塩、層状タンタル酸ビスマス、層状ニオ
    ブ酸ビスマス、または層状チタン酸ビスマスであること
    を特徴とする請求項4記載の強誘電体キャパシタ。
  6. 【請求項6】前記ペロブスカイト型酸化物は、タンタル
    酸ビスマスストロンチウム,ニオブ酸ビスマスストロン
    チウム,チタン酸ビスマス,ニオブ酸タンタル酸ビスマ
    スストロンチウム,チタン酸ジルコン酸鉛,ジルコン酸
    ランタン鉛,またはドーパント材料により変成されたこ
    れらの組成物であることを特徴とする請求項5記載の強
    誘電体キャパシタ。
  7. 【請求項7】前記酸素源層は、化学式MOx を有する金
    属酸化物であり、この式において、Mは、貴金属,非貴
    金属,またはそれらの混合物および合金であり、xは、
    0.03〜3であることを特徴とする請求項1記載の強
    誘電体キャパシタ。
  8. 【請求項8】前記導電性電極層、導電性対向電極層、ま
    たは酸素源層に近接した付加的な導電層をさらに備え、
    前記付加的な導電層は、貴金属,貴金属酸化物,導電性
    酸化物,金属窒化物,金属シリコン窒化物,金属酸化
    物,金属オキシ窒化物,およびそれらの混合物または多
    層から成る群から選ばれた材料であることを特徴とする
    請求項1記載の強誘電体キャパシタ。
  9. 【請求項9】前記配線層は誘電体層内に形成された導電
    層からなることを特徴とする請求項1記載の強誘電体キ
    ャパシタ。
  10. 【請求項10】前記導電性電極層は、パターニングされ
    る、またはパターニングされないことを特徴とする請求
    項1記載の強誘電体キャパシタ。
  11. 【請求項11】前記酸素源層は、パターニングされる、
    またはパターニングされないことを特徴とする請求項1
    記載の強誘電体キャパシタ。
  12. 【請求項12】前記部分的に分解した酸素源層および前
    記電極層はパターニングされ、前記パターニングされた
    酸素源層は、パターニングされた電極層の下にあり、前
    記強誘電体層は、前記パターニングされた電極層の上面
    および側面の両方、および前記パターニングされた酸素
    源層の側面に接触するように設けられることを特徴とす
    る請求項1記載の強誘電体キャパシタ。
  13. 【請求項13】前記構造は、平坦または平坦でないこと
    を特徴とする請求項1記載の強誘電体キャパシタ。
  14. 【請求項14】前記強誘電体層は、20以上の誘電率を
    有する高ε材料の層により、置き換えられることを特徴
    とする請求項1記載の強誘電体キャパシタ。
  15. 【請求項15】少なくとも1つのトランジスタを有する
    CMOS構造と、 前記CMOS構造上に形成された強誘電体キャパシタと
    を備え、前記強誘電体キャパシタは、導電性電極層と、
    前記導電性電極層上に設けられた強誘電体層と、前記強
    誘電体層上に形成された導電性対向電極層と、前記導電
    性対向電極層上に、ラインの後工程(BEOL)におい
    て形成された配線層と、前記電極層の下及び/又は前記
    対向電極層の上に設けられた部分的に分解した酸素源層
    とを備えることを特徴とする強誘電体/CMOS集積化
    構造。
  16. 【請求項16】前記CMOS構造は、半導体基板上に形
    成された少なくとも1つの配線レベルをさらに有するこ
    とを特徴とする請求項15記載の強誘電体/CMOS集
    積化構造。
  17. 【請求項17】前記半導体基板は、Si,Ge,SiG
    e,GaAs,InAs,InP,他のIII/V 族化合
    物,および有機半導体から成る群から選ばれた半導体材
    料であることを特徴とする請求項16記載の強誘電体/
    CMOS集積化構造。
  18. 【請求項18】前記導電性電極層および前記導電性対向
    電極層は、貴金属,貴金属酸化物,導電性酸化物,およ
    びそれらの混合物および多層から成る群から選ばれた、
    同一または異なる導電材料から構成されることを特徴と
    する請求項15記載の強誘電体/CMOS集積化構造。
  19. 【請求項19】前記強誘電体材料は、ペロブスカイト型
    酸化物,パイロクロール構造を含む化合物,リン酸二水
    素カリウム,ルビジウムのリン酸塩,セシウムのリン酸
    塩,ヒ素のリン酸塩,またはそれらの混合物または多層
    であることを特徴とする請求項15記載の強誘電体/C
    MOS集積化構造。
  20. 【請求項20】前記ペロブスカイト型酸化物は、化学式
    ABO3 を有し、この式においては、Bは、原子の周期
    律表のIVB族,VB族,VIB族,VIIB族,IIIA 族,
    またはIB族の金属を含む少なくとも1種の酸性酸化物
    であり、Aは、1〜3の正の形式電荷を有する付加的な
    カチオンであることを特徴とする請求項19記載の強誘
    電体/CMOS集積化構造。
  21. 【請求項21】前記ペロブスカイト型酸化物は、チタン
    酸塩をベースとする強誘電体、マンガン酸塩をベースと
    する材料、銅酸塩をベースとする材料、ニオブ酸タング
    テンブロンズ、タンタル酸タングテンブロンズ、チタン
    酸タングテンブロンズ、層状タンタル酸ビスマス、層状
    ニオブ酸ビスマス、または層状チタン酸ビスマスである
    ことを特徴とする請求項20記載の強誘電体/CMOS
    集積化構造。
  22. 【請求項22】前記ペロブスカイト型酸化物は、タンタ
    ル酸ビスマスストロンチウム、ニオブ酸ビスマスストロ
    ンチウム、チタン酸ビスマス、ニオブ酸タンタル酸ビス
    マスストロンチウム、チタン酸ジルコン酸鉛、ジルコン
    酸チタン酸鉛、またはドーパント材料により変成された
    これらの組成物であることを特徴とする請求項21記載
    の集積化強誘電体/CMOS構造。
  23. 【請求項23】前記酸素源層は、化学式MOx を有する
    金属酸化物であり、この式において、Mは、貴金属、非
    貴金属、またはそれらの混合物および合金であり、x
    は、0.03〜3であることを特徴とする請求項15記
    載の強誘電体/CMOS集積化構造。
  24. 【請求項24】前記導電性電極層、導電性対向電極層、
    または酸素源層に近接した付加的な導電層をさらに備
    え、前記付加的な導電層は、貴金属,貴金属酸化物,導
    電性酸化物,金属窒化物,金属シリコン窒化物,金属酸
    化物,金属オキシ窒化物,およびそれらの混合物または
    多層からなる群から選ばれた材料であることを特徴とす
    る請求項15記載の強誘電体/CMOS集積化構造。
  25. 【請求項25】前記導電性電極は、パターニングされ
    る、またはパターニングされないことを特徴とする請求
    項15記載の強誘電体/CMOS集積化構造。
  26. 【請求項26】前記酸素源層は、パターニングされる、
    またはパターニングされないことを特徴とする請求項1
    5記載の強誘電体/CMOS集積化構造。
  27. 【請求項27】前記部分的に分解した酸素源層および前
    記電極層はパターニングされ、前記パターニングされた
    酸素源層は、パターニングされた電極層の下にあり、前
    記強誘電体層は、前記パターニングされた電極層の上面
    および側面の両方、および前記パターニングされた酸素
    源層の側面に接触するように設けられることを特徴する
    請求項15記載の強誘電体/CMOS集積化構造。
  28. 【請求項28】前記配線レベルは、少なくとも1つの導
    電層、および少なくとも1つの誘電体層を含むことを特
    徴とする請求項15記載の強誘電体/CMOS集積化構
    造。
  29. 【請求項29】前記強誘電体キャパシタは、平担または
    平担でないことを特徴とする請求項15記載の強誘電体
    /CMOS集積化構造。
  30. 【請求項30】前記強誘電体層は、20以上の誘電率を
    有する高ε材料の層と置き換えられることを特徴とする
    請求項15記載の集積化強誘電体/CMOS構造。
  31. 【請求項31】強誘電体/CMOS集積化構造を作製す
    る方法において、 (a)半導体ウェハ上に、少なくとも1つの相補型金属
    −酸化膜−半導体(CMOS)デバイスを形成する工程
    と、 (b)前記CMOSデバイス上に強誘電体キャパシタを
    形成する工程とを含み、前記強誘電体キャパシタは、1
    つの強誘電体層と、導電性電極層に近接する1つの酸素
    源層を少なくとも備え、前記酸素源層は、700℃より
    低い温度で少なくとも部分的に分解でき、 (c)450℃より低い温度で、前記強誘電体キャパシ
    タ上に、配線レベルを形成する工程と、 (d)前記強誘電体キャパシタ内へ酸素を放出するため
    に、前記酸素源層を部分的に分解するように、300〜
    700℃の温度で前記構造をアニールする工程と含むこ
    とを特徴とする方法。
  32. 【請求項32】前記CMOSデバイスは、トランジスタ
    領域と半導体基板とを含むことを特徴とする請求項31
    記載の方法。
  33. 【請求項33】前記半導体基板は、Si,Ge,SiG
    e,GaAs,InAs,InP,他のIII/V 族化合
    物、および有機半導体から成る群から選ばれた半導体材
    料であることを特徴とする請求項32記載の方法。
  34. 【請求項34】前記導電性電極層および前記導電性対向
    電極層は、貴金属,貴金属酸化物,導電性酸化物,およ
    びそれらの混合物および多層から成る群から選ばれた同
    一または異なる導電材料から構成されることを特徴とす
    る請求項31記載の方法。
  35. 【請求項35】前記強誘電体材料は、ペロブスカイト型
    酸化物、パイロクロール構造を含む化合物、リン酸二水
    素カリウム、ルビジウムのリン酸塩、セシウムのリン酸
    塩、またはヒ素のリン酸塩、およびそれらの混合物また
    は多層であることを特徴とする請求項31記載の方法。
  36. 【請求項36】前記ペロブスカイト酸化物は、化学式A
    BO3 を有し、この式においては、Bは、原子の周期律
    表のIVB族,VB族,VIB族,VIIB族,IIIA 族,お
    よびIB族の金属を含む少なくとも1種の酸性酸化物で
    あり、Aは、1〜3の正の形式電荷を有する付加的なカ
    チオンであることを特徴とする請求項35記載の方法。
  37. 【請求項37】前記ペロブスカイト型酸化物は、チタン
    酸塩をベースとする強誘電体、マンガン酸塩をベースと
    する材料、銅酸塩をベースとする材料、ニオブ酸タング
    テンブロンズ、タンタル酸タングステンブロンズ、チタ
    ン酸タングテンブロンズ、層状タンタル酸ビスマス、層
    状ニオブ酸ビスマス、または層状チタン酸ビスマスであ
    ることを特徴とする請求項36記載の方法。
  38. 【請求項38】前記ペロブスカイト型酸化物は、タンタ
    ル酸ビスマスストロンチウム,ニオブ酸ビスマスストロ
    ンチウム,チタン酸ビスマス,ニオブ酸タンタル酸ビス
    マスストロンチウム,チタン酸ジルコン酸鉛,ジルコン
    酸チタン酸鉛,またはドーパント材料により変成される
    これらの材料の組成物であることを特徴とする請求項3
    7記載の方法。
  39. 【請求項39】前記酸素源層は、化学式MOx を有する
    金属酸化物であり、この式において、Mは、貴金属、非
    貴金属、またはそれらの混合物および合金であり、x
    は、0.03〜3であることを特徴とする請求項31記
    載の方法。
  40. 【請求項40】前記導電性電極は、パターニングされ
    る、またはパターニングされないことを特徴とする請求
    項31記載の方法。
  41. 【請求項41】前記酸素源層は、パターニングされる、
    またはパターニングされないことを特徴とする請求項3
    1記載の方法。
  42. 【請求項42】前記アニール工程は、350〜700℃
    の温度で、1分〜4時間の期間を行われることを特徴と
    する請求項31記載の方法。
  43. 【請求項43】前記アニール工程は、350〜500℃
    の温度で、1分〜10分の期間を行われることを特徴と
    する請求項42記載の方法。
  44. 【請求項44】前記アニール工程は、酸化ガスと選択的
    に混合することができる不活性ガス雰囲気内で行われる
    ことを特徴とする請求項31記載の方法。
  45. 【請求項45】前記強誘電体キャパシタは、平担または
    平担でないことを特徴とする請求項31記載の方法。
  46. 【請求項46】前記アニール工程は、強誘電体の付着,
    上部電極の付着,選択的な被覆の付着,BEOL処理,
    およびデバイス動作から成る群から選ばれた工程の際
    に、酸素源層を分解することを可能とする工程により置
    き換えられることを特徴とする請求項31記載の方法。
  47. 【請求項47】前記強誘電体キャパシタの前記強誘電体
    層は、20以上の誘電率を有する高ε層と置き換えられ
    ることを特徴とする請求項31記載の方法。
JP2000149201A 1999-06-04 2000-05-22 強誘電体キャパシタおよび強誘電体/cmos集積化構造 Expired - Fee Related JP3537041B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/325857 1999-06-04
US09/325,857 US6388285B1 (en) 1999-06-04 1999-06-04 Feram cell with internal oxygen source and method of oxygen release

Publications (2)

Publication Number Publication Date
JP2000357777A JP2000357777A (ja) 2000-12-26
JP3537041B2 true JP3537041B2 (ja) 2004-06-14

Family

ID=23269760

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000149201A Expired - Fee Related JP3537041B2 (ja) 1999-06-04 2000-05-22 強誘電体キャパシタおよび強誘電体/cmos集積化構造

Country Status (5)

Country Link
US (2) US6388285B1 (ja)
JP (1) JP3537041B2 (ja)
KR (1) KR20010020907A (ja)
CN (1) CN1148805C (ja)
TW (1) TW442957B (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6495878B1 (en) * 1999-08-02 2002-12-17 Symetrix Corporation Interlayer oxide containing thin films for high dielectric constant application
US6333202B1 (en) * 1999-08-26 2001-12-25 International Business Machines Corporation Flip FERAM cell and method to form same
JP3661850B2 (ja) * 2001-04-25 2005-06-22 富士通株式会社 半導体装置およびその製造方法
JP2002324893A (ja) * 2001-04-25 2002-11-08 Sharp Corp 半導体記憶装置及びその製造方法
KR100377180B1 (ko) * 2001-05-03 2003-03-26 주식회사 하이닉스반도체 강유전체 메모리 소자의 제조 방법
KR100390844B1 (ko) * 2001-06-30 2003-07-12 주식회사 하이닉스반도체 반도체 소자의 강유전체 캐패시터 및 그 형성방법
JP4428500B2 (ja) * 2001-07-13 2010-03-10 富士通マイクロエレクトロニクス株式会社 容量素子及びその製造方法
DE60140757D1 (de) * 2001-12-28 2010-01-21 St Microelectronics Srl Kondensator für integrierte Halbleiterbauelemente
US20030183915A1 (en) * 2002-04-02 2003-10-02 Motorola, Inc. Encapsulated organic semiconductor device and method
US7044196B2 (en) * 2003-01-31 2006-05-16 Cooligy,Inc Decoupled spring-loaded mounting apparatus and method of manufacturing thereof
CN100463182C (zh) * 2004-10-19 2009-02-18 精工爱普生株式会社 铁电体存储器及其制造方法
JP4178414B2 (ja) * 2004-12-27 2008-11-12 セイコーエプソン株式会社 強誘電体膜、強誘電体キャパシタおよび強誘電体メモリ
US8445913B2 (en) 2007-10-30 2013-05-21 Spansion Llc Metal-insulator-metal (MIM) device and method of formation thereof
JP4549401B2 (ja) * 2008-03-11 2010-09-22 富士通株式会社 抵抗記憶素子の製造方法
JP5347381B2 (ja) * 2008-08-28 2013-11-20 富士通セミコンダクター株式会社 半導体装置の製造方法
JP5493326B2 (ja) * 2008-10-01 2014-05-14 富士通セミコンダクター株式会社 半導体装置の製造方法
DE102010003784A1 (de) * 2010-04-09 2011-10-13 Robert Bosch Gmbh Verfahren zur Herstellung einer Solarzelle
CN102219507B (zh) * 2010-04-14 2014-12-03 三菱综合材料株式会社 铁电薄膜形成用组合物、铁电薄膜的形成方法及铁电薄膜
EP2434531B1 (en) * 2010-09-28 2019-12-04 IMEC vzw Method for manufacturing of a metal-insulator-metal capacitor
JP5293983B1 (ja) * 2011-11-09 2013-09-18 独立行政法人科学技術振興機構 固体電子装置
US9222678B2 (en) 2013-02-25 2015-12-29 General Electric Company Reducing pre-heat time in an oven
WO2015141625A1 (ja) * 2014-03-17 2015-09-24 株式会社 東芝 不揮発性記憶装置
CN107949916B (zh) * 2015-08-26 2021-07-16 三菱电机株式会社 半导体元件
UA115716C2 (uk) * 2016-04-18 2017-12-11 Генрік Генрікович Шумінський Генератор електроенергії
US11581298B2 (en) 2019-05-24 2023-02-14 Taiwan Semiconductor Manufacturing Company Limited Zero mask high density capacitor
US10861862B1 (en) * 2019-06-24 2020-12-08 Wuxi Petabyte Technologies Co, Ltd. Ferroelectric memory devices
CN112864319B (zh) * 2021-01-07 2022-07-22 长鑫存储技术有限公司 电容结构的制备方法、电容结构及存储器

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3407204B2 (ja) * 1992-07-23 2003-05-19 オリンパス光学工業株式会社 強誘電体集積回路及びその製造方法
DE69433244T2 (de) 1993-08-05 2004-07-29 Matsushita Electric Industrial Co., Ltd., Kadoma Herstellungsverfahren für Halbleiterbauelement mit Kondensator von hoher dielektrischer Konstante
JPH0855967A (ja) * 1994-07-29 1996-02-27 Texas Instr Inc <Ti> 強誘電体薄膜キャパシタの製造方法
KR0174594B1 (ko) * 1994-11-26 1999-04-01 이재복 실리콘 웨이퍼상에 백금 박막을 형성하는 방법, 그 방법에 의하여 제조된 실리콘 기판 및 그 기판을 이용한 반도체 소자
JP3363301B2 (ja) 1995-03-08 2003-01-08 シャープ株式会社 強誘電体薄膜被覆基板及びその製造方法及び強誘電体薄膜被覆基板によって構成された不揮発性メモリ
KR100322695B1 (ko) 1995-03-20 2002-05-13 윤종용 강유전성캐패시터의제조방법
CN1054702C (zh) 1995-06-26 2000-07-19 现代电子产业株式会社 制造半导体器件电容器的方法
US5716875A (en) 1996-03-01 1998-02-10 Motorola, Inc. Method for making a ferroelectric device
KR970076816A (ko) 1996-05-06 1997-12-12 김광호 누설 전류를 이용한 다진법 강유전체 랜덤 액세서 메모리
JP3396131B2 (ja) * 1996-06-28 2003-04-14 三菱電機株式会社 半導体装置およびその製造方法
JP2838196B2 (ja) 1996-08-20 1998-12-16 東京工業大学長 単一トランジスタ型強誘電体メモリへのデータ書込み方法
DE19639515B4 (de) 1996-09-26 2006-10-12 Rosenberger Hochfrequenztechnik Gmbh & Co. Anordnung zum Kalibrieren eines Netzwerkanalysators für die On-Wafer-Messung an integrierten Mikrowellenschaltungen
US5932907A (en) * 1996-12-24 1999-08-03 International Business Machines Corporation Method, materials, and structures for noble metal electrode contacts to silicon
US5784310A (en) 1997-03-03 1998-07-21 Symetrix Corporation Low imprint ferroelectric material for long retention memory and method of making the same
US6498097B1 (en) 1997-05-06 2002-12-24 Tong Yang Cement Corporation Apparatus and method of forming preferred orientation-controlled platinum film using oxygen
US6462931B1 (en) * 1997-10-23 2002-10-08 Texas Instruments Incorporated High-dielectric constant capacitor and memory
KR100436058B1 (ko) * 1997-12-27 2004-12-17 주식회사 하이닉스반도체 강유전체 캐패시터 형성 방법
US6316801B1 (en) * 1998-03-04 2001-11-13 Nec Corporation Semiconductor device having capacitive element structure and multilevel interconnection structure and method of fabricating the same
US6165802A (en) * 1998-04-17 2000-12-26 Symetrix Corporation Method of fabricating ferroelectric integrated circuit using oxygen to inhibit and repair hydrogen degradation
US6322849B2 (en) * 1998-11-13 2001-11-27 Symetrix Corporation Recovery of electronic properties in hydrogen-damaged ferroelectrics by low-temperature annealing in an inert gas

Also Published As

Publication number Publication date
TW442957B (en) 2001-06-23
CN1276629A (zh) 2000-12-13
US6773982B2 (en) 2004-08-10
US6388285B1 (en) 2002-05-14
KR20010020907A (ko) 2001-03-15
CN1148805C (zh) 2004-05-05
JP2000357777A (ja) 2000-12-26
US20020074581A1 (en) 2002-06-20

Similar Documents

Publication Publication Date Title
JP3537041B2 (ja) 強誘電体キャパシタおよび強誘電体/cmos集積化構造
US7186573B2 (en) Flip FERAM cell and method to form same
US6548343B1 (en) Method of fabricating a ferroelectric memory cell
US6635528B2 (en) Method of planarizing a conductive plug situated under a ferroelectric capacitor
US20020072223A1 (en) Method of enhancing adhesion of a conductive barrier layer to an underlying conductive plug and contact for ferroelectric applications
US20030119211A1 (en) Method of patterning a feram capacitor with a sidewall during bottom electrode etch
US6596547B2 (en) Methods of preventing reduction of IrOx during PZT formation by metalorganic chemical vapor deposition or other processing
US6635497B2 (en) Methods of preventing reduction of IrOx during PZT formation by metalorganic chemical vapor deposition or other processing
US6686236B2 (en) Methods of preventing reduction of IrOx during PZT formation by metalorganic chemical vapor deposition or other processing
KR20030002863A (ko) 코어를 가진 플러그 구조 상의 강유전체 메모리소자 및 그제조방법
KR100422892B1 (ko) 모빌 스피시 확산으로 인한 금속 산화물 세라믹의 열화를 감소시키는 방법
US6204158B1 (en) Reduced diffusion of a mobile specie from a metal oxide ceramic into the substrate
KR20010086116A (ko) 금속 산화물 세라믹으로부터의 모빌 스피시의 확산을감소시키는 방법
EP0968979A1 (en) Etching of Bi-based metal oxides ceramics
JPH11121696A (ja) 誘電体キャパシタの製造方法および半導体記憶装置の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040203

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20040204

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040204

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040301

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20040301

RD14 Notification of resignation of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7434

Effective date: 20040301

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040311

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090326

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100326

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees