JP3531770B2 - リミッタ回路 - Google Patents
リミッタ回路Info
- Publication number
- JP3531770B2 JP3531770B2 JP23888695A JP23888695A JP3531770B2 JP 3531770 B2 JP3531770 B2 JP 3531770B2 JP 23888695 A JP23888695 A JP 23888695A JP 23888695 A JP23888695 A JP 23888695A JP 3531770 B2 JP3531770 B2 JP 3531770B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- amplifier
- electrode
- mos transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は，アナログ信号を扱
うＭＯＳ型の集積回路に関する。さらに詳しくは，出力
の振幅制限を行う所謂リミッタ回路に関する。
うＭＯＳ型の集積回路に関する。さらに詳しくは，出力
の振幅制限を行う所謂リミッタ回路に関する。
【０００２】
【従来の技術】先ず最初に本発明の背景を明らかにする
ために，従来一般的に用いられるリミッタ回路を図３に
示す。この回路は例えば，日本放送協会編「ＮＨＫテレ
ビ技術教科書（上）」，１９８９ Ｐ２８８，に見られ
るように，入力の振幅をダイオードの順方向電圧降下を
利用して制限し，出力振幅とするものである。ダイオー
ドは，流れる電流値が大きく変わっても順方向の電圧降
下はほぼ一定なので，図３の入力端子１に信号を入力し
た場合，ダイオード７，８の順方向の電圧降下以下の入
力振幅は，そのまま出力振幅となる。ダイオード７，８
の順方向電圧降下より以上の入力電圧が入ってくると，
ダイオード７，８に電流が流れ抵抗９で電圧が降下し，
出力２は，ほぼダイオードの順方向電圧降下にクリップ
される。
ために，従来一般的に用いられるリミッタ回路を図３に
示す。この回路は例えば，日本放送協会編「ＮＨＫテレ
ビ技術教科書（上）」，１９８９ Ｐ２８８，に見られ
るように，入力の振幅をダイオードの順方向電圧降下を
利用して制限し，出力振幅とするものである。ダイオー
ドは，流れる電流値が大きく変わっても順方向の電圧降
下はほぼ一定なので，図３の入力端子１に信号を入力し
た場合，ダイオード７，８の順方向の電圧降下以下の入
力振幅は，そのまま出力振幅となる。ダイオード７，８
の順方向電圧降下より以上の入力電圧が入ってくると，
ダイオード７，８に電流が流れ抵抗９で電圧が降下し，
出力２は，ほぼダイオードの順方向電圧降下にクリップ
される。
【０００３】
【発明が解決しようとする課題】図３の回路では，出力
振幅の制限値が，例えば０．６５Ｖ程度と大きい。この
出力振幅の制限値は，ダイオードの順方向電圧降下によ
って決まっているので，自由に設定が出来ない。又，グ
ランド電位に接続された，二方向のダイオード７，８
を，標準的なＣＭＯＳプロセスでは同時には製造出来な
いという問題点あるいは課題があった。
振幅の制限値が，例えば０．６５Ｖ程度と大きい。この
出力振幅の制限値は，ダイオードの順方向電圧降下によ
って決まっているので，自由に設定が出来ない。又，グ
ランド電位に接続された，二方向のダイオード７，８
を，標準的なＣＭＯＳプロセスでは同時には製造出来な
いという問題点あるいは課題があった。
【０００４】そこで本発明では，レベルを自由に設定す
ることが可能で，特に０．６５Ｖよりずっと低い電圧値
の振幅制限を行うことのできるリミッタ回路を提供する
ことを目的とする。
ることが可能で，特に０．６５Ｖよりずっと低い電圧値
の振幅制限を行うことのできるリミッタ回路を提供する
ことを目的とする。
【０００５】
【課題を解決する為の手段】上述した従来の技術の課題
を解決し，本発明の目的を達成するために，図１に示す
手段を講じた。即ち本発明によるリミッタ回路は，定電
流源５と負荷抵抗３との間にＮチャンネルＭＯＳトラン
ジスタ（以下ＮＭＯＳＴｒ）４を挿入して，入力信号を
増幅回路１９で増幅した後ＮＭＯＳＴｒ４のゲート電極
を駆動して出力をうる。出力振幅の最小値は０，最大値
は，定電流源５の電流値Ｉｃ×負荷抵抗３の抵抗値，と
自由な値で振幅制限できる。
を解決し，本発明の目的を達成するために，図１に示す
手段を講じた。即ち本発明によるリミッタ回路は，定電
流源５と負荷抵抗３との間にＮチャンネルＭＯＳトラン
ジスタ（以下ＮＭＯＳＴｒ）４を挿入して，入力信号を
増幅回路１９で増幅した後ＮＭＯＳＴｒ４のゲート電極
を駆動して出力をうる。出力振幅の最小値は０，最大値
は，定電流源５の電流値Ｉｃ×負荷抵抗３の抵抗値，と
自由な値で振幅制限できる。
【０００６】更に，入力信号が無い時に，出力電圧が最
大値と最小値の中間電位に位置するように，増幅回路１
９の入力側に，定電流源１１と負荷抵抗１３の間にゲー
ト電極とドレイン電極を共通に接続したＮＭＯＳＴｒ１
０を挿入した回路を付加した。無入力信号時の増幅回路
１９の入力側の電圧と，出力側の電圧は，定電流源１１
の電流値又は負荷抵抗１３の抵抗値を設定することによ
り自由に設定できる。
大値と最小値の中間電位に位置するように，増幅回路１
９の入力側に，定電流源１１と負荷抵抗１３の間にゲー
ト電極とドレイン電極を共通に接続したＮＭＯＳＴｒ１
０を挿入した回路を付加した。無入力信号時の増幅回路
１９の入力側の電圧と，出力側の電圧は，定電流源１１
の電流値又は負荷抵抗１３の抵抗値を設定することによ
り自由に設定できる。
【０００７】本発明によるリミッタ回路は，出力振幅
が，定電流源の電流値×負荷抵抗値で設定できる。定電
流源の電流値は，例えばゲート・ソース電極間に一定電
圧を加えたＭＯＳトランジスタのサイズを変更するか，
ゲート・ソース電極間の一定電圧を変えるかにより設定
でき，負荷抵抗値を変えるのも容易である。例えば，出
力を５ｍＶという低電圧に振幅制限したリミッタ回路を
構成することも可能である。
が，定電流源の電流値×負荷抵抗値で設定できる。定電
流源の電流値は，例えばゲート・ソース電極間に一定電
圧を加えたＭＯＳトランジスタのサイズを変更するか，
ゲート・ソース電極間の一定電圧を変えるかにより設定
でき，負荷抵抗値を変えるのも容易である。例えば，出
力を５ｍＶという低電圧に振幅制限したリミッタ回路を
構成することも可能である。
【０００８】
【発明の実施の形態】以下図面を参照して本発明の好適
な実施例を詳細に説明する。図１は本発明によるリミッ
タ回路の一実施例を示す回路図である。図２は，図１に
示した実施例の動作を説明するために，図１の入力１，
出力２，内部の電位Ａの動作波形を示した図である。
な実施例を詳細に説明する。図１は本発明によるリミッ
タ回路の一実施例を示す回路図である。図２は，図１に
示した実施例の動作を説明するために，図１の入力１，
出力２，内部の電位Ａの動作波形を示した図である。
【０００９】電源６には，Ｉｃの電流値を持つ定電流源
５の一端が接続されている。定電流源５の他端はＮＭＯ
ＳＴｒ４のドレイン電極に接続している。ＮＭＯＳＴｒ
４のゲート電極は，増幅回路１９の出力に接続してい
る。ＮＭＯＳＴｒ４のソース電極は出力端子２とＲＬの
抵抗値を持つ負荷抵抗３の一端に接続している。負荷抵
抗３の他端はグランド端子に接続されている。
５の一端が接続されている。定電流源５の他端はＮＭＯ
ＳＴｒ４のドレイン電極に接続している。ＮＭＯＳＴｒ
４のゲート電極は，増幅回路１９の出力に接続してい
る。ＮＭＯＳＴｒ４のソース電極は出力端子２とＲＬの
抵抗値を持つ負荷抵抗３の一端に接続している。負荷抵
抗３の他端はグランド端子に接続されている。
【００１０】更に電源６には，Ｉｃ／２の電流値を持つ
定電流源１１の一端が接続され，定電流源１１の他端
は，ＮＭＯＳＴｒ１０のドレイン電極とゲート電極と増
幅回路１９の入力端子と容量１２の一端とに共通に接続
している。ＮＭＯＳＴｒ１０のソース電極は，抵抗値Ｒ
Ｌを持つ負荷抵抗１３の一端に接続されていていて，負
荷抵抗１３の他端はグランド電位に接続されている。
定電流源１１の一端が接続され，定電流源１１の他端
は，ＮＭＯＳＴｒ１０のドレイン電極とゲート電極と増
幅回路１９の入力端子と容量１２の一端とに共通に接続
している。ＮＭＯＳＴｒ１０のソース電極は，抵抗値Ｒ
Ｌを持つ負荷抵抗１３の一端に接続されていていて，負
荷抵抗１３の他端はグランド電位に接続されている。
【００１１】以下回路動作について説明を行う。ここで
増幅回路１９は直流ゲインは１，交流ゲインは＞１とい
う特性とする。該特性は容易に実現可能であり，実現例
については後述する。先ず，入力信号が無い場合の各部
の直流電圧，所謂直流動作点について説明をおこなう。
負荷抵抗１３には，Ｉｃ／２の電流が流れているので，
負荷抵抗１３の一端即ちＮＭＯＳＴｒ１０のソース電極
にはＲＬ×Ｉｃ／２の電圧が発生している。ＮＭＯＳＴ
ｒの閾値電圧をＶｔｈ，利得係数をβとすると，ＮＭＯ
ＳＴｒ１０には，Ｉｃ／２の電流が流れているので，良
く知られたＭＯＳＴｒの電流式から，ＮＭＯＳＴｒ１０
のゲート電極とソース電極の間には，Ｖｔｈ＋ （Ｉｄ
／β）の電圧がかかる。従って増幅回路１９の入力に
は，（ＲＬ×Ｉｃ／２）＋Ｖｔｈ＋ （Ｉｄ／β）の電
圧がかかる。これを増幅回路１９の直流動作点と呼ぶ。
増幅回路１９は直流ゲインは１，交流ゲインは＞１とい
う特性とする。該特性は容易に実現可能であり，実現例
については後述する。先ず，入力信号が無い場合の各部
の直流電圧，所謂直流動作点について説明をおこなう。
負荷抵抗１３には，Ｉｃ／２の電流が流れているので，
負荷抵抗１３の一端即ちＮＭＯＳＴｒ１０のソース電極
にはＲＬ×Ｉｃ／２の電圧が発生している。ＮＭＯＳＴ
ｒの閾値電圧をＶｔｈ，利得係数をβとすると，ＮＭＯ
ＳＴｒ１０には，Ｉｃ／２の電流が流れているので，良
く知られたＭＯＳＴｒの電流式から，ＮＭＯＳＴｒ１０
のゲート電極とソース電極の間には，Ｖｔｈ＋ （Ｉｄ
／β）の電圧がかかる。従って増幅回路１９の入力に
は，（ＲＬ×Ｉｃ／２）＋Ｖｔｈ＋ （Ｉｄ／β）の電
圧がかかる。これを増幅回路１９の直流動作点と呼ぶ。
【００１２】増幅回路１９は，直流ゲインは１なので，
増幅回路１９の出力即ち電位Ａは，入力と同じ電圧にな
る。ＮＭＯＳＴｒ１０とＮＭＯＳＴｒ４は同じサイズで
同じ利得係数をもつようにしてあるので，ＮＭＯＳＴｒ
４のゲート−ソース間電圧はＮＭＯＳＴｒ１０と同じ電
圧になる。即ち電流源５の電流値Ｉｃの全てをＮＭＯＳ
Ｔｒ４には流せず，ＮＭＯＳＴｒ４に流せるのは，ＮＭ
ＯＳＴｒ１０とおなじくＩｃ／２の電流となる。従って
出力端子２にはＲＬ×Ｉｃ／２の電圧がでる。該電圧
は，出力端子２の最大電圧ＲＬ×Ｉｃと最小電圧０の中
間値になっている。
増幅回路１９の出力即ち電位Ａは，入力と同じ電圧にな
る。ＮＭＯＳＴｒ１０とＮＭＯＳＴｒ４は同じサイズで
同じ利得係数をもつようにしてあるので，ＮＭＯＳＴｒ
４のゲート−ソース間電圧はＮＭＯＳＴｒ１０と同じ電
圧になる。即ち電流源５の電流値Ｉｃの全てをＮＭＯＳ
Ｔｒ４には流せず，ＮＭＯＳＴｒ４に流せるのは，ＮＭ
ＯＳＴｒ１０とおなじくＩｃ／２の電流となる。従って
出力端子２にはＲＬ×Ｉｃ／２の電圧がでる。該電圧
は，出力端子２の最大電圧ＲＬ×Ｉｃと最小電圧０の中
間値になっている。
【００１３】次に図１のリミッタ回路の入力１に交流の
入力が加わった場合について，動作の説明を図２を用い
ておこなう。入力１に入って来た交流信号は，容量１２
で直流分が除去される。図２の入力１の信号の様に０か
ら１ｖの信号が入ってきても，増幅回路１９の入力で
は，前述した直流動作点（ＲＬ×Ｉｃ／２）＋Ｖｔｈ＋
（Ｉｄ／β）を中心にした振幅になる。
入力が加わった場合について，動作の説明を図２を用い
ておこなう。入力１に入って来た交流信号は，容量１２
で直流分が除去される。図２の入力１の信号の様に０か
ら１ｖの信号が入ってきても，増幅回路１９の入力で
は，前述した直流動作点（ＲＬ×Ｉｃ／２）＋Ｖｔｈ＋
（Ｉｄ／β）を中心にした振幅になる。
【００１４】増幅回路１９は，直流ゲインが１なので，
電位Ａも前記直流動作点を中心にして電圧が振幅する。
但し，電位Ａの振幅は，入力１の振幅を増幅回路１９の
交流ゲイン倍した振幅になる。ＮＭＯＳＴｒ４の状態
は，ゲート電圧即ち電位Ａの電圧により変化する。電位
Ａが，前記直流動作点より上昇すると，ＮＭＯＳＴｒ４
に流せる電流はＩｃよりも増す。しかし，定電流源５に
より流せる電流はＩｃに制限されているので，ＮＭＯＳ
Ｔｒ４に流れる電流値はＩｃになり，出力端子２の電圧
はＩｃ×ＲＬになる。
電位Ａも前記直流動作点を中心にして電圧が振幅する。
但し，電位Ａの振幅は，入力１の振幅を増幅回路１９の
交流ゲイン倍した振幅になる。ＮＭＯＳＴｒ４の状態
は，ゲート電圧即ち電位Ａの電圧により変化する。電位
Ａが，前記直流動作点より上昇すると，ＮＭＯＳＴｒ４
に流せる電流はＩｃよりも増す。しかし，定電流源５に
より流せる電流はＩｃに制限されているので，ＮＭＯＳ
Ｔｒ４に流れる電流値はＩｃになり，出力端子２の電圧
はＩｃ×ＲＬになる。
【００１５】次に電位Ａが前記直流動作点より減少する
と，ＮＭＯＳＴｒ４はオフになり電流は流れなくなるの
で，出力端子２の電圧は０になる。以上述べたごとく出
力端子２の電圧は，Ｉｃ×ＲＬと０の二つの値をとる方
形波となり振幅はＩｃ×ＲＬに制限される。
と，ＮＭＯＳＴｒ４はオフになり電流は流れなくなるの
で，出力端子２の電圧は０になる。以上述べたごとく出
力端子２の電圧は，Ｉｃ×ＲＬと０の二つの値をとる方
形波となり振幅はＩｃ×ＲＬに制限される。
【００１６】図４は，図１に示した回路のより具体的な
例を示している。基本的には同一の構成を有しており，
対応する部分には対応する参照番号を付して理解を容易
にしている。図１に示す構成と異なる点は，増幅回路１
９を，演算増幅器２４と抵抗１５，１６と容量２３とを
用いて構成した所である。演算増幅器２４の反転入力端
子と出力の間には抵抗１５を配し，非反転入力端子とグ
ランドとの間には抵抗１６と容量２３を直列に接続して
配した。演算増幅器２４と抵抗１５，１６容量２３とで
所謂正転増幅回路を形成している。該正転増幅回路は，
直流分が容量２３で除去されるため直流ゲインは１で，
交流ゲインは，抵抗１５，１６の抵抗値をＲ１５，Ｒ１
６とすると，（１＋Ｒ１５／Ｒ１６）になる。従って図
１の説明で述べた増幅回路１９の特性を満たしている。
例を示している。基本的には同一の構成を有しており，
対応する部分には対応する参照番号を付して理解を容易
にしている。図１に示す構成と異なる点は，増幅回路１
９を，演算増幅器２４と抵抗１５，１６と容量２３とを
用いて構成した所である。演算増幅器２４の反転入力端
子と出力の間には抵抗１５を配し，非反転入力端子とグ
ランドとの間には抵抗１６と容量２３を直列に接続して
配した。演算増幅器２４と抵抗１５，１６容量２３とで
所謂正転増幅回路を形成している。該正転増幅回路は，
直流分が容量２３で除去されるため直流ゲインは１で，
交流ゲインは，抵抗１５，１６の抵抗値をＲ１５，Ｒ１
６とすると，（１＋Ｒ１５／Ｒ１６）になる。従って図
１の説明で述べた増幅回路１９の特性を満たしている。
【００１７】更に，ＮＭＯＳＴｒ１０のゲート電極とソ
ース電極とを共通に接続したノードと，増幅回路１９の
入力との間に抵抗１８を挿入している。抵抗１８は，入
力１と，増幅回路１９の入力との間に配した容量１２と
の組み合わせにより，高い周波数成分だけ通過させる所
謂ハイパスフィルタを構成している。抵抗１８がない場
合にも，容量１２とＮＭＯＳＴｒ１０と抵抗１３とでハ
イパスフィルタが構成されて直流分が除去されるが，ハ
イパスフィルタの遮断周波数は高い。特に，絶対値の小
さい振幅制限値を得ようとする場合には，電流源５，１
１の電流値，抵抗３，１３の抵抗値は各々小さくなり，
前記遮断周波数は益々高くなる。抵抗１８を挿入するこ
とで，前記遮断周波数は低くできる。
ース電極とを共通に接続したノードと，増幅回路１９の
入力との間に抵抗１８を挿入している。抵抗１８は，入
力１と，増幅回路１９の入力との間に配した容量１２と
の組み合わせにより，高い周波数成分だけ通過させる所
謂ハイパスフィルタを構成している。抵抗１８がない場
合にも，容量１２とＮＭＯＳＴｒ１０と抵抗１３とでハ
イパスフィルタが構成されて直流分が除去されるが，ハ
イパスフィルタの遮断周波数は高い。特に，絶対値の小
さい振幅制限値を得ようとする場合には，電流源５，１
１の電流値，抵抗３，１３の抵抗値は各々小さくなり，
前記遮断周波数は益々高くなる。抵抗１８を挿入するこ
とで，前記遮断周波数は低くできる。
【００１８】更に，抵抗１５には，ゲート電極とソース
電極とを共通に接続したＮＭＯＳＴｒ１４を並列に，抵
抗１８には，同様にゲート電極とソース電極とを共通に
接続したＮＭＯＳＴｒ２０を並列に挿入している。二つ
のＮＭＯＳＴｒ１４，２０は，各々抵抗１５，１８の両
端の電位差をＶｔｈより大きくならないようにする為の
ものである。詳しく説明すると，まず，ＮＭＯＳＴｒ１
４については，ゲート電極とドレイン電極が共通に演算
増幅器２４の出力に接続され，ソース電極が演算増幅器
２４の反転入力端子に接続されている。演算増幅器２４
の出力が反転入力端子からＶｔｈより大きくなると，Ｎ
ＭＯＳＴｒ１４はオンし電流が流れ始め等価的に抵抗１
５の抵抗値が小さくなり，前記交流ゲイン（１＋Ｒ１５
／Ｒ１４）が著しく低下するので，演算増幅器２４の出
力の電圧は反転入力端子よりほぼＶｔｈ大きくなったと
ころでクリップされる。
電極とを共通に接続したＮＭＯＳＴｒ１４を並列に，抵
抗１８には，同様にゲート電極とソース電極とを共通に
接続したＮＭＯＳＴｒ２０を並列に挿入している。二つ
のＮＭＯＳＴｒ１４，２０は，各々抵抗１５，１８の両
端の電位差をＶｔｈより大きくならないようにする為の
ものである。詳しく説明すると，まず，ＮＭＯＳＴｒ１
４については，ゲート電極とドレイン電極が共通に演算
増幅器２４の出力に接続され，ソース電極が演算増幅器
２４の反転入力端子に接続されている。演算増幅器２４
の出力が反転入力端子からＶｔｈより大きくなると，Ｎ
ＭＯＳＴｒ１４はオンし電流が流れ始め等価的に抵抗１
５の抵抗値が小さくなり，前記交流ゲイン（１＋Ｒ１５
／Ｒ１４）が著しく低下するので，演算増幅器２４の出
力の電圧は反転入力端子よりほぼＶｔｈ大きくなったと
ころでクリップされる。
【００１９】ＮＭＯＳＴｒ２０についても同様に，ゲー
ト電極とドレイン電極とを共通に接続したノードを容量
２０の一端と増幅器１９の入力と抵抗１８の一端とに共
通に接続し，ソース電極を，ＮＭＯＳＴｒ１０のゲート
電極とドレイン電極と抵抗１８の一端と定電流源１１の
一端とに共通に接続している。入力端子１の交流振幅が
Ｖｔｈより大きくなったときには，ＭＯＳＴｒ２０がオ
ンするため，抵抗１８の両端には，ほぼＶｔｈより大き
な電圧はかからないようになる。
ト電極とドレイン電極とを共通に接続したノードを容量
２０の一端と増幅器１９の入力と抵抗１８の一端とに共
通に接続し，ソース電極を，ＮＭＯＳＴｒ１０のゲート
電極とドレイン電極と抵抗１８の一端と定電流源１１の
一端とに共通に接続している。入力端子１の交流振幅が
Ｖｔｈより大きくなったときには，ＭＯＳＴｒ２０がオ
ンするため，抵抗１８の両端には，ほぼＶｔｈより大き
な電圧はかからないようになる。
【００２０】ＮＭＯＳＴｒ１４，２０が，有る時と無い
時の図４の動作の違いについて，図５を用いて説明す
る。ＮＭＯＳＴｒ１４，２０が無い場合に，しだいに入
力信号の振幅が大きくなっていくと，増幅回路１９の出
力（電位Ａ）はやがて電源電圧（Ｖｄｄ）にも到達する
ようになる。図５の点線に電位Ａの変化の様子を示して
いる。出力２の波形は，図５の点線で示したように，最
大値がＩｃ×ＲＬを超えて過渡的にオーバーシュートを
生じた波形になる。原因は，電位Ａの電圧変化が，ＮＭ
ＯＳＴｒ４のゲート・ソース間容量を通じて出力端子２
の電圧を引き上げるためである。該オーバーシュートを
抑えるためには，電位Ａの不必要な振幅を抑えれば良
い。
時の図４の動作の違いについて，図５を用いて説明す
る。ＮＭＯＳＴｒ１４，２０が無い場合に，しだいに入
力信号の振幅が大きくなっていくと，増幅回路１９の出
力（電位Ａ）はやがて電源電圧（Ｖｄｄ）にも到達する
ようになる。図５の点線に電位Ａの変化の様子を示して
いる。出力２の波形は，図５の点線で示したように，最
大値がＩｃ×ＲＬを超えて過渡的にオーバーシュートを
生じた波形になる。原因は，電位Ａの電圧変化が，ＮＭ
ＯＳＴｒ４のゲート・ソース間容量を通じて出力端子２
の電圧を引き上げるためである。該オーバーシュートを
抑えるためには，電位Ａの不必要な振幅を抑えれば良
い。
【００２１】ＮＭＯＳＴｒ１４，２０が有る場合には，
前述したように，ＮＭＯＳＴｒ１４，２０各々が並列に
接続されている抵抗１５，１８の両端の最大振幅を，Ｖ
ｔｈに抑える。電位Ａの振幅は図５の実線に示す様に最
大でも約２×Ｖｔｈに抑えられる為，出力２の波形のオ
ーバーシュートも図５の実線で示す様に小さい。
前述したように，ＮＭＯＳＴｒ１４，２０各々が並列に
接続されている抵抗１５，１８の両端の最大振幅を，Ｖ
ｔｈに抑える。電位Ａの振幅は図５の実線に示す様に最
大でも約２×Ｖｔｈに抑えられる為，出力２の波形のオ
ーバーシュートも図５の実線で示す様に小さい。
【００２２】図６には，図４に示した実施例をより実用
的な実施例としたものを示す。基本的に同一の構成を有
しており対応する部分には対応する参照番号を付して，
理解を容易にしている。図４に示した構成と異なってい
る点は，定電流源５とＮＭＯＳＴｒ４との間にＮＭＯＳ
Ｔｒ２２を追加した所である。ＮＭＯＳＴｒ２２は，電
圧源２１によりゲート電極に一定電圧Ｖｂが加えられて
おり，ドレイン電極は定電流源５の一端に接続され，ソ
ース電極はＮＭＯＳＴｒ４のドレイン電極に接続されて
いる。
的な実施例としたものを示す。基本的に同一の構成を有
しており対応する部分には対応する参照番号を付して，
理解を容易にしている。図４に示した構成と異なってい
る点は，定電流源５とＮＭＯＳＴｒ４との間にＮＭＯＳ
Ｔｒ２２を追加した所である。ＮＭＯＳＴｒ２２は，電
圧源２１によりゲート電極に一定電圧Ｖｂが加えられて
おり，ドレイン電極は定電流源５の一端に接続され，ソ
ース電極はＮＭＯＳＴｒ４のドレイン電極に接続されて
いる。
【００２３】回路動作で図６の回路と図４の回路が異な
るのは，ＮＭＯＳＴｒ４のドレイン電極とＮＭＯＳＴｒ
２２のソース電極が共通に接続されているノードの電圧
（電位Ｂ）だけである。図７の点線は図４の電位Ｂの電
圧変化を示し，実線はＮＭＯＳＴｒ２２を追加した図６
の電位Ｂの電圧変化を示している。
るのは，ＮＭＯＳＴｒ４のドレイン電極とＮＭＯＳＴｒ
２２のソース電極が共通に接続されているノードの電圧
（電位Ｂ）だけである。図７の点線は図４の電位Ｂの電
圧変化を示し，実線はＮＭＯＳＴｒ２２を追加した図６
の電位Ｂの電圧変化を示している。
【００２４】以下図６の回路動作の説明を行う。入力端
子１に入った入力信号は，容量１２で直流分が除去さ
れ，増幅回路１９の入力と出力では，前記直流動作点を
中心として上下に振幅する。直流動作点は図１，図４，
図６の回路全て同じで（ＲＬ×Ｉｃ／２）＋Ｖｔｈ＋
（Ｉｄ／β）になっている。増幅器１９の出力が前記直
流動作点を超えると，ＮＭＯＳＴｒ４はオンし抵抗３に
Ｉｃの電流が流れ出力２はＩｃ×ＲＬになる。同時にＮ
ＭＯＳＴｒ２２にもＩｃの電流が流れるので，電位Ｂ
は，Ｖｂ−Ｖｔｈ− （２・Ｉｃ／β）になる。βはＮ
ＭＯＳＴｒ２２の利得係数である。
子１に入った入力信号は，容量１２で直流分が除去さ
れ，増幅回路１９の入力と出力では，前記直流動作点を
中心として上下に振幅する。直流動作点は図１，図４，
図６の回路全て同じで（ＲＬ×Ｉｃ／２）＋Ｖｔｈ＋
（Ｉｄ／β）になっている。増幅器１９の出力が前記直
流動作点を超えると，ＮＭＯＳＴｒ４はオンし抵抗３に
Ｉｃの電流が流れ出力２はＩｃ×ＲＬになる。同時にＮ
ＭＯＳＴｒ２２にもＩｃの電流が流れるので，電位Ｂ
は，Ｖｂ−Ｖｔｈ− （２・Ｉｃ／β）になる。βはＮ
ＭＯＳＴｒ２２の利得係数である。
【００２５】次に増幅器１９の出力が前記直流動作点よ
り下がると，ＮＭＯＳＴｒ４はオフするのでＩｃはなが
れず出力２は０になる。ＮＭＯＳＴｒ２２にも電流が流
れず，電位ＢはＮＭＯＳＴｒ２２がオンする限界のＶｂ
−Ｖｔｈの電圧値になる。電位Ｂの振幅は，ＮＭＭＯＳ
Ｔｒ４がオンした時と，オフした時の差から （２・Ｉ
ｃ／β）になる。ＮＭＯＳＴｒ２２が無い場合は，図７
の点線で示すように電位Ｂは，ＮＭＯＳＴｒ４のオンオ
フに従いＩｃ×ＲＬと電源電圧（Ｖｄｄ）の間を振幅す
る。即ち，ＮＭＯＳＴｒ２２は所謂カスケードのトラン
ジスタで，ＮＭＯＳＴｒ４のドレイン電極の電圧振幅を
少なくしている。
り下がると，ＮＭＯＳＴｒ４はオフするのでＩｃはなが
れず出力２は０になる。ＮＭＯＳＴｒ２２にも電流が流
れず，電位ＢはＮＭＯＳＴｒ２２がオンする限界のＶｂ
−Ｖｔｈの電圧値になる。電位Ｂの振幅は，ＮＭＭＯＳ
Ｔｒ４がオンした時と，オフした時の差から （２・Ｉ
ｃ／β）になる。ＮＭＯＳＴｒ２２が無い場合は，図７
の点線で示すように電位Ｂは，ＮＭＯＳＴｒ４のオンオ
フに従いＩｃ×ＲＬと電源電圧（Ｖｄｄ）の間を振幅す
る。即ち，ＮＭＯＳＴｒ２２は所謂カスケードのトラン
ジスタで，ＮＭＯＳＴｒ４のドレイン電極の電圧振幅を
少なくしている。
【００２６】定電流源５，１１を実現する場合には，ゲ
ート電極とソース電極間に一定電圧を印加したＭＯＳＴ
ｒの定電流特性を利用するのが容易であるが，ＭＯＳＴ
ｒは完全な定電流特性を持つわけではなく，ソース電極
とドレイン電極間の電圧が増加すると電流値も増加す
る。従ってＮＭＯＳＴｒ２２が無い場合には，電位Ｂの
変動に伴い，設定した電流値が変動する。変動する様子
は，図７の出力２の点線に示したが，変動する割合は電
位Ｂの振幅に依存する。図６の回路は，ＮＭＯＳＴｒ２
２を追加して電位Ｂの振幅を抑えて，出力端子２の出力
振幅の設定精度を向上させている。
ート電極とソース電極間に一定電圧を印加したＭＯＳＴ
ｒの定電流特性を利用するのが容易であるが，ＭＯＳＴ
ｒは完全な定電流特性を持つわけではなく，ソース電極
とドレイン電極間の電圧が増加すると電流値も増加す
る。従ってＮＭＯＳＴｒ２２が無い場合には，電位Ｂの
変動に伴い，設定した電流値が変動する。変動する様子
は，図７の出力２の点線に示したが，変動する割合は電
位Ｂの振幅に依存する。図６の回路は，ＮＭＯＳＴｒ２
２を追加して電位Ｂの振幅を抑えて，出力端子２の出力
振幅の設定精度を向上させている。
【００２７】図８の回路は本発明の更なる実施例をしめ
す。図８の回路は図１に示した基本構成の増幅器１９を
所謂容量結合増幅器で実現したものである。増幅器１９
の構成方法がより具体的になっている他は同一であり，
図１に対応する箇所には，同一の参照番号を付けて理解
を容易にしている。
す。図８の回路は図１に示した基本構成の増幅器１９を
所謂容量結合増幅器で実現したものである。増幅器１９
の構成方法がより具体的になっている他は同一であり，
図１に対応する箇所には，同一の参照番号を付けて理解
を容易にしている。
【００２８】入力端子１には容量１２の一端が接続され
ており，容量１２の他端は演算増幅器２４の反転入力端
子に接続されている。容量１７の一端は演算増幅器２４
の反転入力端子に他端は演算増幅器２４の出力端子に接
続されている。抵抗１５は容量１７に並列に接続されて
いる。演算増幅器２４の非反転入力端子はＮＭＯＳＴｒ
１０のゲート電極，ドレイン電極と定電流源１１の他端
に共通に接続されている。
ており，容量１２の他端は演算増幅器２４の反転入力端
子に接続されている。容量１７の一端は演算増幅器２４
の反転入力端子に他端は演算増幅器２４の出力端子に接
続されている。抵抗１５は容量１７に並列に接続されて
いる。演算増幅器２４の非反転入力端子はＮＭＯＳＴｒ
１０のゲート電極，ドレイン電極と定電流源１１の他端
に共通に接続されている。
【００２９】入力信号が無いときには，演算増幅器２４
は抵抗１５によって直流帰還がかかっているため，非反
転入力端子からみれば，直流ゲインは１になっており，
反転入力端子も，非反転入力端子も，出力端子も同じ直
流電圧になる。該直流電圧は，図１，４，６の説明で述
べた，直流動作点と同一である。
は抵抗１５によって直流帰還がかかっているため，非反
転入力端子からみれば，直流ゲインは１になっており，
反転入力端子も，非反転入力端子も，出力端子も同じ直
流電圧になる。該直流電圧は，図１，４，６の説明で述
べた，直流動作点と同一である。
【００３０】入力端子１からみれば，容量１２により直
流が除去されていて，交流ゲインは，抵抗１５の影響を
無視できるほど高い周波数では，容量１２，１７の容量
値を各々Ｃ１２，Ｃ１７とすれば，Ｃ１２／Ｃ１７にな
る。図８の回路の動作波形は，図１の回路と同様に図２
に示したものと同一である。
流が除去されていて，交流ゲインは，抵抗１５の影響を
無視できるほど高い周波数では，容量１２，１７の容量
値を各々Ｃ１２，Ｃ１７とすれば，Ｃ１２／Ｃ１７にな
る。図８の回路の動作波形は，図１の回路と同様に図２
に示したものと同一である。
【００３１】なお図１，図４，図６，図８において，前
述したように直流動作点は全て抵抗１３の抵抗値Ｒ１３
と定電流源１１の電流値Ｉｃ／２の積であたえている。
従って抵抗値Ｒ１３と電流値Ｉｃ／２の積の値を一定に
保ち，抵抗値Ｒ１３か電流値Ｉｃ／２を変更してもよ
く，又，任意に抵抗値Ｒ１３，電流値Ｉｃ／２を変更し
て任意の直流動作点を設定することも可能である。
述したように直流動作点は全て抵抗１３の抵抗値Ｒ１３
と定電流源１１の電流値Ｉｃ／２の積であたえている。
従って抵抗値Ｒ１３と電流値Ｉｃ／２の積の値を一定に
保ち，抵抗値Ｒ１３か電流値Ｉｃ／２を変更してもよ
く，又，任意に抵抗値Ｒ１３，電流値Ｉｃ／２を変更し
て任意の直流動作点を設定することも可能である。
【００３２】図９は，本発明によるリミッタ回路を，リ
モコン受信用回路２９に，リミッタ回路３１として適用
した実施例をしめす。数１０ｋＨｚの発光周期を持つ赤
外光２５は，フォトダイオード等の光電変換素子２６に
より電気信号に変換され，入力端子２７を通してリモコ
ン受信用回路２９に入力される。リモコン受信用回路２
９では，数１０ｋＨｚの発光周期を持つ赤外光が，入射
しているか，全く入射していないかを検出する。
モコン受信用回路２９に，リミッタ回路３１として適用
した実施例をしめす。数１０ｋＨｚの発光周期を持つ赤
外光２５は，フォトダイオード等の光電変換素子２６に
より電気信号に変換され，入力端子２７を通してリモコ
ン受信用回路２９に入力される。リモコン受信用回路２
９では，数１０ｋＨｚの発光周期を持つ赤外光が，入射
しているか，全く入射していないかを検出する。
【００３３】一般的に入力端子２７の信号レベルは，最
少で５０μＶと微弱である。リモコン受信用回路の内部
では，入力信号を低雑音増幅器３０で増幅し，次に本発
明によるリミッタ回路３１で振幅を一定値以下に制限
し，前記発光周期に同調したバンドパスフィルタ３２で
信号成分のみを抽出し，検波回路３３で検波を行い，検
波後の直流レベルを一定の閾値と比較して，Ｈｉｇｈ又
はＬｏｗレベルを出力する比較回路３４を通して，出力
端子３５に出力する。太陽光のような直流的な光の入射
がある場合には，直流レベル設定回路２８が作動し，入
力の直流レベルの変動を抑えている。
少で５０μＶと微弱である。リモコン受信用回路の内部
では，入力信号を低雑音増幅器３０で増幅し，次に本発
明によるリミッタ回路３１で振幅を一定値以下に制限
し，前記発光周期に同調したバンドパスフィルタ３２で
信号成分のみを抽出し，検波回路３３で検波を行い，検
波後の直流レベルを一定の閾値と比較して，Ｈｉｇｈ又
はＬｏｗレベルを出力する比較回路３４を通して，出力
端子３５に出力する。太陽光のような直流的な光の入射
がある場合には，直流レベル設定回路２８が作動し，入
力の直流レベルの変動を抑えている。
【００３４】リモコン受信用回路２９では，リモコン送
信機との距離の遠近により，入力端子２７の信号レベル
が最少５０μＶ位から最大５０ｍＶ以上と大幅に変化す
る。そこで，リミッタ回路３１で一定値に振幅制限を行
ない，フィルタ３２の入出力の振幅がオーバーフローし
て，フィルタ特性が極端に劣化するのを防いでいる。又
リモコン受信用回路２９に用いるリミッタ回路３１に
は，扱う信号レベルが微小なので振幅制限値の絶対値を
小さく，かつ，出力波形のオーバーシュートが少ないこ
とが要求される。本発明によるリミッタ回路３１は，前
述したように，振幅制限値，即ちリミッタレベルを電流
値と抵抗値の積で絶対値を小さく設定出来，又出力のオ
ーバーシュートも少ないので，リモコン受信用回路３１
には適している。
信機との距離の遠近により，入力端子２７の信号レベル
が最少５０μＶ位から最大５０ｍＶ以上と大幅に変化す
る。そこで，リミッタ回路３１で一定値に振幅制限を行
ない，フィルタ３２の入出力の振幅がオーバーフローし
て，フィルタ特性が極端に劣化するのを防いでいる。又
リモコン受信用回路２９に用いるリミッタ回路３１に
は，扱う信号レベルが微小なので振幅制限値の絶対値を
小さく，かつ，出力波形のオーバーシュートが少ないこ
とが要求される。本発明によるリミッタ回路３１は，前
述したように，振幅制限値，即ちリミッタレベルを電流
値と抵抗値の積で絶対値を小さく設定出来，又出力のオ
ーバーシュートも少ないので，リモコン受信用回路３１
には適している。
【００３５】更に本発明によるリミッタ回路３１は，全
てＣＭＯＳプロセスで実現が可能である為，特にリモコ
ン受信用回路２９をＣＭＯＳで実現しようとする場合に
適している。
てＣＭＯＳプロセスで実現が可能である為，特にリモコ
ン受信用回路２９をＣＭＯＳで実現しようとする場合に
適している。
【００３６】
【発明の効果】以上説明したように，本発明によれば，
振幅制限値（リミッタレベル）を，定電流源の電流値
と，抵抗値の積で自由に設定出来るため数１０ｍＶのオ
ーダーの低いリミッタレベルを設定したリミッタ回路を
構成でき，低電源電圧動作に適する。
振幅制限値（リミッタレベル）を，定電流源の電流値
と，抵抗値の積で自由に設定出来るため数１０ｍＶのオ
ーダーの低いリミッタレベルを設定したリミッタ回路を
構成でき，低電源電圧動作に適する。
【図１】本発明の実施例の基本的構成を示す回路図。
【図２】図１の回路の各部の動作波形を示すタイミング
チャート。
チャート。
【図３】従来技術の一例を示す回路図。
【図４】本発明の他の実施例を示す回路図。
【図５】図４の回路の各部の動作波形を示すタイミング
チャート。
チャート。
【図６】本発明の他の実施例を示す回路図。
【図７】図６の回路の各部の動作波形を示すタイミング
チャート。
チャート。
【図８】本発明の他の実施例を示す回路図。
【図９】本発明の他の実施例を示す回路図。
１ 入力端子
２ 出力端子
３，９，１３，１５，１６，１８ 抵抗
４，１０，１４，２０，２２ ＮＭＯＳトランジスタ
５，１１ 定電流源
６ 電源
７，８ダイオード
１２，１７，２３ 容量
１９ 増幅器
２１ 電圧源
２４ 演算増幅器
２５ 赤外光
２６ 光電変換素子
２７ リモコン受信用回路の入力端子
２８ 直流レベル設定回路
２９ リモコン受信用回路
３０ 低雑音増幅器
３１ リミッタ回路
３２ バンドパスフィルタ
３３ 検波回路
３４ 比較回路
３５ リモコン受信用回路の出力端子
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H03G 11/00
Claims (4)
- 【請求項１】 一端が電源端子に接続された第一の定電
流源と、ドレイン電極が前記第一の定電流源の他端に接
続されゲート電極が増幅器の出力に接続されソース電極
が出力端子に接続された第一のＭＯＳトランジスタと、
一端が共通に前記出力端子に、他端がグランド端子に接
続された第一の抵抗と、一端が電源端子に接続された第
二の定電流源と、ドレイン電極とゲート電極が前記第二
の定電流源の他端に共通に接続され、ソース電極が第二
の抵抗の一端に接続された第二のＭＯＳトランジスタ
と、他端がグランド端子に接続された前記第二の抵抗
と、入力が前記第二の定電流源の他端に共通に接続さ
れ、出力は前記第一のＭＯＳトランジスタのゲート電極
に接続された前記増幅器と、一端が前記増幅器の入力に
共通に接続され、他端が入力端子に接続された容量とで
構成された、リミッタ回路。 - 【請求項２】 前記増幅器の出力と前記増幅器の反転入
力との間に第三の抵抗と第三のＭＯＳトランジスタが並
列に接続され、前記第三のＭＯＳトランジスタのゲート
電極に前記増幅器の出力が入力され、前記反転入力とグ
ランド端子との間に第四の抵抗と第二の容量とが直列に
接続されたことを特徴とする請求項１に記載のリミッタ
回路。 - 【請求項３】 前記第二の定電流源の他端と前記増幅器
の入力との間に第五の抵抗と第四のＭＯＳトランジスタ
が並列に接続され、前記第五のＭＯＳトランジスタのゲ
ート電極が前記増幅器の入力に接続されたことを特徴と
する請求項１または２に記載のリミッタ回路。 - 【請求項４】 前記第一の定電流源と前記第一のＭＯＳ
トランジスタのドレイン電極との間に第五のＭＯＳトラ
ンジスタを設け、前記第五のＭＯＳトランジスタのドレ
イン電極が前記第一の定電流源の他端に接続され、前記
第五のＭＯＳトランジスタのソース電極が前記第一のＭ
ＯＳトランジスタのドレイン電極に接続され、前記第五
のＭＯＳトランジスタのゲート電極には所定の電圧が与
えられるとを特徴とする請求項１から３のいずれかに記
載のリミッタ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23888695A JP3531770B2 (ja) | 1995-09-18 | 1995-09-18 | リミッタ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23888695A JP3531770B2 (ja) | 1995-09-18 | 1995-09-18 | リミッタ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0983280A JPH0983280A (ja) | 1997-03-28 |
| JP3531770B2 true JP3531770B2 (ja) | 2004-05-31 |
Family
ID=17036732
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23888695A Expired - Fee Related JP3531770B2 (ja) | 1995-09-18 | 1995-09-18 | リミッタ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3531770B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020191551A (ja) | 2019-05-22 | 2020-11-26 | 株式会社村田製作所 | 増幅回路、高周波フロントエンド回路および通信装置 |
| CN117241174B (zh) * | 2023-11-10 | 2024-02-23 | 杭州海康威视数字技术股份有限公司 | 音频处理电路和设备 |
-
1995
- 1995-09-18 JP JP23888695A patent/JP3531770B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0983280A (ja) | 1997-03-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6864751B1 (en) | Transimpedance amplifier with adjustable output amplitude and wide input dynamic-range | |
| US7231152B2 (en) | Infrared remote control receiver (IRCR) having semiconductor signal processing device therein | |
| US6469576B2 (en) | Amplifier circuit for a physical random number generator and a random number generator using the same | |
| US5081378A (en) | Logarithmic amplifier | |
| JP3531770B2 (ja) | リミッタ回路 | |
| JP2739800B2 (ja) | 半導体集積回路 | |
| JP3534209B2 (ja) | 受光回路 | |
| US5661754A (en) | Receiver arrangement | |
| JPH0671181B2 (ja) | Ａｇｃ回路 | |
| US3983417A (en) | RF level sensing circuit | |
| JP2001274648A (ja) | リミッタ回路 | |
| US7098743B2 (en) | Cascode amplifier | |
| JP3263000B2 (ja) | リミッタ回路 | |
| US7023263B2 (en) | Low pass filter | |
| JP3008094B2 (ja) | リミッタ回路 | |
| JP3008093B2 (ja) | リミッタ回路 | |
| JP3497022B2 (ja) | フィルタ回路 | |
| JPS6276813A (ja) | 絶縁ゲ−ト型シユミツト回路 | |
| JP2853485B2 (ja) | 電圧電流変換回路 | |
| SU1406727A1 (ru) | Усилитель сигналов твердотельного фотоприемника | |
| JPH0984153A (ja) | リモコン受信用回路 | |
| JP2825028B2 (ja) | ピーク値検出回路 | |
| JPH07274039A (ja) | 画像信号補正器及び信号変換器 | |
| JPS6119529Y2 (ja) | ||
| JPH0424647Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20031126 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040123 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040224 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040302 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040226 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090312 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100312 Year of fee payment: 6 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091108 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110312 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110312 Year of fee payment: 7 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D03 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110312 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120312 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120312 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130312 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140312 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |