JP3008094B2 - リミッタ回路 - Google Patents
リミッタ回路Info
- Publication number
- JP3008094B2 JP3008094B2 JP10159351A JP15935198A JP3008094B2 JP 3008094 B2 JP3008094 B2 JP 3008094B2 JP 10159351 A JP10159351 A JP 10159351A JP 15935198 A JP15935198 A JP 15935198A JP 3008094 B2 JP3008094 B2 JP 3008094B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- current
- input
- output
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は，アナログ信号を扱
うＭＯＳ型の集積回路に関する。さらに詳しくは，出力
の振幅制限を行う所謂リミッタ回路に関する。
うＭＯＳ型の集積回路に関する。さらに詳しくは，出力
の振幅制限を行う所謂リミッタ回路に関する。
【０００２】
【従来の技術】先ず最初に本発明の背景を明らかにする
ために，従来一般的に用いられるリミッタ回路を図１０
に示す。この回路は例えば，日本放送協会編「ＮＨＫテ
レビ技術教科書（上）」，１９８９ Ｐ２８８，に見ら
れるように，入力の振幅をダイオードの順方向電圧降下
を利用して制限し，出力振幅とするものである。図１０
の入力に信号を入力した場合，ダイオード１６，１７の
順方向電圧降下より小さいの入力振幅では，ダイオード
に電流が流れないので入力電圧の振幅がそのまま出力振
幅となる。ダイオード１６，１７の順方向電圧降下より
大きい入力電圧が入ってくると，ダイオード１６，１７
に電流が流れ抵抗１８で電圧が降下する。ダイオード
は，流れる電流値に関わらずほぼ一定の順方向電圧降下
を生じるので，出力は，入力振幅によらずダイオードの
順方向電圧降下にクリップされる。
ために，従来一般的に用いられるリミッタ回路を図１０
に示す。この回路は例えば，日本放送協会編「ＮＨＫテ
レビ技術教科書（上）」，１９８９ Ｐ２８８，に見ら
れるように，入力の振幅をダイオードの順方向電圧降下
を利用して制限し，出力振幅とするものである。図１０
の入力に信号を入力した場合，ダイオード１６，１７の
順方向電圧降下より小さいの入力振幅では，ダイオード
に電流が流れないので入力電圧の振幅がそのまま出力振
幅となる。ダイオード１６，１７の順方向電圧降下より
大きい入力電圧が入ってくると，ダイオード１６，１７
に電流が流れ抵抗１８で電圧が降下する。ダイオード
は，流れる電流値に関わらずほぼ一定の順方向電圧降下
を生じるので，出力は，入力振幅によらずダイオードの
順方向電圧降下にクリップされる。
【０００３】
【発明が解決しようとする課題】図１０の回路では，出
力振幅の制限値が，例えば０．６５Ｖ程度と大きい。こ
の出力振幅の制限値は，ダイオードの順方向電圧降下に
よって決まっているので，自由に設定が出来ない。又，
グランド電位に接続された，二方向のダイオード１６，
１７を，標準的なＣＭＯＳプロセスでは同時には製造出
来ないという問題点があった。
力振幅の制限値が，例えば０．６５Ｖ程度と大きい。こ
の出力振幅の制限値は，ダイオードの順方向電圧降下に
よって決まっているので，自由に設定が出来ない。又，
グランド電位に接続された，二方向のダイオード１６，
１７を，標準的なＣＭＯＳプロセスでは同時には製造出
来ないという問題点があった。
【０００４】更に図１０の回路は，入力をインピーダン
スの低い電圧源で駆動し，出力にはインピーダンスの高
い素子を接続して，電圧として出力する必要がある。即
ち，図１０の回路は，電流で入力し電流で出力するよう
な用途には，適さない。そこで本発明では，レベルを自
由に設定することが可能で，ＭＯＳトランジスタにより
構成され，電流で入出力を行なうリミッタ回路を提供す
ることを目的とする。
スの低い電圧源で駆動し，出力にはインピーダンスの高
い素子を接続して，電圧として出力する必要がある。即
ち，図１０の回路は，電流で入力し電流で出力するよう
な用途には，適さない。そこで本発明では，レベルを自
由に設定することが可能で，ＭＯＳトランジスタにより
構成され，電流で入出力を行なうリミッタ回路を提供す
ることを目的とする。
【０００５】
【課題を解決するための手段】上述した従来の技術の問
題点を解決し，本発明の目的を達成するために，図１に
示す手段を講じた。即ち本発明によるリミッタ回路に
は，電流を制限する為のトランジスタＭＳ１を設けた。
図１の回路は，ＭＳ２とＭＴ２の２個のトランジスタで
所謂カレントミラーを構成し，ＭＳ２に流れる電流とＭ
Ｔ２に流れる電流比が，ＭＳ２のサイズとＭＴ２のサイ
ズの比になる様にしている。
題点を解決し，本発明の目的を達成するために，図１に
示す手段を講じた。即ち本発明によるリミッタ回路に
は，電流を制限する為のトランジスタＭＳ１を設けた。
図１の回路は，ＭＳ２とＭＴ２の２個のトランジスタで
所謂カレントミラーを構成し，ＭＳ２に流れる電流とＭ
Ｔ２に流れる電流比が，ＭＳ２のサイズとＭＴ２のサイ
ズの比になる様にしている。
【０００６】入力端子からの電流が，ＭＳ１に流しうる
電流より小さい場合は，入力端子からの電流ＩｉｎがＭ
Ｓ２に流れる。ＭＳ２とＭＴ２はカレントミラー回路
で，ＭＳ２とＭＴ２はゲート−ソース電極間電圧（以下
Ｖｇｓ）が等しいので流れる電流はサイズ比に比例し，
出力電流Ｉｏｕｔは，入力電流Ｉｉｎに比例した電流と
なる。
電流より小さい場合は，入力端子からの電流ＩｉｎがＭ
Ｓ２に流れる。ＭＳ２とＭＴ２はカレントミラー回路
で，ＭＳ２とＭＴ２はゲート−ソース電極間電圧（以下
Ｖｇｓ）が等しいので流れる電流はサイズ比に比例し，
出力電流Ｉｏｕｔは，入力電流Ｉｉｎに比例した電流と
なる。
【０００７】入力電流Ｉｉｎが増加すると，ＭＳ２のＶ
ｇｓは増加する。一方ＭＳ１のゲート電圧は，一定固定
されているので，結局ＭＳ１のＶｇｓは減少していく。
ＭＳ１に流すことが出来る電流はＶｇｓに依存しＶｇｓ
が減るとＭＳ１に流し得る電流は減るので，入力電流Ｉ
ｉｎがさらに増加しＭＳ１のＶｇｓがさらに減少する
と，ＭＳ１に流し得る電流と入力電流Ｉｉｎが釣り合い
それ以上の電流は流せなくり，出力電流Ｉｏｕｔは一定
値のままになる。
ｇｓは増加する。一方ＭＳ１のゲート電圧は，一定固定
されているので，結局ＭＳ１のＶｇｓは減少していく。
ＭＳ１に流すことが出来る電流はＶｇｓに依存しＶｇｓ
が減るとＭＳ１に流し得る電流は減るので，入力電流Ｉ
ｉｎがさらに増加しＭＳ１のＶｇｓがさらに減少する
と，ＭＳ１に流し得る電流と入力電流Ｉｉｎが釣り合い
それ以上の電流は流せなくり，出力電流Ｉｏｕｔは一定
値のままになる。
【０００８】図１の入力電流Ｉｉｎと出力電流Ｉｏｕｔ
の関係は，図３に示すように，入力電流Ｉｉｎが一定値
（Ｉａ）より小さいときは，入力電流Ｉｉｎと出力電流
Ｉｏｕｔは比例するが，入力電流Ｉｉｎが一定値（Ｉ
ａ）より大きくなっても出力電流Ｉｏｕｔは一定値より
大きくならない。
の関係は，図３に示すように，入力電流Ｉｉｎが一定値
（Ｉａ）より小さいときは，入力電流Ｉｉｎと出力電流
Ｉｏｕｔは比例するが，入力電流Ｉｉｎが一定値（Ｉ
ａ）より大きくなっても出力電流Ｉｏｕｔは一定値より
大きくならない。
【０００９】
【発明の実施の形態】本発明によるリミッタ回路を図１
に示す。入力電流ＩｉｎをＭＳ１を通してＭＳ２に流
す。出力電流Ｉｏｕｔは，ＭＳ２に比例した電流を流す
ようにＭＳ２と同じＶｇｓを与えた，ＭＴ２から取り出
す。定電流Ｉｒｅｆに直列に接続したＭＲ１，ＭＲ２
は，それぞれゲート電極とドレイン電極が共通に接続し
ているので，それぞれのＶｇｓは一定値になる。ＭＳ１
のゲート電圧には，ＭＲ１のＶｇｓとＭＲ２のＶｇｓを
加算した値の一定の電圧を印可する。
に示す。入力電流ＩｉｎをＭＳ１を通してＭＳ２に流
す。出力電流Ｉｏｕｔは，ＭＳ２に比例した電流を流す
ようにＭＳ２と同じＶｇｓを与えた，ＭＴ２から取り出
す。定電流Ｉｒｅｆに直列に接続したＭＲ１，ＭＲ２
は，それぞれゲート電極とドレイン電極が共通に接続し
ているので，それぞれのＶｇｓは一定値になる。ＭＳ１
のゲート電圧には，ＭＲ１のＶｇｓとＭＲ２のＶｇｓを
加算した値の一定の電圧を印可する。
【００１０】ＭＳ１は，ゲート電圧が固定されているの
で，流れる電流値は，一定限度を超えない。
で，流れる電流値は，一定限度を超えない。
【００１１】
【実施例】以下図面を参照して本発明の好適な実施例を
詳細に説明する。図１，図２は本発明によるリミッタ回
路の一実施例を示す回路図である。図３は，図１，図２
の入力電流Ｉｉｎと出力電流Ｉｏｕｔの関係を示してい
る。先ず図１の回路構成について説明する。ＭＲ１，Ｍ
Ｒ２，ＭＳ１，ＭＳ２，ＭＴ２はＭＯＳトランジスタを
示す。それぞれのＭＯＳトランジスタの閾値電圧（以下
Ｖｔｈ）は，異なっていてもよいが，同じとしても一般
性を失わない。特にゲート電極が共通のトランジスタＭ
Ｓ１とＭＲ１，ソース電極が共通にＧＮＤ電位に接続さ
れてるＭＳ２とＭＲ２とＭＴ２は，同じＶｔｈとすると
流れる電流がサイズのみで決まり説明が容易になるの
で，以下Ｖｔｈは同じとして説明する。ＭＳ１は，ドレ
イン電極が入力端子に接続され，ゲート電極がＭＲ１の
ゲート電極とドレイン電極とに共通に接続され，ソース
電極がＭＳ２のゲート電極とドレイン電極とに共通に接
続する。ＭＳ２は，ソース電極がＧＮＤ電位に接続す
る。
詳細に説明する。図１，図２は本発明によるリミッタ回
路の一実施例を示す回路図である。図３は，図１，図２
の入力電流Ｉｉｎと出力電流Ｉｏｕｔの関係を示してい
る。先ず図１の回路構成について説明する。ＭＲ１，Ｍ
Ｒ２，ＭＳ１，ＭＳ２，ＭＴ２はＭＯＳトランジスタを
示す。それぞれのＭＯＳトランジスタの閾値電圧（以下
Ｖｔｈ）は，異なっていてもよいが，同じとしても一般
性を失わない。特にゲート電極が共通のトランジスタＭ
Ｓ１とＭＲ１，ソース電極が共通にＧＮＤ電位に接続さ
れてるＭＳ２とＭＲ２とＭＴ２は，同じＶｔｈとすると
流れる電流がサイズのみで決まり説明が容易になるの
で，以下Ｖｔｈは同じとして説明する。ＭＳ１は，ドレ
イン電極が入力端子に接続され，ゲート電極がＭＲ１の
ゲート電極とドレイン電極とに共通に接続され，ソース
電極がＭＳ２のゲート電極とドレイン電極とに共通に接
続する。ＭＳ２は，ソース電極がＧＮＤ電位に接続す
る。
【００１２】ＭＴ２は，ドレイン電極が出力端子に接続
され，ゲート電極がＭＳ２のゲート電極とソース電極に
共通に接続され，ソース電極がＧＮＤ電位に接続する。
ＭＲ１は，ドレイン電極とゲート電極が共通に定電流Ｉ
ｒｅｆの一端に接続され，ソース電極はＭＲ２のゲート
電極とドレイン電極とに共通に接続する。ＭＲ２のソー
ス電極は，ＧＮＤ電位に接続する。定電流Ｉｒｅｆの他
端は，ＧＮＤ電位基準の電源１の一端に接続している。
され，ゲート電極がＭＳ２のゲート電極とソース電極に
共通に接続され，ソース電極がＧＮＤ電位に接続する。
ＭＲ１は，ドレイン電極とゲート電極が共通に定電流Ｉ
ｒｅｆの一端に接続され，ソース電極はＭＲ２のゲート
電極とドレイン電極とに共通に接続する。ＭＲ２のソー
ス電極は，ＧＮＤ電位に接続する。定電流Ｉｒｅｆの他
端は，ＧＮＤ電位基準の電源１の一端に接続している。
【００１３】次に図１の回路機能について説明する。Ｉ
ｒｅｆとＭＲ１，ＭＲ２はＭＳ１のゲート電圧を作成し
ている。良く知られているようにＭＯＳトランジスタの
ドレインーソース間の電流（以下Ｉｄｓ）は，閾値電圧
（以下Ｖｔｈ）とＶｇｓ，利得係数（以下β）をパラメ
ータとして， Ｉｄｓ＝（β／２）＊（Ｖｇｓ−Ｖｔｈ）＾２ （１） で表現される。（＾はべき乗を表す。） （１）式から明らかなようにＩｄｓが一定ではＶｇｓ−
Ｖｔｈは一定値になる。ＭＲ１，ＭＲ２には，Ｉｒｅｆ
から一定の電流値が流れているのでＭＲ１のゲート電圧
即ちＭＳ１のゲート電圧は一定値（固定電位）になる。
Ｉｒｅｆは，例えばＶｇｓを固定電圧としたＭＯＳトラ
ンジスタのドレイン−ソース間で容易に実現できる。
ｒｅｆとＭＲ１，ＭＲ２はＭＳ１のゲート電圧を作成し
ている。良く知られているようにＭＯＳトランジスタの
ドレインーソース間の電流（以下Ｉｄｓ）は，閾値電圧
（以下Ｖｔｈ）とＶｇｓ，利得係数（以下β）をパラメ
ータとして， Ｉｄｓ＝（β／２）＊（Ｖｇｓ−Ｖｔｈ）＾２ （１） で表現される。（＾はべき乗を表す。） （１）式から明らかなようにＩｄｓが一定ではＶｇｓ−
Ｖｔｈは一定値になる。ＭＲ１，ＭＲ２には，Ｉｒｅｆ
から一定の電流値が流れているのでＭＲ１のゲート電圧
即ちＭＳ１のゲート電圧は一定値（固定電位）になる。
Ｉｒｅｆは，例えばＶｇｓを固定電圧としたＭＯＳトラ
ンジスタのドレイン−ソース間で容易に実現できる。
【００１４】入力電流ＩｉｎがＭＳ１が流しうる電流値
より小さい場合は，図１の回路は，ＭＳ１が無い場合と
同様に，入力電流ＩｉｎはＭＳ１を通してＭＳ２に流れ
る。ゲート電極が共通に接続されているＭＳ２とＭＴ２
からなる回路は，所謂カレントミラー回路と呼ばれる回
路で，ＭＳ２，ＭＴ２共にＶｇｓが等しいので（１）式
から，ＭＳ２，ＭＴ２のトランジスタを流れる電流は，
βの比に従う。ＭＴ２に流れ込む出力電流Ｉｏｕｔは入
力電流Ｉｉｎに比例して流れる。
より小さい場合は，図１の回路は，ＭＳ１が無い場合と
同様に，入力電流ＩｉｎはＭＳ１を通してＭＳ２に流れ
る。ゲート電極が共通に接続されているＭＳ２とＭＴ２
からなる回路は，所謂カレントミラー回路と呼ばれる回
路で，ＭＳ２，ＭＴ２共にＶｇｓが等しいので（１）式
から，ＭＳ２，ＭＴ２のトランジスタを流れる電流は，
βの比に従う。ＭＴ２に流れ込む出力電流Ｉｏｕｔは入
力電流Ｉｉｎに比例して流れる。
【００１５】入力電流Ｉｉｎを大きくしていくと，
（１）式よりＭＳ２のＶｇｓは大きくなっていく。ＭＳ
１は，ソース電極がＭＳ２のゲート電極に，ゲート電極
が固定電位となっているので，ＭＳ２のＶｇｓが大きく
なると，ＭＳ１のＶｇｓは小さくなり，（１）式よりＭ
Ｓ１のＩｄｓ即ちＭＳ１に流しうる電流値が，小さくな
る。さらに入力電流Ｉｉｎを大きくし，ＭＳ１に流しう
る電流値と入力電流Ｉｉｎが釣り合うと，それ以上入力
電流Ｉｉｎを増加させてもＭＳ１を流れる電流値は増加
しない。
（１）式よりＭＳ２のＶｇｓは大きくなっていく。ＭＳ
１は，ソース電極がＭＳ２のゲート電極に，ゲート電極
が固定電位となっているので，ＭＳ２のＶｇｓが大きく
なると，ＭＳ１のＶｇｓは小さくなり，（１）式よりＭ
Ｓ１のＩｄｓ即ちＭＳ１に流しうる電流値が，小さくな
る。さらに入力電流Ｉｉｎを大きくし，ＭＳ１に流しう
る電流値と入力電流Ｉｉｎが釣り合うと，それ以上入力
電流Ｉｉｎを増加させてもＭＳ１を流れる電流値は増加
しない。
【００１６】図１の入力電流Ｉｉｎと出力電流Ｉｏｕｔ
の関係は，図３に示すように，入力電流Ｉｉｎが一定値
Ｉａより小さい場合には，入力電流Ｉｉｎと出力電流Ｉ
ｏｕｔは比例する。入力電流Ｉｉｎが一定値Ｉａより大
きくなると出力電流Ｉｏｕｔは一定値Ｉｂになる。Ｉａ
とＩｂの設定は，Ｉｒｅｆの値，ＭＳ１，ＭＳ２，ＭＲ
１，ＭＲ２，ＭＴ２のサイズにより自由に設定できる。
ＭＳ１，ＭＳ２，ＭＲ１，ＭＲ２，ＭＴ２のβを各々β
Ｓ１，βＳ２，βＲ１，βＲ２，βＴ２とする。Ｉａの
値は，ＭＳ１にＩａが流れた時ＭＳ１とＭＲ１のゲート
電圧は同じなので，（１）式から各々のトランジスタの
Ｖｇｓを求めることにより， √（（２＊Ｉａ）／（βＳ１））＋Ｖｔｈ ＋√（（２＊Ｉａ）／（βＳ２））＋Ｖｔｈ ＝√（（２＊Ｉｒｅｆ）／（βＲ１））＋Ｖｔｈ ＋√（（２＊Ｉｒｅｆ）／（βＲ２））＋Ｖｔｈ （２） 各々のトランジスタのＶｔｈを同じとすると √（（２＊Ｉａ）／（βＳ１））＋√（（２＊Ｉａ）／（βＳ２）） ＝√（（２＊Ｉｒｅｆ）／（βＲ１））＋√（（２＊Ｉｒｅｆ）／（βＲ２）） （３） （２）又は（３）式を満たすようにすればＩａは設定で
きる。Ｉｂは，ＭＳ２とＭＲ２のサイズ比から Ｉｂ＝Ｉａ＊βＴ２／βＳ２ （４） と設定できる。
の関係は，図３に示すように，入力電流Ｉｉｎが一定値
Ｉａより小さい場合には，入力電流Ｉｉｎと出力電流Ｉ
ｏｕｔは比例する。入力電流Ｉｉｎが一定値Ｉａより大
きくなると出力電流Ｉｏｕｔは一定値Ｉｂになる。Ｉａ
とＩｂの設定は，Ｉｒｅｆの値，ＭＳ１，ＭＳ２，ＭＲ
１，ＭＲ２，ＭＴ２のサイズにより自由に設定できる。
ＭＳ１，ＭＳ２，ＭＲ１，ＭＲ２，ＭＴ２のβを各々β
Ｓ１，βＳ２，βＲ１，βＲ２，βＴ２とする。Ｉａの
値は，ＭＳ１にＩａが流れた時ＭＳ１とＭＲ１のゲート
電圧は同じなので，（１）式から各々のトランジスタの
Ｖｇｓを求めることにより， √（（２＊Ｉａ）／（βＳ１））＋Ｖｔｈ ＋√（（２＊Ｉａ）／（βＳ２））＋Ｖｔｈ ＝√（（２＊Ｉｒｅｆ）／（βＲ１））＋Ｖｔｈ ＋√（（２＊Ｉｒｅｆ）／（βＲ２））＋Ｖｔｈ （２） 各々のトランジスタのＶｔｈを同じとすると √（（２＊Ｉａ）／（βＳ１））＋√（（２＊Ｉａ）／（βＳ２）） ＝√（（２＊Ｉｒｅｆ）／（βＲ１））＋√（（２＊Ｉｒｅｆ）／（βＲ２）） （３） （２）又は（３）式を満たすようにすればＩａは設定で
きる。Ｉｂは，ＭＳ２とＭＲ２のサイズ比から Ｉｂ＝Ｉａ＊βＴ２／βＳ２ （４） と設定できる。
【００１７】図２の回路は，図１の回路にトランジスタ
ＭＬ１，ＭＬ２を追加している。ＭＬ１は，ドレイン電
極とゲート電極を共通に入力端子に接続し，ソース電極
はＭＬ２のゲート電極とソース電極に共通に接続してい
る。ＭＬ２のソース電極は，ＧＮＤ電位に接続してい
る。ＭＬ１，ＭＬ２以外の部分は，図１の回路と図２の
回路は同一である。
ＭＬ１，ＭＬ２を追加している。ＭＬ１は，ドレイン電
極とゲート電極を共通に入力端子に接続し，ソース電極
はＭＬ２のゲート電極とソース電極に共通に接続してい
る。ＭＬ２のソース電極は，ＧＮＤ電位に接続してい
る。ＭＬ１，ＭＬ２以外の部分は，図１の回路と図２の
回路は同一である。
【００１８】図２の回路では，入力電流ＩｉｎがＭＳ１
が流しうる電流を超えた時に，入力電流ＩｉｎをＭＬ
１，ＭＬ２の方に流すようにしている。図１の回路で
は，入力電流Ｉｉｎは，ＭＳ１が流し得る電流値Ｉａを
超えることは出来ない。図２の回路では，入力電流Ｉｉ
ｎがＭＳ１が流し得る電流Ｉａを超えると，超えた分は
ＭＬ１，ＭＬ２の方に流すことが出来る。
が流しうる電流を超えた時に，入力電流ＩｉｎをＭＬ
１，ＭＬ２の方に流すようにしている。図１の回路で
は，入力電流Ｉｉｎは，ＭＳ１が流し得る電流値Ｉａを
超えることは出来ない。図２の回路では，入力電流Ｉｉ
ｎがＭＳ１が流し得る電流Ｉａを超えると，超えた分は
ＭＬ１，ＭＬ２の方に流すことが出来る。
【００１９】入力電流Ｉｉｎは，ＭＯＳトランジスタの
飽和動作時の定電流特性を利用するして作成する場合が
多い。ＭＯＳトランジスタは，飽和動作時のみ定電流特
性を示す。入力電流ＩｉｎをＭＯＳトランジスタで実現
し，入力電流ＩｉｎをＭＳ１が流しうる電流値Ｉａより
大きくしようとした場合，図１の回路図では，Ｉｉｎ＞
Ｉａの条件を受け付けず，入力電流Ｉｉｎを作成してい
るＭＯＳトランジスタが飽和動作から非飽和動作になり
定電流特性から外れる。一方図２の回路では，入力電流
ＩｉｎをＭＳ１が流しうる電流値Ｉａよりも大きくでき
るので，入力電流Ｉｉｎを作成しているＭＯＳトランジ
スタを常に飽和動作で定電流動作をさせることができ
る。
飽和動作時の定電流特性を利用するして作成する場合が
多い。ＭＯＳトランジスタは，飽和動作時のみ定電流特
性を示す。入力電流ＩｉｎをＭＯＳトランジスタで実現
し，入力電流ＩｉｎをＭＳ１が流しうる電流値Ｉａより
大きくしようとした場合，図１の回路図では，Ｉｉｎ＞
Ｉａの条件を受け付けず，入力電流Ｉｉｎを作成してい
るＭＯＳトランジスタが飽和動作から非飽和動作になり
定電流特性から外れる。一方図２の回路では，入力電流
ＩｉｎをＭＳ１が流しうる電流値Ｉａよりも大きくでき
るので，入力電流Ｉｉｎを作成しているＭＯＳトランジ
スタを常に飽和動作で定電流動作をさせることができ
る。
【００２０】図４は，図１で，Ｎ型ＭＯＳトランジスタ
で構成している回路を，Ｐ型ＭＯＳトランジスタで構成
したものである。入力電流Ｉｉｎ，出力電流Ｉｏｕｔの
向きを，図１の逆にすることができる。図４で，図１と
同じ符号をつけたトランジスタは，図１と全く同じ機能
を果たし，電流値の設定も（２），（３），（４）式で
設定できる。
で構成している回路を，Ｐ型ＭＯＳトランジスタで構成
したものである。入力電流Ｉｉｎ，出力電流Ｉｏｕｔの
向きを，図１の逆にすることができる。図４で，図１と
同じ符号をつけたトランジスタは，図１と全く同じ機能
を果たし，電流値の設定も（２），（３），（４）式で
設定できる。
【００２１】図５は，図２で，Ｎ型ＭＯＳトランジスタ
で構成している回路を，Ｐ型ＭＯＳトランジスタで構成
したものである。入力電流Ｉｉｎ，出力電流Ｉｏｕｔの
向きを，図２の逆にすることができる。図５で，図２と
同じ符号をつけたトランジスタは，図２と全く同じ機能
を果たし，電流値の設定も（２），（３），（４）式で
設定できる。
で構成している回路を，Ｐ型ＭＯＳトランジスタで構成
したものである。入力電流Ｉｉｎ，出力電流Ｉｏｕｔの
向きを，図２の逆にすることができる。図５で，図２と
同じ符号をつけたトランジスタは，図２と全く同じ機能
を果たし，電流値の設定も（２），（３），（４）式で
設定できる。
【００２２】図６は，図２の回路に，ドレイン電極を出
力端子に接続し，ゲート電極をＭＲ２のゲート電極とソ
ース電極に共通に接続し，ソース電極をＭＴ２のドレイ
ン電極に接続したＭＴ１を追加している。ＭＴ１は，所
謂カスケードトランジスタでＭＴ２のドレイン電圧の変
動を抑える働きをする。図２の回路のようにＭＴ１が無
い場合，ＭＴ２のドレイン電極即ち出力端子の電圧は不
定で，ＧＮＤ電位から電源電圧まで大きく変動する可能
性がある。一方，図６の回路では，ＭＴ１のゲート電極
は，ＭＲ２のゲート電極に接続されており，図１の説明
で前述したように固定電位にしている。ＭＴ１のゲート
−ソース間電圧Ｖｇｓは，出力電流ＩｏｕｔをＩｄｓと
して（１）式に代入した分しか変動せず，ＭＴ１のソー
ス電極の変動即ちＭＴ２のドレイン電極の変動巾は，図
２の回路に比べて小さい。
力端子に接続し，ゲート電極をＭＲ２のゲート電極とソ
ース電極に共通に接続し，ソース電極をＭＴ２のドレイ
ン電極に接続したＭＴ１を追加している。ＭＴ１は，所
謂カスケードトランジスタでＭＴ２のドレイン電圧の変
動を抑える働きをする。図２の回路のようにＭＴ１が無
い場合，ＭＴ２のドレイン電極即ち出力端子の電圧は不
定で，ＧＮＤ電位から電源電圧まで大きく変動する可能
性がある。一方，図６の回路では，ＭＴ１のゲート電極
は，ＭＲ２のゲート電極に接続されており，図１の説明
で前述したように固定電位にしている。ＭＴ１のゲート
−ソース間電圧Ｖｇｓは，出力電流ＩｏｕｔをＩｄｓと
して（１）式に代入した分しか変動せず，ＭＴ１のソー
ス電極の変動即ちＭＴ２のドレイン電極の変動巾は，図
２の回路に比べて小さい。
【００２３】図６の回路においても，図１のＮ型ＭＯＳ
トランジスタを図４のＰ型ＭＯＳトランジスタに変更し
たのと同様に，また図２のＮ型ＭＯＳトランジスタを図
５のＰ型ＭＯＳトランジスタに変更したのと同様に，全
てのトランジスタをＮ型ＭＯＳトランジスタをＰ型トラ
ンジスタに変更することが可能である。図６の回路をＰ
型ＮＯＳトランジスタで構成する回路は，図５の回路
に，図６の回路でＭＴ１に相当するトランジスタ，即ち
ドレイン電極を出力端子に接続し，ゲート電極をＭＲ２
のゲート電極とソース電極に共通に接続し，ソース電極
をＭＴ２のドレイン電極に接続するＰ型ＭＯＳトランジ
スタを追加する。
トランジスタを図４のＰ型ＭＯＳトランジスタに変更し
たのと同様に，また図２のＮ型ＭＯＳトランジスタを図
５のＰ型ＭＯＳトランジスタに変更したのと同様に，全
てのトランジスタをＮ型ＭＯＳトランジスタをＰ型トラ
ンジスタに変更することが可能である。図６の回路をＰ
型ＮＯＳトランジスタで構成する回路は，図５の回路
に，図６の回路でＭＴ１に相当するトランジスタ，即ち
ドレイン電極を出力端子に接続し，ゲート電極をＭＲ２
のゲート電極とソース電極に共通に接続し，ソース電極
をＭＴ２のドレイン電極に接続するＰ型ＭＯＳトランジ
スタを追加する。
【００２４】図７は，本発明によるリミッタ回路２の出
力Ａとリミッタ回路３の出力Ｂを結線して出力Ｃとして
る。リミッタ回路２は入力Ａと出力Ａを持ち，リミッタ
回路３は，入力Ｂと出力Ｂを持つ。リミッタ回路２，３
は電流出力なので出力Ａと出力Ｂを結線することで出力
電流は加算（あるいは減算）して出力Ｃとすることが出
来る。また，その他の電流入出力の回路，例えば定電流
源などを入力あるいは出力に直接接続して加減算させる
ことも可能である。
力Ａとリミッタ回路３の出力Ｂを結線して出力Ｃとして
る。リミッタ回路２は入力Ａと出力Ａを持ち，リミッタ
回路３は，入力Ｂと出力Ｂを持つ。リミッタ回路２，３
は電流出力なので出力Ａと出力Ｂを結線することで出力
電流は加算（あるいは減算）して出力Ｃとすることが出
来る。また，その他の電流入出力の回路，例えば定電流
源などを入力あるいは出力に直接接続して加減算させる
ことも可能である。
【００２５】図８は，本発明によるリミッタ回路を，受
信回路１１にリミッタ回路２として適用した例である。
受信回路１１は，入力４の信号を利得制御増幅回路（Ａ
ＧＣ）５で増幅した後，検出回路（ＤＥＴ）６で検出を
行い出力１０に出力する。ＡＧＣ５の制御は，入力４の
信号を増幅回路（ＡＭＰ）７で増幅しフィルタまたはピ
ークホールド回路（ＦＩＬ）８で信号の平均値またはピ
ーク値を保持しリミッタ回路２を通してＡＧＣ５の制御
入力に入力することで行なう。
信回路１１にリミッタ回路２として適用した例である。
受信回路１１は，入力４の信号を利得制御増幅回路（Ａ
ＧＣ）５で増幅した後，検出回路（ＤＥＴ）６で検出を
行い出力１０に出力する。ＡＧＣ５の制御は，入力４の
信号を増幅回路（ＡＭＰ）７で増幅しフィルタまたはピ
ークホールド回路（ＦＩＬ）８で信号の平均値またはピ
ーク値を保持しリミッタ回路２を通してＡＧＣ５の制御
入力に入力することで行なう。
【００２６】受信回路１１に入力される信号の振幅は，
送信機と受信回路１１との距離により大きく異なり，例
えば，フォトダイオードの検出電圧や通信回線等では最
小数１０μボルトの微弱信号から最大数ボルトの大信号
となる。受信回路１１では，入力振幅の大きい場合には
ＡＧＣ５の利得をさげ，入力振幅が小さい場合にはＡＧ
Ｃ５の利得を大きくしてＡＧＣ５の出力がほぼ一定にな
るようにしている。一方，リミッタ回路２には，ＡＭＰ
７，ＦＩＬ８を通しての入力振幅の大小がそのまま入力
される。入力振幅の大小は前述したように３桁以上の広
がりがあるので，リミッタ回路２では出力を制限し，オ
ーバーフローしないようにしている。本発明によるリミ
ッタ回路２は，トランジスタのサイズを設定するだけで
出力電流の制限量を任意に設定できる。
送信機と受信回路１１との距離により大きく異なり，例
えば，フォトダイオードの検出電圧や通信回線等では最
小数１０μボルトの微弱信号から最大数ボルトの大信号
となる。受信回路１１では，入力振幅の大きい場合には
ＡＧＣ５の利得をさげ，入力振幅が小さい場合にはＡＧ
Ｃ５の利得を大きくしてＡＧＣ５の出力がほぼ一定にな
るようにしている。一方，リミッタ回路２には，ＡＭＰ
７，ＦＩＬ８を通しての入力振幅の大小がそのまま入力
される。入力振幅の大小は前述したように３桁以上の広
がりがあるので，リミッタ回路２では出力を制限し，オ
ーバーフローしないようにしている。本発明によるリミ
ッタ回路２は，トランジスタのサイズを設定するだけで
出力電流の制限量を任意に設定できる。
【００２７】ＡＧＣ５では，トランジスタの相互コンダ
クタンスｇｍを制御して利得を制御する。一般に，トラ
ンジスタの相互コンダクタンスｇｍは，トランジスタの
構造がバイポーラ型かＭＯＳ型かを問わずトランジスタ
を流れる電流をパラメータとして変化する。本発明のリ
ミッタ回路２は，出力が電流で得られるので，リミッタ
回路２の出力電流で，ＡＧＣ５の中のトランジスタのｇ
ｍを直接制御できる。
クタンスｇｍを制御して利得を制御する。一般に，トラ
ンジスタの相互コンダクタンスｇｍは，トランジスタの
構造がバイポーラ型かＭＯＳ型かを問わずトランジスタ
を流れる電流をパラメータとして変化する。本発明のリ
ミッタ回路２は，出力が電流で得られるので，リミッタ
回路２の出力電流で，ＡＧＣ５の中のトランジスタのｇ
ｍを直接制御できる。
【００２８】図９は，本発明によるリミッタ回路を，受
信回路１５に，リミッタ回路２として適用した例を示
す。入力端子４には，信号成分として数１０ｋＨｚから
数１０ＭＨｚの周期を持つ信号が入力される。図８の受
信回路１１と同様に，受信回路１５に入力される信号の
振幅は，送信機と受信回路１５との距離により大きく異
なり，入力端子４が，例えばフォトダイオードや通信回
線等に接続されると，入力振幅は，最小数１０μボルト
の微弱信号から最大数ボルトの大信号まで大幅に異な
る。受信回路１５の内部では，入力信号を低雑音増幅器
１２で増幅し，次に本発明によるリミッタ回路２で振幅
を一定値以下に制限し，信号成分の周期に同調したバン
ドパスフィルタ１３で信号成分のみを抽出し，検波回路
１４で検波を行い，出力端子１０に出力する。
信回路１５に，リミッタ回路２として適用した例を示
す。入力端子４には，信号成分として数１０ｋＨｚから
数１０ＭＨｚの周期を持つ信号が入力される。図８の受
信回路１１と同様に，受信回路１５に入力される信号の
振幅は，送信機と受信回路１５との距離により大きく異
なり，入力端子４が，例えばフォトダイオードや通信回
線等に接続されると，入力振幅は，最小数１０μボルト
の微弱信号から最大数ボルトの大信号まで大幅に異な
る。受信回路１５の内部では，入力信号を低雑音増幅器
１２で増幅し，次に本発明によるリミッタ回路２で振幅
を一定値以下に制限し，信号成分の周期に同調したバン
ドパスフィルタ１３で信号成分のみを抽出し，検波回路
１４で検波を行い，出力端子１０に出力する。
【００２９】リミッタ回路２は，バンドパスフィルタ１
３の入力の振幅がオーバーフローし，フィルタ特性が極
端に劣化するのを防いでいる。扱う信号レベルが微小な
ので，リミッタ回路２には，振幅制限値の絶対値を小さ
くすることが要求される。本発明によるリミッタ回路２
は，前述したようにトランジスタサイズを調整すること
で，振幅制限値を任意に小さく設定出来る。
３の入力の振幅がオーバーフローし，フィルタ特性が極
端に劣化するのを防いでいる。扱う信号レベルが微小な
ので，リミッタ回路２には，振幅制限値の絶対値を小さ
くすることが要求される。本発明によるリミッタ回路２
は，前述したようにトランジスタサイズを調整すること
で，振幅制限値を任意に小さく設定出来る。
【００３０】
【発明の効果】以上説明したように，本発明によれば，
振幅制限値をトランジスタサイズの設定で自由に設定出
来るため，数μＡオーダーの低い振幅制限値を設定した
リミッタ回路の用途に適する。本発明のリミッタ回路
は，電流で入出力を行なうので，入力端子あるいは出力
端子をその他の電流入出力回路と直接接続するだけで，
加減算が可能で，出力電流でトランジスタに流れる電流
を直接制御することも出来る。また，すべてＭＯＳトラ
ンジスタで構成しているので，ＭＯＳ集積回路化に適す
る。
振幅制限値をトランジスタサイズの設定で自由に設定出
来るため，数μＡオーダーの低い振幅制限値を設定した
リミッタ回路の用途に適する。本発明のリミッタ回路
は，電流で入出力を行なうので，入力端子あるいは出力
端子をその他の電流入出力回路と直接接続するだけで，
加減算が可能で，出力電流でトランジスタに流れる電流
を直接制御することも出来る。また，すべてＭＯＳトラ
ンジスタで構成しているので，ＭＯＳ集積回路化に適す
る。
【図１】本発明の実施例の回路図を示す。
【図２】本発明の実施例の回路図を示す。
【図３】図２，図５，図６の回路の入出力特性図を示
す。
す。
【図４】本発明の実施例の回路図を示す。
【図５】本発明の実施例の回路図を示す。
【図６】本発明の実施例の回路図を示す。
【図７】本発明の実施例の回路図を示す。
【図８】本発明の実施例の回路図を示す。
【図９】本発明の実施例の回路図を示す。
【図１０】従来の技術の回路図を示す。
１ 電源 ２ リミッタ回路 ３ リミッタ回路 ４ 入力端子 ５ 利得制御増幅回路 ６ 検出回路 ７ 増幅回路 ８ フィルタまたはピークホールド回路 １０ 出力端子 １１ 受信回路 １２ 低雑音増幅回路 １３ バンドパスフィルタ １４ 検波回路 １５ 受信回路 １６，１７ ダイオード １８ 抵抗 ＭＴ１，ＭＴ２，ＭＲ１，ＭＲ２ ＭＯＳトランジスタ ＭＳ１，ＭＳ２，ＭＬ１，ＭＬ２ ＭＯＳトランジスタ Ｉｉｎ 入力電流 Ｉｏｕｔ 出力電流 Ｉｒｅｆ 値Ｉｒｅｆを持つ定電流源
Claims (3)
- 【請求項１】 ドレイン電極が入力端子に接続されゲー
ト電極が第３のＭＯＳトランジスタのゲート電極とドレ
イン電極とに共通に接続されソース電極が第２のＭＯＳ
トランジスタのゲート電極とドレイン電極とに共通に接
続された第１のＭＯＳトランジスタと，ソース電極が電
源の一端に接続された前記第２のＭＯＳトランジスタ
と，ソース電極が第４のＭＯＳトランジスタのゲート電
極とドレイン電極とに共通に接続された前記第３のＭＯ
Ｓトランジスタと，ソース電極が電源の一端に接続され
た前記第４のＭＯＳトランジスタと，ドレイン電極が出
力端子に接続されゲート電極が前記第２のＭＯＳトラン
ジスタのゲート電極とドレイン電極とに共通に接続され
ソース電極が電源の一端に接続された第５のＭＯＳトラ
ンジスタと，一端が電源の他端に接続され他端が前記第
３のトランジスタのゲート電極とドレイン電極とに共通
に接続された定電流源とで構成されていることを特徴と
するリミッタ回路。 - 【請求項２】 ドレイン電極とゲート電極が前記第１の
ＭＯＳトランジスタのドレイン電極と入力端子とに共通
に接続されソース電極が第７のＭＯＳトランジスタのゲ
ート電極とドレイン電極に共通に接続された第６のトラ
ンジスタと，ソース電極が電源の一端に接続された前記
第７のＭＯＳトランジスタとで構成した請求項1記載の
リミッタ回路。 - 【請求項３】 ドレイン電極が出力端子に接続されソー
ス電極が前記第５のトランジスタのドレイン電極に接続
されゲート電極が前記第３のトランジスタのゲート電極
とドレイン電極に共通に接続された第８のＭＯＳトラン
ジスタとで構成した請求項1記載のリミッタ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10159351A JP3008094B2 (ja) | 1998-06-08 | 1998-06-08 | リミッタ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10159351A JP3008094B2 (ja) | 1998-06-08 | 1998-06-08 | リミッタ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11355085A JPH11355085A (ja) | 1999-12-24 |
| JP3008094B2 true JP3008094B2 (ja) | 2000-02-14 |
Family
ID=15691958
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10159351A Expired - Fee Related JP3008094B2 (ja) | 1998-06-08 | 1998-06-08 | リミッタ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3008094B2 (ja) |
-
1998
- 1998-06-08 JP JP10159351A patent/JP3008094B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11355085A (ja) | 1999-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5668468A (en) | Common mode stabilizing circuit and method | |
| US5896063A (en) | Variable gain amplifier with improved linearity and bandwidth | |
| EP0275079A2 (en) | Amplifying circuit | |
| US6864751B1 (en) | Transimpedance amplifier with adjustable output amplitude and wide input dynamic-range | |
| US7592869B2 (en) | Variable gain amplifier having dual gain control | |
| US20090289716A1 (en) | Amplifier circuit having dynamically biased configuration | |
| US7091783B2 (en) | Rejection circuitry for variable-gain amplifiers and continuous-time filters | |
| US5793194A (en) | Bias circuit having process variation compensation and power supply variation compensation | |
| JPH02206210A (ja) | コモンベース方式のソース駆動式差動増幅器 | |
| US4415864A (en) | Variable-gain amplifier stage equipped with field-effect transistors | |
| US7876154B2 (en) | Variable gain amplifier having linear-in-dB gain characteristic | |
| US7443240B2 (en) | AM intermediate frequency variable gain amplifier circuit, variable gain amplifier circuit and its semiconductor integrated circuit | |
| KR100462467B1 (ko) | 자동이득제어의 가변이득증폭회로 | |
| US6605996B2 (en) | Automatically gain controllable linear differential amplifier using variable degeneration resistor | |
| KR20050034596A (ko) | 증폭 회로 | |
| US5045808A (en) | Single-stage high-gain amplifier | |
| US20060170497A1 (en) | Gain variable amplifier | |
| JP3008094B2 (ja) | リミッタ回路 | |
| JP3081210B2 (ja) | 線形利得増幅回路 | |
| US6271688B1 (en) | MOS transconductor with broad trimming range | |
| US6803819B2 (en) | Variable gain amplifier having improved gain slope characteristic and linearity | |
| US7348849B2 (en) | Variable gain amplifier | |
| JP2001274648A (ja) | リミッタ回路 | |
| JP3531770B2 (ja) | リミッタ回路 | |
| US10848113B2 (en) | High performance folded cascode current source with dual mirrors current feedback |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081203 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091203 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101203 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101203 Year of fee payment: 11 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D03 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101203 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111203 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111203 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121203 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131203 Year of fee payment: 14 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |