JP3008093B2 - リミッタ回路 - Google Patents

リミッタ回路

Info

Publication number
JP3008093B2
JP3008093B2 JP10157712A JP15771298A JP3008093B2 JP 3008093 B2 JP3008093 B2 JP 3008093B2 JP 10157712 A JP10157712 A JP 10157712A JP 15771298 A JP15771298 A JP 15771298A JP 3008093 B2 JP3008093 B2 JP 3008093B2
Authority
JP
Japan
Prior art keywords
output
resistor
capacitor
terminal
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP10157712A
Other languages
English (en)
Other versions
JPH11355084A (ja
Inventor
有二 山本
Original Assignee
セイコーインスツルメンツ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by セイコーインスツルメンツ株式会社 filed Critical セイコーインスツルメンツ株式会社
Priority to JP10157712A priority Critical patent/JP3008093B2/ja
Publication of JPH11355084A publication Critical patent/JPH11355084A/ja
Application granted granted Critical
Publication of JP3008093B2 publication Critical patent/JP3008093B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Tone Control, Compression And Expansion, Limiting Amplitude (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は,アナログ信号を扱
うMOS型の集積回路に関する。さらに詳しくは,出力
の振幅制限を行う所謂リミッタ回路に関する。
【0002】
【従来の技術】先ず最初に本発明の背景を明らかにする
ために,従来一般的に用いられるリミッタ回路を図8に
示す。この回路は例えば,日本放送協会編「NHKテレ
ビ技術教科書(上)」,1989 P288,に見られ
るように,入力の振幅をダイオードの順方向電圧降下を
利用して制限し,出力振幅とするものである。図8の入
力端子1に信号を入力した場合,ダイオード11,12
の順方向電圧降下より小さいの入力振幅では,ダイオー
ドに電流が流れないので入力電圧の振幅がそのまま出力
振幅となる。ダイオード11,12の順方向電圧降下よ
り大きい入力電圧が入ってくると,ダイオード11,1
2に電流が流れ抵抗10で電圧が降下する。ダイオード
は,流れる電流値に関わらずほぼ一定の順方向電圧降下
を生じるので,出力Aは,入力振幅によらずダイオード
の順方向電圧降下にクリップされる。
【0003】
【発明が解決しようとする課題】図8の回路では,出力
振幅の制限値が,例えば0.65V程度と大きい。この
出力振幅の制限値は,ダイオードの順方向電圧降下によ
って決まっているので,自由に設定が出来ない。又,グ
ランド電位に接続された,二方向のダイオード11,1
2を,標準的なCMOSプロセスでは同時には製造出来
ないという問題点があった。
【0004】更に,図8の回路では,直流も交流も同じ
レベルでクリップする。図6において,入力1のように
低周波雑音に信号が重畳している波形が入力された場合
には,出力Aは低周波雑音で出力がクリップし信号が出
力しない区間が生じるという問題点が生じる。出力Aが
クリップして信号が出力しない区間を防ぐ為には,入力
1から,低周波雑音を除去する所謂ハイパスフィルタを
付加すればよい。しかし,ハイパスフィルタは,集積回
路で構成した抵抗要素を用いると,該抵抗要素に必ず付
加される寄生容量の影響で,動作が不安定になる場合が
ある。
【0005】そこで本発明では,レベルを自由に設定す
ることが可能で,特に0.65Vよりずっと低い電圧値
の振幅制限を行うことが出来,集積回路で使用する寄生
容量を持つ抵抗要素を用いても安定に動作するハイパス
フィルタを具備し,入力から不要な低周波雑音を除去で
きるリミッタ回路を提供することを目的とする。
【0006】
【課題を解決するための手段】上述した従来の技術の問
題点を解決し,本発明の目的を達成するために,図1に
示す手段を講じた。即ち本発明によるリミッタ回路は,
定電流源9と負荷抵抗4との間にNチャンネルMOSト
ランジスタ(以下NMOSTr)7を挿入して,入力端
子1の入力信号を,抵抗R1,抵抗R2,容量C1,容
量C2,容量C3,演算増幅器3,NMOSTr7とで
構成した所謂2次の減衰特性を持つハイパスフィルタ2
4で低周波成分を除去し出力を得る。抵抗R2は,抵抗
R21と抵抗R22の2個に分割し,抵抗R22に並列
に容量C4を接続する構成とした。
【0007】出力振幅の最小値は0,最大値は,定電流
源9の電流値Ic×負荷抵抗4の抵抗値,と自由な値で
振幅制限できる。入力信号が無い時に,出力電圧が最大
値と最小値の中間電位に位置するように,演算増幅回路
3の正入力端子に,定電流源8と負荷抵抗5の間にゲー
ト電極とドレイン電極を共通に接続したNMOSTr6
を挿入した回路を付加した。無入力信号時には,演算増
幅回路3の負入力端子と,出力端子2との間に抵抗R2
で負帰還が掛かっているので,演算増幅回路3の正入力
端子の電圧と出力端子2の電圧は,等しくなる。定電流
源8の電流値又は負荷抵抗5の抵抗値を設定することに
より出力端子2の電圧は,自由に設定できる。
【0008】本発明によるリミッタ回路は,出力振幅
が,定電流源の電流値×負荷抵抗値で設定できる。定電
流源の電流値は,例えばゲート・ソース電極間に一定電
圧を加えたMOSトランジスタのサイズを変更するか,
ゲート・ソース電極間の一定電圧を変えるかにより設定
でき,負荷抵抗値を変えるのも容易である。したがっ
て,出力を5mVという低電圧に振幅制限したリミッタ
回路を構成することも可能である。
【0009】集積回路上に形成した抵抗R2は,基板と
の間に寄生容量が同時に形成される。抵抗R2を集積回
路で形成すると,近似的には,図2に示すように寄生容
量Csが付加される。図4には,C4が有る場合と無い
場合のハイパスフィルタ24の周波数特性を示してい
る。C4がない場合は,Csの影響で周波数特性にピー
クを生じて不安定動作となり易いが,C4の付加により
周波数特性のピークは減少し安定に動作させることがで
きる。
【0010】
【発明の実施の形態】本発明によるリミッタ回路は,定
電流源9と負荷抵抗4との間にNMOSTr7を挿入
し,入力端子1の入力信号を,抵抗R1,抵抗R2,容
量C1,容量C2,容量C3,演算増幅器3,NMOS
Tr7とから成る所謂2次の減衰特性を持つハイパスフ
ィルタ24で低周波成分を除去し出力を得る。集積回路
上に形成した抵抗R2は,直列に接続した抵抗R21と
抵抗R22,抵抗R22に並列に接続した容量C4とで
構成した。
【0011】
【実施例】以下図面を参照して本発明の好適な実施例を
詳細に説明する。図1は本発明によるリミッタ回路の一
実施例を示す回路図である。図2は,図1の抵抗R2の
等価回路を示している。図3は,抵抗R2の一実施例を
示す回路図である。図4は,ハイパスフィルタ24の周
波数特性の一例を,C4が有る場合と無い場合について
示している。図5は,図1に示した実施例の動作を説明
するために,図1の入力1,出力2の動作波形を示した
図である。図6は,図1に示した実施例の動作の特徴を
詳しく述べる為に,入力1に低周波の雑音を重畳した場
合の出力2の波形と従来例の出力Aの波形とを示した図
である。
【0012】先ず図1の回路構成について説明する。電
源10には,Icの電流値を持つ定電流源9の一端が接
続されている。定電流源9の他端はNMOSTr7のド
レイン電極に接続している。NMOSTr7のゲート電
極は,演算増幅器3の出力に接続している。NMOST
r7のソース電極は,出力端子2とRLの抵抗値を持つ
負荷抵抗4の一端と,抵抗R2,容量C3の一端に共通
に接続している。負荷抵抗4の他端はグランド端子に接
続している。
【0013】抵抗R2の他端は,演算増幅器3の負入力
端子と容量C2の一端とに共通に接続され,容量C3の
他端は,容量C2の他端と容量C1の一端と抵抗R1の
一端に共通に接続している。抵抗R1の他端はグランド
電位に接続されている。容量C1の他端は入力端子1に
接続している。抵抗R2は,直列に接続した抵抗R21
と抵抗R22,抵抗R22に並列に接続した容量C4と
で構成している。
【0014】更に電源10には,Ic/2の電流値を持
つ定電流源8の一端が接続され,定電流源8の他端は,
NMOSTr6のドレイン電極とゲート電極とに共通に
接続している。NMOSTr6のソース電極は,抵抗値
RLを持つ負荷抵抗5の一端と演算増幅器3の正入力端
子に共通に接続されていている。負荷抵抗5の他端はグ
ランド電位に接続されている。
【0015】以下回路動作について説明を行う。入力端
子1から出力端子2の間で,周波数特性を考えると,抵
抗R1,R2,容量C1,C2,C3と演算増幅器3と
NMOSTr7は,演算増幅器3とNMOSTr7を一
つの増幅回路とみなせるので,所謂多重帰還型のハイパ
スフィルタ24を構成している。
【0016】該ハイパスフィルタ24は,2次の減衰特
性を持つので,カットオフ周波数F0以下の周波数で
は,40dB/decの減衰特性となる。フィルタの基
本特性と抵抗R1,R2,R3と容量C1,C3の関係
は,既に知られているように,カットオフ周波数F0に
ついて F0=√(R1*R2*C1*C2*C3) (1) ゲインA0は A0=−C1/C3 (2) で表現される。
【0017】演算増幅器3の正入力端子から出力端子2
の間の直流での特性を考えると,出力端子2と演算増幅
回路3の負入力端子との間には,抵抗R2で負帰還が掛
かっている。該負帰還は,出力端子2の電圧が高くなる
と演算増幅器3の出力が低くなり,NMOSTr7のゲ
ート電極の電圧およびソース電極の電圧即ち出力端子2
の電圧が低くなるように働き,出力端子2の電圧が演算
増幅器3の正入力端子の電圧に等しくなったところで平
衡する。つまり入力端子1の電圧が無い場合には,出力
端子2の電圧は,演算増幅器3の正入力端子の電位Aの
電圧と等しい。
【0018】先ず,入力信号が無い場合の各部の直流電
圧,所謂直流動作点について説明を行う。負荷抵抗5に
は,Ic/2の電流が流れているので,負荷抵抗5の一
端即ちNMOSTr6のソース電極の電位AはRL×I
c/2となる。出力端子2の電圧は,前述したように電
位Aと等しく,RL×Ic/2の電圧となる。該電圧
は,出力端子2の最大電圧RL×Icと最小電圧0の中
間値になっている。
【0019】次に図1のリミッタ回路の入力端子1に交
流の入力信号が加わった場合について,動作の説明を図
5を用いて行なう。入力端子1に入ってきた交流の入力
信号は,ハイパスフィルタ24を通して出力端子2に出
力される。出力端子2の出力レベルは,最高で電流源9
の電流値Ic*抵抗4の抵抗値RLに制限され,最低は
0になる。
【0020】図6には,入力信号に低周波の雑音成分が
重畳した場合の入力端子1の波形と出力端子2の波形を
示している。ここで,式1で示したF0を,低周波成分
より十分高く信号成分より十分低くなるように抵抗R
1,R2,容量C1,C2,C3を設定して,低周波成
分を除去出来るようにする。入力信号の中の低周波成分
は,ハイパスフィルタ24で除去され,出力端子2で
は,入力信号を振幅制限したものが得られる。出力A
は,入力信号のなかの低周波成分を除去出来ない場合の
出力波形を示している。入力信号が制限されるレベルを
超えると,出力Aは,最大レベルまたは,最小レベルと
なり入力に含まれる信号成分は出力されない期間が生じ
る。
【0021】なお,本実施例では,抵抗R1,R2を単
に抵抗としたが,抵抗には,多種多様の素材があり,例
えば集積回路では,抵抗をシリコンやアルミニウムや図
3に示すようにMOSTrで実現するのが適しているの
は言うまでもない。抵抗R2を集積回路上に形成する
と,抵抗素子と基板との間,あるいは,抵抗素子と電源
配線との間に,所謂寄生容量Csが必ず形成される。図
2に,寄生容量Csを含んだR2の等価回路をしめす。
厳密には,寄生容量Csは,所謂分布容量として連続的
に分布するが,近似的には,図2に示すよう複数個の寄
生容量Csで表現出来る。C4は,寄生容量Csの影響
を除去するために挿入した容量である。図4には,C4
が有る場合と無い場合のハイパスフィルタ24の周波数
特性の一例を示している。図4は,カットオフ周波数F
0=10000Hz,ゲインA0=−1(=0dB)に
定数設定した例で,C4が無い場合には,F0付近でゲ
インが上昇して不安定動作となる。C4が有る場合に
は,F0付近でのゲインの上昇量を,C4の容量値によ
り調整でき,安定動作とするすることが出来る。C4の
容量値が大きいほど,よりゲイン上昇を抑圧できる。
【0022】図7は,本発明によるリミッタ回路を,リ
モコン受信用回路23に,リミッタ回路18として適用
した実施例を示す。入射光13には,信号成分として数
10kHzの発光周期を持つ赤外光と,雑音成分として
100Hzから数KHzまでの発光周期をもつ蛍光燈の
赤外光成分とが重畳している。入射光13は,フォトダ
イオード等の光電変換素子14により電気信号に変換さ
れ,入力端子15を通してリモコン受信用回路23に入
力される。リモコン受信用回路23では,数10kHz
の発光周期を持つ赤外光が,入射しているか,全く入射
していないかを検出して出力端子22に出力する。
【0023】一般的に入力端子27の信号レベルは,最
少で50μV程度と微弱である。リモコン受信用回路の
内部では,入力信号を低雑音増幅器16で増幅し,次に
本発明によるリミッタ回路18で振幅を一定値以下に制
限し,前記信号成分の発光周期に同調したバンドパスフ
ィルタ19で信号成分のみを抽出し,検波回路20で検
波を行い,検波後の直流レベルを,一定の閾値と比較し
て,High又はLowレベルを出力する比較回路21
を通して,出力端子22に出力する。太陽光のような直
流的な光の入射がある場合には,直流レベル設定回路1
7が作動し,入力の直流レベルが飽和するのを抑えてい
る。
【0024】リモコン受信用回路23では,リモコン送
信機との距離の遠近により,入力端子15の信号レベル
が最少50μV位から最大50mV以上と大幅に変化す
る。そこで,リミッタ回路18で一定値に振幅制限を行
ない,フィルタ19の入出力の振幅がオーバーフローし
て,フィルタ19のフィルタ特性が極端に劣化するのを
防いでいる。又リモコン受信用回路23に用いるリミッ
タ回路18には,扱う信号レベルが微小なので振幅制限
値の絶対値を小さくすることが要求される。本発明によ
るリミッタ回路18は,前述したように,振幅制限値,
即ちリミッタレベルを電流値と抵抗値の積で絶対値を小
さく設定出来る。また,本発明によるリミッタ回路18
は,ハイパスフィルタの機能を具備しているので,該ハ
イパスフィルタの抵抗と容量の値を調整し,蛍光燈の1
00Hzから数KHzの低周波の雑音成分を除去でき
る。
【0025】
【発明の効果】以上説明したように,本発明によれば,
振幅制限値(リミッタレベル)を,定電流源の電流値
と,抵抗値の積で自由に設定出来るため数10mVのオ
ーダーの低いリミッタレベルを設定したリミッタ回路の
用途に適する。さらに,ハイパスフィルタの機能を具備
しているので低周波の雑音を除去する効果がある。
【0026】集積回路に抵抗素子を形成した場合には,
抵抗素子と基板間,抵抗素子と電源配線間,抵抗素子と
電源電極間に必ず寄生容量も同時に形成される。本発明
によれば,寄生容量の影響を低減することが出来るの
で,集積回路で実現したリミッタ回路のハイパスフィル
タを安定動作させることができる。
【図面の簡単な説明】
【図1】本発明の実施例の基本的な回路構成図を示す。
【図2】図1の抵抗R2の近似回路図を示す。
【図3】図1の抵抗R2の実施例を示す図である。
【図4】ハイパスフィルタ24の周波数特性例を示す図
である。
【図5】図1の回路の各部の動作波形図を示す。
【図6】図1の回路の各部の動作波形図を示す。
【図7】本発明の他の実施例を示す図である。
【図8】従来の技術の一例の回路図を示す。
【符号の説明】
1 入力端子 2 出力端子 3 演算増幅器 4,5,R1,R2,R21,R22,10 抵抗 C1,C2,C3,C4 容量 Cs 寄生容量 6,7 NMOSトランジスタ 8,9 定電流源 10 電源 11,12 ダイオード 13 赤外光+蛍光燈 14 光電変換素子 15 リモコン受信用回路の入力端子 16 低雑音増幅器 17 直流レベル設定回路 18 リミッタ回路 19 バンドパスフィルタ 20 検波回路 21 比較回路 22 リモコン受信用回路の出力端子 23 リモコン受信用回路 24 ハイパスフィルタ

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】 一端が電源端子に接続された第一の定電
    流源と,ドレイン電極が前記第1の定電流源の他端に接
    続されゲート電極が演算増幅器の出力に接続されソース
    電極が出力端子に接続された第1のNチャンネルMOS
    トランジスタと,一端が共通に出力端子に共通に接続さ
    れ他端がグランド端子に接続された第1の抵抗要素と,
    一端が電源端子に接続された第2の定電流源と,ゲート
    電極が固定電位に接続され,ドレイン電極が前記第2の
    定電流源の他端に共通に接続され,ソース電極が第2の
    抵抗要素の一端に接続された第2のNチャンネルMOS
    トランジスタと,他端がグランド端子にされた前記第2
    の抵抗要素と,一端が入力端子に接続された第1の容量
    と,一端が前記第1の容量の他端と共通に接続され他端
    が前記演算増幅器の負入力端子に接続された第2の容量
    と,一端が出力端子に接続され他端が前記第1の容量の
    他端に共通に接続された第3の容量と,一端がグランド
    端子に接続され他端が前記第1の容量の他端に共通に接
    続された第3の抵抗要素と,一端が前記第2の容量の他
    端に共通に接続され他端が前記出力端子に共通に接続さ
    れた第4の抵抗要素と,正入力端子が前記第2の抵抗要
    素の他端に共通に接続され負入力端子が前記第2の容量
    の他端に共通に接続され出力は前記第1のNチャンネル
    MOSトランジスタのゲート電極に接続された前記演算
    増幅器とで構成されたリミッタ回路において,前記第4
    の抵抗要素が,直列に接続した第5の抵抗要素と第6の
    抵抗要素と,前記第6の抵抗要素に並列に接続した第4
    の容量とで構成されていることを特徴とするリミッタ回
    路。
JP10157712A 1998-06-05 1998-06-05 リミッタ回路 Expired - Fee Related JP3008093B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10157712A JP3008093B2 (ja) 1998-06-05 1998-06-05 リミッタ回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10157712A JP3008093B2 (ja) 1998-06-05 1998-06-05 リミッタ回路

Publications (2)

Publication Number Publication Date
JPH11355084A JPH11355084A (ja) 1999-12-24
JP3008093B2 true JP3008093B2 (ja) 2000-02-14

Family

ID=15655735

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10157712A Expired - Fee Related JP3008093B2 (ja) 1998-06-05 1998-06-05 リミッタ回路

Country Status (1)

Country Link
JP (1) JP3008093B2 (ja)

Also Published As

Publication number Publication date
JPH11355084A (ja) 1999-12-24

Similar Documents

Publication Publication Date Title
US6864751B1 (en) Transimpedance amplifier with adjustable output amplitude and wide input dynamic-range
EP0905925B1 (en) Light receiving amplifying device
US6359517B1 (en) Photodiode transimpedance circuit
US7231152B2 (en) Infrared remote control receiver (IRCR) having semiconductor signal processing device therein
US20200186105A1 (en) Amplifier arrangement and sensor arrangement with such amplifier arrangement
US20090202259A1 (en) Current mirror circuit and optical receiver circuit using the same
US7091783B2 (en) Rejection circuitry for variable-gain amplifiers and continuous-time filters
US20040149910A1 (en) Infrared detecting circuit and an infrared detector
US6781459B1 (en) Circuit for improved differential amplifier and other applications
US4939475A (en) Circuit arrangement comprising an amplifier connected to an opto-electrical transducer
US11323083B2 (en) Amplifier circuit
US11362629B2 (en) Transimpedance amplifier circuit
US7282993B2 (en) Frequency characteristics-variable amplifying circuit and semiconductor integrated circuit device
JP3008093B2 (ja) リミッタ回路
US5392004A (en) Combination amplifier/bias voltage generator
US20190158065A1 (en) Method and circuit for low-noise reference signal generation
JP3534209B2 (ja) 受光回路
JP3263000B2 (ja) リミッタ回路
US20210126602A1 (en) Optical receiver and transimpedance amplifier circuit
JP2003258580A (ja) 光受信回路
JP3531770B2 (ja) リミッタ回路
JPH0282804A (ja) 光受信用前置増幅器
JP2003032050A (ja) プリアンプ回路
JP2000353924A (ja) 受光回路
JP2001274648A (ja) リミッタ回路

Legal Events

Date Code Title Description
S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081203

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091203

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101203

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101203

Year of fee payment: 11

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D03

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101203

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111203

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111203

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121203

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees