JP3501520B2 - 半導体レーザーダイオード製造方法 - Google Patents
半導体レーザーダイオード製造方法Info
- Publication number
- JP3501520B2 JP3501520B2 JP27005794A JP27005794A JP3501520B2 JP 3501520 B2 JP3501520 B2 JP 3501520B2 JP 27005794 A JP27005794 A JP 27005794A JP 27005794 A JP27005794 A JP 27005794A JP 3501520 B2 JP3501520 B2 JP 3501520B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- photosensitive resin
- semiconductor laser
- laser diode
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/223—Buried stripe structure
- H01S5/2231—Buried stripe structure with inner confining structure only between the active layer and the upper electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
- H01S5/042—Electrical excitation ; Circuits therefor
- H01S5/0425—Electrodes, e.g. characterised by the structure
- H01S5/04254—Electrodes, e.g. characterised by the structure characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S2301/00—Functional characteristics
- H01S2301/17—Semiconductor lasers comprising special layers
- H01S2301/176—Specific passivation layers on surfaces other than the emission facet
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Geometry (AREA)
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体レーザーダイオ
ード製造方法、特に、リッジ構造（ridge structure）
の半導体レーザーダイオードの製造方法に関する。
ード製造方法、特に、リッジ構造（ridge structure）
の半導体レーザーダイオードの製造方法に関する。
【０００２】
【従来の技術】リッジ構造の半導体レーザーダイオード
は、例えば、光通信分野の光情報処理用ＰＯＳシステム
カウンタやレーザーポインタ（laser pointer)に適用さ
れる。図１は、従来のリッジ構造の半導体レーザーダイ
オードの断面図である。ｎ-GaAs 基板１の上面にｎ-GaA
s バッファ層２、ｎ型の第１クラッディング層３、第１
導波層４（wave guide layer）、活性層５および第２導
波層６が順次に積層されている。これに連続して３個の
リッジを有するｐ型の第２クラッディング層７が積層さ
れており、該３個のリッジ上面にはそれぞれキャップ層
８が積層されている。
は、例えば、光通信分野の光情報処理用ＰＯＳシステム
カウンタやレーザーポインタ（laser pointer)に適用さ
れる。図１は、従来のリッジ構造の半導体レーザーダイ
オードの断面図である。ｎ-GaAs 基板１の上面にｎ-GaA
s バッファ層２、ｎ型の第１クラッディング層３、第１
導波層４（wave guide layer）、活性層５および第２導
波層６が順次に積層されている。これに連続して３個の
リッジを有するｐ型の第２クラッディング層７が積層さ
れており、該３個のリッジ上面にはそれぞれキャップ層
８が積層されている。
【０００３】また、前記キャップ層８が積層されたリッ
ジ型の第２クラッディング層７の上面において、中央の
リッジ上面の中央部には、電流注入のための開口部を除
いて、その両側に電流遮断層９が積層されている。そし
て、その上面全体にかけて金属層１０（ｐ）が積層され
ており、該金属層１０は電流遮断層９の開口部を通じて
キャップ層８の一部と接触して注入電流を伝達する役割
をする。
ジ型の第２クラッディング層７の上面において、中央の
リッジ上面の中央部には、電流注入のための開口部を除
いて、その両側に電流遮断層９が積層されている。そし
て、その上面全体にかけて金属層１０（ｐ）が積層され
ており、該金属層１０は電流遮断層９の開口部を通じて
キャップ層８の一部と接触して注入電流を伝達する役割
をする。
【０００４】基板１の下端面には金属層１１（ｎ）が蒸
着されており、前記金属層１０（ｐ）と共に電極の役割
をする。以上のような構造に形成されたリッジ型半導体
レーザーダイオードの製造方法は次の通りである。ｎ-G
aAs 基板１の上面に、ｎ-GaAs バッファ層２、ｎ型の第
１クラッディング層３、第１導波層４、活性層５、第２
導波層６、ｐ型の第２クラッディング層７およびキャッ
プ層８を順次に積層する。
着されており、前記金属層１０（ｐ）と共に電極の役割
をする。以上のような構造に形成されたリッジ型半導体
レーザーダイオードの製造方法は次の通りである。ｎ-G
aAs 基板１の上面に、ｎ-GaAs バッファ層２、ｎ型の第
１クラッディング層３、第１導波層４、活性層５、第２
導波層６、ｐ型の第２クラッディング層７およびキャッ
プ層８を順次に積層する。
【０００５】次に得られた積層体をフォトリソグラフィ
法で食刻して、図１に示したように３個のリッジ構造が
形成されるよう、２つの溝を第２クラッディング層７
（ｐ型）奥深くまで掘る。次いで、リッジが形成された
積層体の全面に電流遮断層９を形成し、電流を注入する
ために適切なマスクを用いたフォトリソグラフィ法によ
り食刻して中央のリッジの上段部に開口部１２を形成す
る。この開口部１２が形成された積層体の全面にかけて
金属１０（ｐ）を蒸着して、素子を完成する。
法で食刻して、図１に示したように３個のリッジ構造が
形成されるよう、２つの溝を第２クラッディング層７
（ｐ型）奥深くまで掘る。次いで、リッジが形成された
積層体の全面に電流遮断層９を形成し、電流を注入する
ために適切なマスクを用いたフォトリソグラフィ法によ
り食刻して中央のリッジの上段部に開口部１２を形成す
る。この開口部１２が形成された積層体の全面にかけて
金属１０（ｐ）を蒸着して、素子を完成する。
【０００６】しかしながら、前記リッジ型半導体レーザ
ーダイオードの製造方法は、電流注入のための開口部１
２の形成時にマスクを用いたフォトリソグラフィ法を利
用するので、当該工程時にミスアライン（mis- align）
等のエラーが発生しやすい。また、開口部１２を通じた
キャップ層８の上面と金属１０（ｐ）との抵抗性接触領
域が小さいので、レイジング（lasing）時に発熱が強
い。このため、光通信用半導体レーザーダイオードの最
大の難点である信頼性確保に大きい障害となる。
ーダイオードの製造方法は、電流注入のための開口部１
２の形成時にマスクを用いたフォトリソグラフィ法を利
用するので、当該工程時にミスアライン（mis- align）
等のエラーが発生しやすい。また、開口部１２を通じた
キャップ層８の上面と金属１０（ｐ）との抵抗性接触領
域が小さいので、レイジング（lasing）時に発熱が強
い。このため、光通信用半導体レーザーダイオードの最
大の難点である信頼性確保に大きい障害となる。
【０００７】
【発明が解決しようとする課題】本発明が解決しようと
する課題は、レーザー発振時の熱発散効果に優れた半導
体レーザダイオードを高い信頼性で製造することにあ
る。
する課題は、レーザー発振時の熱発散効果に優れた半導
体レーザダイオードを高い信頼性で製造することにあ
る。
【０００８】
【課題を解決するための手段】請求項１に記載の半導体
レーザーダイオード製造方法は、次の工程を含む。 ・第１電導型の半導体基板の上面に、第１電導型のバッ
ファ層、第１電導型の第１クラッディング層、第１導波
層、活性層、第２導波層、第２電導型の第２クラッディ
ング層、第２電導型のキャップ層を順次に成長させて積
層する（ａ）工程 ・前記（ａ）工程で形成された前記キャップ層の両側縁
の上面にチャネルマスクを形成する（ｂ）工程 ・前記（ｂ）工程で形成された両側のチャネルマスクの
間に、前記チャネルマスクの厚さより厚く所定の大きさ
の抵抗性接触第１金属層を形成する（ｃ）工程 ・前記第１金属層を上部に置くリッジを形成するため
に、前記チャネルマスクと前記第１金属層をマスクとし
て前記（ｃ）工程の結果物を所定の深さまで選択的に食
刻する（ｄ）工程 ・前記（ｄ）工程で形成されたリッジ部および食刻部の
全面にかけて電流遮断層を形成する（ｅ）工程 ・前記（ｅ）工程で形成された電流遮断層に感光性樹脂
を塗布し、その後選択的に食刻して前記第１金属層を露
出させる（ｆ）工程 ・前記（ｆ）工程で残留した残り感光性樹脂を取り除く
（ｇ）工程 ・前記（ｇ）工程で感光性樹脂が取り除かれた基板に第
２金属層を蒸着する（ｈ）工程 請求項２に記載の方法は、請求項１に記載の半導体レー
ザーダイオード製造方法であって、前記（ｂ）工程が、
前記（ａ）工程を終えた前記基板のキャップ層の上面に
チャネルマスク膜を形成するマスク膜形成工程と、前記
マスク膜形成工程で形成された前記マスク膜の上面にフ
ォトリソグラフィ法で食刻する食刻工程とを含む。
レーザーダイオード製造方法は、次の工程を含む。 ・第１電導型の半導体基板の上面に、第１電導型のバッ
ファ層、第１電導型の第１クラッディング層、第１導波
層、活性層、第２導波層、第２電導型の第２クラッディ
ング層、第２電導型のキャップ層を順次に成長させて積
層する（ａ）工程 ・前記（ａ）工程で形成された前記キャップ層の両側縁
の上面にチャネルマスクを形成する（ｂ）工程 ・前記（ｂ）工程で形成された両側のチャネルマスクの
間に、前記チャネルマスクの厚さより厚く所定の大きさ
の抵抗性接触第１金属層を形成する（ｃ）工程 ・前記第１金属層を上部に置くリッジを形成するため
に、前記チャネルマスクと前記第１金属層をマスクとし
て前記（ｃ）工程の結果物を所定の深さまで選択的に食
刻する（ｄ）工程 ・前記（ｄ）工程で形成されたリッジ部および食刻部の
全面にかけて電流遮断層を形成する（ｅ）工程 ・前記（ｅ）工程で形成された電流遮断層に感光性樹脂
を塗布し、その後選択的に食刻して前記第１金属層を露
出させる（ｆ）工程 ・前記（ｆ）工程で残留した残り感光性樹脂を取り除く
（ｇ）工程 ・前記（ｇ）工程で感光性樹脂が取り除かれた基板に第
２金属層を蒸着する（ｈ）工程 請求項２に記載の方法は、請求項１に記載の半導体レー
ザーダイオード製造方法であって、前記（ｂ）工程が、
前記（ａ）工程を終えた前記基板のキャップ層の上面に
チャネルマスク膜を形成するマスク膜形成工程と、前記
マスク膜形成工程で形成された前記マスク膜の上面にフ
ォトリソグラフィ法で食刻する食刻工程とを含む。
【０００９】請求項３に記載の方法は、請求項２に記載
の半導体レーザーダイオード製造方法であって、前記マ
スク膜形成工程が高エネルギープラズマ化学気相蒸着
（ＰＥＣＶＤ）法によりなされる。請求項４に記載の方
法は、請求項１に記載の半導体レーザーダイオード製造
方法であって、前記（ｃ）工程が次の工程を含む。 ・前記（ｂ）工程で前記チャネルマスクが形成された基
板の上面に感光性樹脂を平らに塗布する感光性樹脂塗布
工程 ・前記塗布工程で塗布された感光性樹脂の上面に第１金
属層形成用マスクを載せ、前記感光性樹脂を露光し、前
記第１金属層形成用マスクを取り除き、前記感光性樹脂
の露光された部分を取り除く感光性樹脂現像工程 ・前記感光性樹脂現像工程を終えた前記基板の上面に第
１金属を蒸着する金属蒸着工程 ・第１金属部分とその下部の感光性樹脂をリフトオフ技
法により選択的に取り除いて、前記金属蒸着工程で前記
露光された領域に蒸着された第１金属部分のみを残す工
程 請求項５に記載の方法は、請求項１に記載の半導体レー
ザーダイオード製造方法であって、前記（ｄ）工程がリ
アクティブイオンエッチングによりなされる。
の半導体レーザーダイオード製造方法であって、前記マ
スク膜形成工程が高エネルギープラズマ化学気相蒸着
（ＰＥＣＶＤ）法によりなされる。請求項４に記載の方
法は、請求項１に記載の半導体レーザーダイオード製造
方法であって、前記（ｃ）工程が次の工程を含む。 ・前記（ｂ）工程で前記チャネルマスクが形成された基
板の上面に感光性樹脂を平らに塗布する感光性樹脂塗布
工程 ・前記塗布工程で塗布された感光性樹脂の上面に第１金
属層形成用マスクを載せ、前記感光性樹脂を露光し、前
記第１金属層形成用マスクを取り除き、前記感光性樹脂
の露光された部分を取り除く感光性樹脂現像工程 ・前記感光性樹脂現像工程を終えた前記基板の上面に第
１金属を蒸着する金属蒸着工程 ・第１金属部分とその下部の感光性樹脂をリフトオフ技
法により選択的に取り除いて、前記金属蒸着工程で前記
露光された領域に蒸着された第１金属部分のみを残す工
程 請求項５に記載の方法は、請求項１に記載の半導体レー
ザーダイオード製造方法であって、前記（ｄ）工程がリ
アクティブイオンエッチングによりなされる。
【００１０】請求項６に記載の方法は、請求項１に記載
の半導体レーザーダイオード製造方法であって、前記
（ｅ）工程が高エネルギープラズマ化学気相蒸着法によ
りなされる。請求項７に記載の方法は、請求項１に記載
の半導体レーザーダイオード製造方法であって、前記
（ｆ）工程が、前記電流遮断層と感光性樹脂にリアクテ
ィブイオンエッチングにより食刻する工程である。
の半導体レーザーダイオード製造方法であって、前記
（ｅ）工程が高エネルギープラズマ化学気相蒸着法によ
りなされる。請求項７に記載の方法は、請求項１に記載
の半導体レーザーダイオード製造方法であって、前記
（ｆ）工程が、前記電流遮断層と感光性樹脂にリアクテ
ィブイオンエッチングにより食刻する工程である。
【００１１】請求項８に記載の方法は、請求項１又は請
求項７に記載の半導体レーザーダイオード製造方法であ
って、前記（ｆ）工程が、前記電流遮断層と感光性樹脂
をリアクティブイオンエッチングにより食刻する際に、
前記リアクティブイオンエッチングに使用されるガス構
成比を調節して感光性樹脂と電流遮断層物質の食刻速度
を同一にする工程である。
求項７に記載の半導体レーザーダイオード製造方法であ
って、前記（ｆ）工程が、前記電流遮断層と感光性樹脂
をリアクティブイオンエッチングにより食刻する際に、
前記リアクティブイオンエッチングに使用されるガス構
成比を調節して感光性樹脂と電流遮断層物質の食刻速度
を同一にする工程である。
【００１２】請求項９に記載の方法は、請求項１に記載
の半導体レーザーダイオード製造方法であって、前記
（ｇ）工程が、前記（ｆ）工程で残留した感光性樹脂を
プラズマアッシング（ashing) により取り除く工程であ
る。
の半導体レーザーダイオード製造方法であって、前記
（ｇ）工程が、前記（ｆ）工程で残留した感光性樹脂を
プラズマアッシング（ashing) により取り除く工程であ
る。
【００１３】
【作用】請求項１に記載の半導体レーザーダイオード製
造方法では、チャネルマスクと第１金属層をマスクとし
て選択的に食刻することで、第１金属層を上部に置くリ
ッジを形成するので、自己整列された第１金属層露出領
域即ち抵抗性接触領域を最大限確保することができるよ
うになる。これにより、レーザー発振時の熱発散効果に
優れた半導体レーザダイオードを高い信頼性で製造でき
るようになる。
造方法では、チャネルマスクと第１金属層をマスクとし
て選択的に食刻することで、第１金属層を上部に置くリ
ッジを形成するので、自己整列された第１金属層露出領
域即ち抵抗性接触領域を最大限確保することができるよ
うになる。これにより、レーザー発振時の熱発散効果に
優れた半導体レーザダイオードを高い信頼性で製造でき
るようになる。
【００１４】請求項２〜９に記載の方法では、さらに、
レーザー発振時の熱発散効果に優れた半導体レーザダイ
オードを高い信頼性で製造できるようになる。
レーザー発振時の熱発散効果に優れた半導体レーザダイ
オードを高い信頼性で製造できるようになる。
【００１５】
〔発明の詳細な説明〕図２は、本発明の製造方法による
半導体レーザーダイオードの垂直断面図である。ｎ型 G
aAs 基板２１の上面に、ｎ型 GaAs バッファ層２２、ｎ
型第１クラッディング層２３、第１導波層２４、活性層
２５および第２導波層２６が順次に積層されている。こ
こでは、連続して３個のリッジを有するｐ型の第２クラ
ッディング層２７が積層されており、前記３個のリッジ
の上面にはそれぞれキャップ層２８が積層されている。
半導体レーザーダイオードの垂直断面図である。ｎ型 G
aAs 基板２１の上面に、ｎ型 GaAs バッファ層２２、ｎ
型第１クラッディング層２３、第１導波層２４、活性層
２５および第２導波層２６が順次に積層されている。こ
こでは、連続して３個のリッジを有するｐ型の第２クラ
ッディング層２７が積層されており、前記３個のリッジ
の上面にはそれぞれキャップ層２８が積層されている。
【００１６】キャップ層２８が積層されたリッジ型の第
２クラッディング層２７の中央のリッジ上面には、電流
注入のための第１金属層３３がキャップ層２８と抵抗接
触している。そして、両側縁リッジのキャップ層２８の
上面には、 SiO2 のチャネルマスク３２が形成されて絶
縁層の役割をするようになっている。リッジ構造の形成
のために食刻により掘られた二つの溝には、電流遮断層
３４がチャネルマスク３２の上段部および同一な高さの
第１金属層３３に連接して積層されている。そして、前
記第１金属層３３（ｐ）と電流遮断層３４およびチャネ
ルマスク３２の上面に第２金属層３５が積層されてい
て、注入された電流を内外に伝達する役割を果たす。
２クラッディング層２７の中央のリッジ上面には、電流
注入のための第１金属層３３がキャップ層２８と抵抗接
触している。そして、両側縁リッジのキャップ層２８の
上面には、 SiO2 のチャネルマスク３２が形成されて絶
縁層の役割をするようになっている。リッジ構造の形成
のために食刻により掘られた二つの溝には、電流遮断層
３４がチャネルマスク３２の上段部および同一な高さの
第１金属層３３に連接して積層されている。そして、前
記第１金属層３３（ｐ）と電流遮断層３４およびチャネ
ルマスク３２の上面に第２金属層３５が積層されてい
て、注入された電流を内外に伝達する役割を果たす。
【００１７】基板２１の下段面に第３金属層３１（ｎ）
が蒸着されており、前記金属層３５（ｐ）と共に電極の
役割をする。次いで、図３ないし図１７を参照しなが
ら、本発明による半導体レーザーダイオードの製造方法
を説明する。まず、図３に示したように、ｎ型（第１電
導型）の GaAs 基板２１の上面にｎ型のGaAs バッファ
層２２、ｎ型の第１クラッディング層２３、第１導波層
２４、活 性層２５、第２導波層２６、ｐ型の第２クラ
ッディング層２７およびキャップ層２８を順次に成長さ
せて積層する（成長工程）。
が蒸着されており、前記金属層３５（ｐ）と共に電極の
役割をする。次いで、図３ないし図１７を参照しなが
ら、本発明による半導体レーザーダイオードの製造方法
を説明する。まず、図３に示したように、ｎ型（第１電
導型）の GaAs 基板２１の上面にｎ型のGaAs バッファ
層２２、ｎ型の第１クラッディング層２３、第１導波層
２４、活 性層２５、第２導波層２６、ｐ型の第２クラ
ッディング層２７およびキャップ層２８を順次に成長さ
せて積層する（成長工程）。
【００１８】次に、前記成長積層群の上面に高エネルギ
ープラズマ化学気相蒸着（ＰＥＣＶＤ；plasma enhance
d chemical vapor deposition ）法で、図４に示したよ
うに、SiO2層３２を蒸着した後、図５ないし図８に示し
たようなフォトリソグラフィ法で食刻してチャネルマス
ク３２′を形成する。ここで、図５は感光性樹脂３７を
塗布した工程を示し、図６はＣｒ- マスク３８を載せ前
記感光性樹脂に露光をする工程を示す。図７は、Ｃｒ-
マスク３８が取り除かれた状態であって、露光された感
光性樹脂を現像してＰＥＣＶＤ法で蒸着された SiO2 層
を食刻した工程を示す。図８は、現像された感光性樹脂
３７′を取り除いてチャネルマスク３２′を完成した工
程を示す。該チャネルマスク３２′は２重リッジ形成の
ためのチャネルマスクとして、素子の信頼性向上のため
に形成される。即ち、素子アセンブリ時に機械的なスト
レスによる下部膜の損傷を減らすためのものである。な
お、シングルリッジの場合には下部膜の損傷が大きくな
る。
ープラズマ化学気相蒸着（ＰＥＣＶＤ；plasma enhance
d chemical vapor deposition ）法で、図４に示したよ
うに、SiO2層３２を蒸着した後、図５ないし図８に示し
たようなフォトリソグラフィ法で食刻してチャネルマス
ク３２′を形成する。ここで、図５は感光性樹脂３７を
塗布した工程を示し、図６はＣｒ- マスク３８を載せ前
記感光性樹脂に露光をする工程を示す。図７は、Ｃｒ-
マスク３８が取り除かれた状態であって、露光された感
光性樹脂を現像してＰＥＣＶＤ法で蒸着された SiO2 層
を食刻した工程を示す。図８は、現像された感光性樹脂
３７′を取り除いてチャネルマスク３２′を完成した工
程を示す。該チャネルマスク３２′は２重リッジ形成の
ためのチャネルマスクとして、素子の信頼性向上のため
に形成される。即ち、素子アセンブリ時に機械的なスト
レスによる下部膜の損傷を減らすためのものである。な
お、シングルリッジの場合には下部膜の損傷が大きくな
る。
【００１９】ここでＰＥＣＶＤ法の特徴について説明す
る。高エネルギーＣＶＤ技法は、反応ガスにエネルギー
を伝達するためにｒｆ- 誘導グロー放電を用い、ＡＰＣ
ＶＤ（atmosphericpressure ＣＶＤ）法やＬＰＣＶＤ
（low pressure ＣＶＤ）法工程より低い温度で蒸着工
程を施すことができる長所がある。したがって、ＰＥＣ
ＶＤ法は、低温で蒸着工程を施すことができるので、金
属上にシリコン窒化物および SiO2 層を形成する場合の
ように、他の方法によってコーティングされるには熱的
安定性を有さない基板上に膜を蒸着させる方法を提供す
る。このようなＰＥＣＶＤ法では、すべての反応ガスが
蒸着室内でＲＦ電力によりプラズマ活性化されたり、分
解されてイオン化された試料（species ）とラジカル等
を形成し、このようなラジカルとイオン化された試料が
加熱された基板に入射し反射しながら薄膜を形成する。
る。高エネルギーＣＶＤ技法は、反応ガスにエネルギー
を伝達するためにｒｆ- 誘導グロー放電を用い、ＡＰＣ
ＶＤ（atmosphericpressure ＣＶＤ）法やＬＰＣＶＤ
（low pressure ＣＶＤ）法工程より低い温度で蒸着工
程を施すことができる長所がある。したがって、ＰＥＣ
ＶＤ法は、低温で蒸着工程を施すことができるので、金
属上にシリコン窒化物および SiO2 層を形成する場合の
ように、他の方法によってコーティングされるには熱的
安定性を有さない基板上に膜を蒸着させる方法を提供す
る。このようなＰＥＣＶＤ法では、すべての反応ガスが
蒸着室内でＲＦ電力によりプラズマ活性化されたり、分
解されてイオン化された試料（species ）とラジカル等
を形成し、このようなラジカルとイオン化された試料が
加熱された基板に入射し反射しながら薄膜を形成する。
【００２０】次いで、図９に示したように、チャネルマ
スク３２′が形成されたキャップ層２８の上面に感光性
樹脂３９を塗布し、Ｃｒ- マスク４０を載せて露光した
後、図１０に示したように現像する。図１１に示したよ
うに、第１金属３３ａ，３３ｂを蒸着して、中央の露出
されたキャップ層２８と抵抗性接触がなされるようにし
た後、図１２に示したように、チャネルマスク３２′の
上部の不要な感光性樹脂３９′およびその上面の第１金
属層３３ａをリフトオフ(lift off ）技法により取り除
いて第１金属層３３ａを形成する（第１金属層形成工
程）。
スク３２′が形成されたキャップ層２８の上面に感光性
樹脂３９を塗布し、Ｃｒ- マスク４０を載せて露光した
後、図１０に示したように現像する。図１１に示したよ
うに、第１金属３３ａ，３３ｂを蒸着して、中央の露出
されたキャップ層２８と抵抗性接触がなされるようにし
た後、図１２に示したように、チャネルマスク３２′の
上部の不要な感光性樹脂３９′およびその上面の第１金
属層３３ａをリフトオフ(lift off ）技法により取り除
いて第１金属層３３ａを形成する（第１金属層形成工
程）。
【００２１】ここでリフトオフ技法とは、エッチング技
法で使用される除去工程とは逆の付加的な工程により、
ウェハー面上にパターンを形成する技術である。リフト
オフ技法では、逆パターンがウェハー上にあるいわゆる
ステンシル（stencil ）層に先に形成された後、特定位
置の基板を露出させる。次いで、パターン化される膜
が、逆パターン化されたステンシル層と露出された基板
上に蒸着される。ステンシル層上に蒸着された逆パター
ンとその上部の膜材料部分は、ウェハーがステンシル層
の溶解溶液に浸漬される時に取り除かれる。言い換えれ
ば、ステンシル層上に蒸着された膜は、ステンシルが溶
解される間にリフトオフされる。露出した基板領域上に
蒸着された膜材料は必要なパターンとして残る。
法で使用される除去工程とは逆の付加的な工程により、
ウェハー面上にパターンを形成する技術である。リフト
オフ技法では、逆パターンがウェハー上にあるいわゆる
ステンシル（stencil ）層に先に形成された後、特定位
置の基板を露出させる。次いで、パターン化される膜
が、逆パターン化されたステンシル層と露出された基板
上に蒸着される。ステンシル層上に蒸着された逆パター
ンとその上部の膜材料部分は、ウェハーがステンシル層
の溶解溶液に浸漬される時に取り除かれる。言い換えれ
ば、ステンシル層上に蒸着された膜は、ステンシルが溶
解される間にリフトオフされる。露出した基板領域上に
蒸着された膜材料は必要なパターンとして残る。
【００２２】このリフトオフ工程の成功のためには、ス
テンシル上部の膜材料と露出した基板上の蒸着された膜
材料との間に明確な溝が存することが重要である。次い
で、図１３に示したように、２つのチャネルパターンと
第１金属層との間に形成されたキャップ層２８および第
２クラッディング層２７の３族‘（ｐ型）’または５族
‘（ｎ型）’化合物もリアクティブイオンエッチング
（reactive ion etching）技法で所定の深さまで食刻
し、リッジ構造を形成する（第１食刻工程）。こうする
ことにより、乾式エッチング（dry etching ）の長所で
あるマスクと同一なパターン遷移（pattern transitio
n）がなされ、リッジ幅と抵抗性接触領域が一致して最
大の抵抗性接触領域が確保される。
テンシル上部の膜材料と露出した基板上の蒸着された膜
材料との間に明確な溝が存することが重要である。次い
で、図１３に示したように、２つのチャネルパターンと
第１金属層との間に形成されたキャップ層２８および第
２クラッディング層２７の３族‘（ｐ型）’または５族
‘（ｎ型）’化合物もリアクティブイオンエッチング
（reactive ion etching）技法で所定の深さまで食刻
し、リッジ構造を形成する（第１食刻工程）。こうする
ことにより、乾式エッチング（dry etching ）の長所で
あるマスクと同一なパターン遷移（pattern transitio
n）がなされ、リッジ幅と抵抗性接触領域が一致して最
大の抵抗性接触領域が確保される。
【００２３】このように、リッジ構造が形成された基板
に図１４に示したように、ＰＥＣＶＤ法でSiO2 の電流
遮断層３４を前記リッジ構造の全面にかけて蒸着した
後、図１５に示したように、感光性樹脂３６を平らに塗
布する。そして、図１６に示したように、乾式エッチン
グ（dry etching; plasma etching,ＲＩＥまたはＭＥＲ
ＩＥ）で食刻して、第１金属層３３ａを露出させる（第
２食刻工程）。この際、感光性樹脂と、SiO2や Al2O3の
ようなＰＥＣＶＤ材料を食刻するＲＩＥ工程のガス組成
比を適切に調節して、感光性樹脂に対するSiO2やAl2O3
より形成された電流遮断層の食刻選択比を１：１と等し
くする。このようにして、自己整列された（self-align
ed）第１金属（ｐ）露出領域を最大限に確保することが
でき、素子の熱特性改善は勿論、工程の安定化と素子の
信頼性が向上する。
に図１４に示したように、ＰＥＣＶＤ法でSiO2 の電流
遮断層３４を前記リッジ構造の全面にかけて蒸着した
後、図１５に示したように、感光性樹脂３６を平らに塗
布する。そして、図１６に示したように、乾式エッチン
グ（dry etching; plasma etching,ＲＩＥまたはＭＥＲ
ＩＥ）で食刻して、第１金属層３３ａを露出させる（第
２食刻工程）。この際、感光性樹脂と、SiO2や Al2O3の
ようなＰＥＣＶＤ材料を食刻するＲＩＥ工程のガス組成
比を適切に調節して、感光性樹脂に対するSiO2やAl2O3
より形成された電流遮断層の食刻選択比を１：１と等し
くする。このようにして、自己整列された（self-align
ed）第１金属（ｐ）露出領域を最大限に確保することが
でき、素子の熱特性改善は勿論、工程の安定化と素子の
信頼性が向上する。
【００２４】次に、図１７に示したように、残留感光性
樹脂３６′をプラズマアッシング（plasma ashing ）で
取り除いた（第３食刻工程）後、完成図である図２に示
したように 第２金属３５（ｐ）を蒸着し（第２金属蒸
着工程）、基板２１の下部に金属（ｎ）を蒸着して半導
体レーザーダイオードを完成させる。以上説明したよう
に、本実施例による半導体レーザーダイオードの製造方
法によればＰＥＣＶＤ法のような低温工程で電流遮断層
を第１金属層の壁面に形成し、ＲＩＥ工程のガス組成比
を適切に調節することで、自己整列された第１金属露出
領域、即ち抵抗性接触領域を最大限に確保することがで
きる。これにより、レーザー発振時の熱発生を最小化し
得るだけでなく、熱発散効果に優れ、信頼性が向上し、
自己整列による工程の安定化を達成できる。これによ
り、光通信用分野で高密度および高速情報処理のために
有利な発光領域が特に小さい半導体レーザーダイオード
を自己整列を用いて形成することができる。
樹脂３６′をプラズマアッシング（plasma ashing ）で
取り除いた（第３食刻工程）後、完成図である図２に示
したように 第２金属３５（ｐ）を蒸着し（第２金属蒸
着工程）、基板２１の下部に金属（ｎ）を蒸着して半導
体レーザーダイオードを完成させる。以上説明したよう
に、本実施例による半導体レーザーダイオードの製造方
法によればＰＥＣＶＤ法のような低温工程で電流遮断層
を第１金属層の壁面に形成し、ＲＩＥ工程のガス組成比
を適切に調節することで、自己整列された第１金属露出
領域、即ち抵抗性接触領域を最大限に確保することがで
きる。これにより、レーザー発振時の熱発生を最小化し
得るだけでなく、熱発散効果に優れ、信頼性が向上し、
自己整列による工程の安定化を達成できる。これによ
り、光通信用分野で高密度および高速情報処理のために
有利な発光領域が特に小さい半導体レーザーダイオード
を自己整列を用いて形成することができる。
【００２５】また、抵抗性接触領域にこだわらずリッジ
幅を減らすことができ、ＰＥＣＶＤ法による蒸着の厚さ
による平坦化がなされて、素子をパッケージする時に素
子の損傷が減少し、後続工程が安定して生産性が増大す
る。
幅を減らすことができ、ＰＥＣＶＤ法による蒸着の厚さ
による平坦化がなされて、素子をパッケージする時に素
子の損傷が減少し、後続工程が安定して生産性が増大す
る。
【００２６】
【発明の効果】請求項１に記載の半導体レーザーダイオ
ード製造方法では、チャネルマスクと第１金属層をマス
クとして選択的に食刻することで、第１金属層を上部に
置くリッジを形成するので、レーザー発振時の熱発散効
果に優れた半導体レーザダイオードを高い信頼性で製造
できるようになる。
ード製造方法では、チャネルマスクと第１金属層をマス
クとして選択的に食刻することで、第１金属層を上部に
置くリッジを形成するので、レーザー発振時の熱発散効
果に優れた半導体レーザダイオードを高い信頼性で製造
できるようになる。
【００２７】請求項２〜９に記載の方法では、さらに、
レーザー発振時の熱発散効果に優れた半導体レーザダイ
オードを高い信頼性で製造できるようになる。
レーザー発振時の熱発散効果に優れた半導体レーザダイ
オードを高い信頼性で製造できるようになる。
【図１】従来の半導体レーザーダイオードの垂直断面図
である。
である。
【図２】本発明の製造方法による半導体レーザーダイオ
ードの垂直断面図である。
ードの垂直断面図である。
【図３】本発明による半導体レーザーダイオードの製造
工程別工程を示す垂直断面図である。
工程別工程を示す垂直断面図である。
【図４】本発明による半導体レーザーダイオードの製造
工程別工程を示す垂直断面図である。
工程別工程を示す垂直断面図である。
【図５】本発明による半導体レーザーダイオードの製造
工程別工程を示す垂直断面図である。
工程別工程を示す垂直断面図である。
【図６】本発明による半導体レーザーダイオードの製造
工程別工程を示す垂直断面図である。
工程別工程を示す垂直断面図である。
【図７】本発明による半導体レーザーダイオードの製造
工程別工程を示す垂直断面図である。
工程別工程を示す垂直断面図である。
【図８】本発明による半導体レーザーダイオードの製造
工程別工程を示す垂直断面図である。
工程別工程を示す垂直断面図である。
【図９】本発明による半導体レーザーダイオードの製造
工程別工程を示す垂直断面図である。
工程別工程を示す垂直断面図である。
【図１０】本発明による半導体レーザーダイオードの製
造工程別工程を示す垂直断面図である。
造工程別工程を示す垂直断面図である。
【図１１】本発明による半導体レーザーダイオードの製
造工程別工程を示す垂直断面図である。
造工程別工程を示す垂直断面図である。
【図１２】本発明による半導体レーザーダイオードの製
造工程別工程を示す垂直断面図である。
造工程別工程を示す垂直断面図である。
【図１３】本発明による半導体レーザーダイオードの製
造工程別工程を示す垂直断面図である。
造工程別工程を示す垂直断面図である。
【図１４】本発明による半導体レーザーダイオードの製
造工程別工程を示す垂直断面図である。
造工程別工程を示す垂直断面図である。
【図１５】本発明による半導体レーザーダイオードの製
造工程別工程を示す垂直断面図である。
造工程別工程を示す垂直断面図である。
【図１６】本発明による半導体レーザーダイオードの製
造工程別工程を示す垂直断面図である。
造工程別工程を示す垂直断面図である。
【図１７】本発明による半導体レーザーダイオードの製
造工程別工程を示す垂直断面図である。
造工程別工程を示す垂直断面図である。
２１ 基板
２２ バッファ層
２３ 第１クラッディング層
２４ 第１導波層
２５ 活性層
２６ 第２導波層
２７ 第２クラッディング層
２８ キャップ層
３２ チャネルマスク
３３ 第１金属層
３４ 電流遮断層
３５ 第２金属層
Claims (9)
- 【請求項１】第１電導型の半導体基板の上面に、第１電
導型のバッファ層、第１電導型の第１クラッディング
層、第１導波層、活性層、第２導波層、第２電導型の第
２クラッディング層、第２電導型のキャップ層を順次に
成長させて積層する（ａ）工程と、 前記（ａ）工程で形成された前記キャップ層の両側縁の
上面にチャネルマスクを形成する（ｂ）工程と、 前記（ｂ）工程で形成された両側のチャネルマスクの間
に、前記チャネルマスクの厚みよりも厚く所定の大きさ
の抵抗性接触第１金属層を形成する（ｃ）工程と、 前記第１金属層を上部に置くリッジを形成するために、
前記チャネルマスクと前記第１金属層をマスクとして前
記（ｃ）工程の結果物を所定の深さまで選択的に食刻す
る（ｄ）工程と、 前記（ｄ）工程で形成されたリッジ部および食刻部の全
面にかけて電流遮断層を形成する（ｅ）工程と、 前記（ｅ）工程で形成された電流遮断層に感光性樹脂を
塗布し、その後選択的に食刻して前記第１金属層を露出
させる（ｆ）工程と、 前記（ｆ）工程で残留した残り感光性樹脂を取り除く
（ｇ）工程と、 前記（ｇ）工程で感光性樹脂が取り除かれた基板に第２
金属層を蒸着する（ｈ）工程と、を含む半導体レーザー
ダイオード製造方法。 - 【請求項２】前記（ｂ）工程は、前記（ａ）工程を終え
た前記基板のキャップ層の上面にチャネルマスク膜を形
成するマスク膜形成工程と、前記マスク膜形成工程で形
成された前記マスク膜の上面にフォトリソグラフィ法で
食刻する食刻工程とを含む、請求項１に記載の半導体レ
ーザーダイオード製造方法。 - 【請求項３】前記マスク膜形成工程が高エネルギープラ
ズマ化学気相蒸着（ＰＥＣＶＤ）法によりなされる、請
求項２に記載の半導体レーザーダイオード製造方法。 - 【請求項４】前記（ｃ）工程は、 前記（ｂ）工程で前記チャネルマスクが形成された基板
の上面に感光性樹脂を平らに塗布する感光性樹脂塗布工
程と、 前記塗布工程で塗布された感光性樹脂の上面に第１金属
層形成用マスクを載せ、前記感光性樹脂を露光し、前記
第１金属層形成用マスクを取り除き、前記感光性樹脂の
露光された部分を取り除く感光性樹脂現像工程と、 前記感光性樹脂現像工程を終えた前記基板の上面に第１
金属を蒸着する金属蒸着工程と、 第１金属部分とその下部の感光性樹脂をリフトオフ技法
により選択的に取り除いて、前記金属蒸着工程で前記露
光された領域に蒸着された第１金属部分のみを残す工程
と、を含む請求項１に記載の半導体レーザーダイオード
製造方法。 - 【請求項５】前記（ｄ）工程はリアクティブイオンエッ
チングによりなされる、請求項１に記載の半導体レーザ
ーダイオード製造方法。 - 【請求項６】前記（ｅ）工程は高エネルギープラズマ化
学気相蒸着法によりなされる、請求項１に記載の半導体
レーザーダイオード製造方法。 - 【請求項７】前記（ｆ）工程は、前記電流遮断層と感光
性樹脂にリアクティブイオンエッチングにより食刻する
工程である、請求項１に記載の半導体レーザーダイオー
ド製造方法。 - 【請求項８】前記（ｆ）工程は、前記電流遮断層と感光
性樹脂をリアクティブイオンエッチングにより食刻する
際に、前記リアクティブイオンエッチングに使用される
ガス構成比を調節して感光性樹脂と電流遮断層物質の食
刻速度を同一にする工程である、請求項１又は請求項７
に記載の半導体レーザーダイオード製造方法。 - 【請求項９】前記（ｇ）工程は、前記（ｆ）工程で残留
した感光性樹脂をプラズマアッシング（ashing) により
取り除く工程である、請求項１に記載の半導体レーザー
ダイオード製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR94006599A KR970009670B1 (en) | 1994-03-30 | 1994-03-30 | Method of manufacture for semiconductor laserdiode |
| KR94-6599 | 1994-03-30 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07273404A JPH07273404A (ja) | 1995-10-20 |
| JP3501520B2 true JP3501520B2 (ja) | 2004-03-02 |
Family
ID=19380033
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27005794A Expired - Fee Related JP3501520B2 (ja) | 1994-03-30 | 1994-11-02 | 半導体レーザーダイオード製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5474954A (ja) |
| JP (1) | JP3501520B2 (ja) |
| KR (1) | KR970009670B1 (ja) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19640420A1 (de) * | 1996-09-30 | 1998-04-02 | Siemens Ag | Verfahren zur Herstellung eines Stegwellenleiters in III-V-Verbindungshalbleiter-Schichtstrukturen und Halbleiterlaservorrichtung |
| DE19813180A1 (de) * | 1998-03-25 | 1999-10-07 | Siemens Ag | Verfahren zur Herstellung eines Stegwellenleiters in III-V-Verbindungshalbleiter-Schichtstrukturen und Halbleiterlaservorrichtung besonders für niedere Serienwiderstände |
| JP4189610B2 (ja) | 1998-05-08 | 2008-12-03 | ソニー株式会社 | 光電変換素子およびその製造方法 |
| TW417320B (en) * | 1998-06-18 | 2001-01-01 | Ind Tech Res Inst | Self-aligned method for fabricating a ridge-waveguide semiconductor laser diode |
| EP0989643B1 (en) | 1998-09-25 | 2006-08-09 | Mitsubishi Chemical Corporation | Semiconductor light-emitting device and manufacturing method for the same |
| JP3982985B2 (ja) * | 1999-10-28 | 2007-09-26 | シャープ株式会社 | 半導体レーザ素子の製造方法 |
| TW443019B (en) * | 2000-02-18 | 2001-06-23 | Ind Tech Res Inst | Self-aligned manufacturing method and the structure of ridge-waveguide semiconductor laser |
| DE10219886B4 (de) | 2002-05-03 | 2007-10-04 | Chunghwa Telecom Co.Ltd. | Selbstjustierendes Verfahren zur Herstellung eines Stegwellenleiter-Halbleiterlasers |
| JP4885434B2 (ja) * | 2003-11-27 | 2012-02-29 | シャープ株式会社 | 半導体レーザ素子、光ディスク装置および光伝送システム |
| JPWO2005088790A1 (ja) * | 2004-03-15 | 2008-01-31 | 三洋電機株式会社 | 半導体レーザ素子、およびその製造方法 |
| JP4956928B2 (ja) * | 2004-09-28 | 2012-06-20 | 日亜化学工業株式会社 | 半導体装置 |
| KR100631876B1 (ko) * | 2004-10-29 | 2006-10-09 | 삼성전기주식회사 | 반도체 레이저 소자의 제조 방법 |
| JP4091647B2 (ja) * | 2006-07-21 | 2008-05-28 | 三菱電機株式会社 | 半導体光素子の製造方法 |
| US7833695B2 (en) * | 2007-05-31 | 2010-11-16 | Corning Incorporated | Methods of fabricating metal contact structures for laser diodes using backside UV exposure |
| US8073031B2 (en) * | 2008-03-03 | 2011-12-06 | Sharp Kabushiki Kaisha | Laser diode with improved heat dissipation |
| KR101286210B1 (ko) * | 2012-03-12 | 2013-07-15 | 고려대학교 산학협력단 | 발광 소자 및 그 제조 방법 |
| WO2018083896A1 (ja) * | 2016-11-01 | 2018-05-11 | ソニーセミコンダクタソリューションズ株式会社 | 半導体素子、半導体レーザ及び半導体素子の製造方法 |
| CN108847574B (zh) * | 2018-06-26 | 2020-06-26 | 华慧芯科技（天津）有限公司 | 一种脊波导电极开窗的方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62283685A (ja) * | 1986-05-31 | 1987-12-09 | Mitsubishi Electric Corp | 半導体レ−ザ装置の製造方法 |
| US5147825A (en) * | 1988-08-26 | 1992-09-15 | Bell Telephone Laboratories, Inc. | Photonic-integrated-circuit fabrication process |
| US5256580A (en) * | 1992-04-06 | 1993-10-26 | Motorola, Inc. | Method of forming a light emitting diode |
-
1994
- 1994-03-30 KR KR94006599A patent/KR970009670B1/ko not_active IP Right Cessation
- 1994-10-21 US US08/327,047 patent/US5474954A/en not_active Expired - Lifetime
- 1994-11-02 JP JP27005794A patent/JP3501520B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR970009670B1 (en) | 1997-06-17 |
| JPH07273404A (ja) | 1995-10-20 |
| US5474954A (en) | 1995-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3501520B2 (ja) | 半導体レーザーダイオード製造方法 | |
| JP2994525B2 (ja) | 面発光レーザ装置とその製造方法 | |
| US5711891A (en) | Wafer processing using thermal nitride etch mask | |
| US5658823A (en) | Semiconductor laser diode and manufacturing method therefor | |
| CA1151775A (en) | Batch processing of semiconductor devices | |
| US6171876B1 (en) | Self-aligned method for fabricating a ridge-waveguide semiconductor laser diode | |
| JP2000307184A (ja) | 半導体素子の製造方法 | |
| JPH1065268A (ja) | 面発光レーザの製造方法 | |
| JP3641636B2 (ja) | 自己整合コンタクトおよび側壁リフレクタを有する上面発光リッジ型ｖｃｓｅｌを作製する方法 | |
| JP3621752B2 (ja) | Ｉｉｉ−ｖ族半導体ゲート構造の製造方法 | |
| US4268537A (en) | Method for manufacturing a self-aligned contact in a grooved semiconductor surface | |
| US20070295977A1 (en) | Optical semiconductor device and method of manufacturing the same | |
| US7553774B2 (en) | Method of fabricating semiconductor optical device | |
| JP2002110654A (ja) | 半導体装置の製造方法 | |
| US4888085A (en) | Processes for their manufacture of monolithically integrated planar lasers differing in emission wavelengths | |
| US20230216278A1 (en) | Method for fabricating semiconductor device | |
| JPH11126782A (ja) | 半導体装置及びその製造方法 | |
| JPH07135247A (ja) | 半導体装置の製造方法 | |
| KR100437330B1 (ko) | 고출력 레이저 다이오드의 공정방법 | |
| KR100270610B1 (ko) | 이종접합 바이폴라 트랜지스터 제조방법 | |
| KR100261244B1 (ko) | 반도체 레이저 다이오드 및 그의 제조 방법 | |
| KR100223835B1 (ko) | 레이저 다이오드의 서브마운트 제조방법 | |
| JP2001024279A (ja) | 半導体レーザ素子の製造方法 | |
| KR100489478B1 (ko) | 반도체 레이저 다이오드 어레이 제조 방법 | |
| US20030077849A1 (en) | Method for fabricating ohmic contact layer in semiconductor devices |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20031202 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071212 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081212 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091212 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |