JP3495563B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3495563B2 JP3495563B2 JP17495297A JP17495297A JP3495563B2 JP 3495563 B2 JP3495563 B2 JP 3495563B2 JP 17495297 A JP17495297 A JP 17495297A JP 17495297 A JP17495297 A JP 17495297A JP 3495563 B2 JP3495563 B2 JP 3495563B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- aluminum
- metal
- semiconductor device
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05073—Single internal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05624—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01018—Argon [Ar]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01042—Molybdenum [Mo]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、リード線接着用の
ボンディングパッド部を好適に形成することのできる半
導体装置およびその製造方法に関する。
ボンディングパッド部を好適に形成することのできる半
導体装置およびその製造方法に関する。
【０００２】
【従来の技術】一般に、半導体装置の配線は、アルミニ
ウムまたはアルミニウム合金からなるアルミニウム金属
層の上部に金属シリサイドまたは金属ナイトライドから
なる低反射性金属化合物層を有する積層構造である。ア
ルミニウム金属層の上部に低反射性金属化合物層を備え
る理由は、以下の通りである。
ウムまたはアルミニウム合金からなるアルミニウム金属
層の上部に金属シリサイドまたは金属ナイトライドから
なる低反射性金属化合物層を有する積層構造である。ア
ルミニウム金属層の上部に低反射性金属化合物層を備え
る理由は、以下の通りである。
【０００３】すなわち、一般的にフォトリソグラフィー
技術を利用して、半導体基板上に金属配線パターン層を
形成する場合、基板上に積層した金属層の上に光硬化性
樹脂からなるマスクパターンを形成する時に、配線用の
金属層の表面の反射率が大きいと、パターン形成用の照
射光の反射によりマスク材の非照射設定部分に二次的に
光が当たり、マスクのパターンが不鮮明になり、マスク
パターンの欠陥を発生することがある。この現象はマス
クパターン形成時のハレーションと呼ばれている。マス
クパターンにおけるハレーションの発生は、形成された
金属配線パターン層の断線や細りを引き起こし、半導体
装置の性能や信頼性を低下させる。そこで、このハレー
ションを防止するために、パターン化しようとする配線
用金属層の上面に低反射率の金属化合物膜を積層する。
技術を利用して、半導体基板上に金属配線パターン層を
形成する場合、基板上に積層した金属層の上に光硬化性
樹脂からなるマスクパターンを形成する時に、配線用の
金属層の表面の反射率が大きいと、パターン形成用の照
射光の反射によりマスク材の非照射設定部分に二次的に
光が当たり、マスクのパターンが不鮮明になり、マスク
パターンの欠陥を発生することがある。この現象はマス
クパターン形成時のハレーションと呼ばれている。マス
クパターンにおけるハレーションの発生は、形成された
金属配線パターン層の断線や細りを引き起こし、半導体
装置の性能や信頼性を低下させる。そこで、このハレー
ションを防止するために、パターン化しようとする配線
用金属層の上面に低反射率の金属化合物膜を積層する。
【０００４】しかし、ハレーションを防止する低反射性
金属化合物層を構成する金属シリサイドまたは金属ナイ
トライドは、半導体装置にリード線を接続するためのボ
ンディング材料との密着性が悪く、しかも電気抵抗が高
い。そのため、配線層の表面の金属シリサイド層または
金属ナイトライド層上にボンディング材料を直接接続す
ることができないので、金属配線パターン層の形成後か
らリード線のボンディングまでの間に、フォトリソグラ
フィー技術等を利用して、リード線接続部分の金属シリ
サイド層または金属ナイトライド層を除去し、その部分
にボンディング材料を堆積してボンディングパッド部が
形成される。
金属化合物層を構成する金属シリサイドまたは金属ナイ
トライドは、半導体装置にリード線を接続するためのボ
ンディング材料との密着性が悪く、しかも電気抵抗が高
い。そのため、配線層の表面の金属シリサイド層または
金属ナイトライド層上にボンディング材料を直接接続す
ることができないので、金属配線パターン層の形成後か
らリード線のボンディングまでの間に、フォトリソグラ
フィー技術等を利用して、リード線接続部分の金属シリ
サイド層または金属ナイトライド層を除去し、その部分
にボンディング材料を堆積してボンディングパッド部が
形成される。
【０００５】金属配線パターン層の形成方法としてはス
パッタリング法が広く用いられている。この方法では、
図３の（ａ）に示すように、半導体基板１上にアルミニ
ウムまたはアルミニウム合金からなるアルミニウム金属
層２を形成した後、続いて、図３の（ｂ）に示すよう
に、前記アルミニウム金属層２の上に金属シリサイドま
たは金属ナイトライドからなる反射率の低い金属化合物
をスパッタリングにより堆積させる。ところが、この低
反射性金属化合物層３の堆積の結果、金属化合物層３と
前記アルミニウム金属層２との界面に、アルミニウムと
金属シリサイドまたは金属ナイトライドの構成金属との
共晶層４が発生する。これは、アルミニウム金属層２の
上に金属シリサイドまたは金属ナイトライドがスパッタ
リング法により堆積される際、その構成原子が大きな運
動エネルギーを有するため、通常の共晶発生温度以下で
あっても、共晶を生成してしまうためである。この時の
スパッタリング条件は、真空中で行われ、その他の条件
としては、一例を挙げると、印加電力；１．５ｋＷ、温
度；２４５℃、圧力；８ｍＴｏｒｒである。スパッタリ
ング時の真空状態、またはスパッタリング電力を印加し
た状態では、酸化膜は生成されず、その結果、共晶がで
きやすくなる。
パッタリング法が広く用いられている。この方法では、
図３の（ａ）に示すように、半導体基板１上にアルミニ
ウムまたはアルミニウム合金からなるアルミニウム金属
層２を形成した後、続いて、図３の（ｂ）に示すよう
に、前記アルミニウム金属層２の上に金属シリサイドま
たは金属ナイトライドからなる反射率の低い金属化合物
をスパッタリングにより堆積させる。ところが、この低
反射性金属化合物層３の堆積の結果、金属化合物層３と
前記アルミニウム金属層２との界面に、アルミニウムと
金属シリサイドまたは金属ナイトライドの構成金属との
共晶層４が発生する。これは、アルミニウム金属層２の
上に金属シリサイドまたは金属ナイトライドがスパッタ
リング法により堆積される際、その構成原子が大きな運
動エネルギーを有するため、通常の共晶発生温度以下で
あっても、共晶を生成してしまうためである。この時の
スパッタリング条件は、真空中で行われ、その他の条件
としては、一例を挙げると、印加電力；１．５ｋＷ、温
度；２４５℃、圧力；８ｍＴｏｒｒである。スパッタリ
ング時の真空状態、またはスパッタリング電力を印加し
た状態では、酸化膜は生成されず、その結果、共晶がで
きやすくなる。
【０００６】その後、図３の（ｃ）示すように、金属配
線層にボンディングパッド部を確保するために、マスク
５を形成し、フォトリソグラフィー工程や、エッチング
工程によって、局部的に金属化合物層３を除去する。し
かし、この工程によって、ボンディングパッド部とする
局所の共晶層４を十分に除去することは困難である。そ
の結果、図３の（ｄ）に示すように、組立時のボンディ
ング工程において本来ボンディングパッド部の表面とな
るべき局所に、アルミニウムとその上部に存在した金属
シリサイドまたは金属ナイトライドの構成金属との共晶
層４が存在するため、表面がアルミニウム層またはアル
ミニウム合金層であるものに比ベ、著しくボンディング
材料との密着性が低下してしまう。
線層にボンディングパッド部を確保するために、マスク
５を形成し、フォトリソグラフィー工程や、エッチング
工程によって、局部的に金属化合物層３を除去する。し
かし、この工程によって、ボンディングパッド部とする
局所の共晶層４を十分に除去することは困難である。そ
の結果、図３の（ｄ）に示すように、組立時のボンディ
ング工程において本来ボンディングパッド部の表面とな
るべき局所に、アルミニウムとその上部に存在した金属
シリサイドまたは金属ナイトライドの構成金属との共晶
層４が存在するため、表面がアルミニウム層またはアル
ミニウム合金層であるものに比ベ、著しくボンディング
材料との密着性が低下してしまう。
【０００７】
【発明が解決しようとする課題】半導体装置において、
配線とボンディング材料との密着性を向上させるために
は、複数の金属層からなる配線層中に生じた共晶層を完
全に除去するか、あるいは、そもそもの共晶の生成を防
止することが不可欠である。従来技術では、アルミニウ
ム金属層上に低反射性金属化合物層がスパッタリングに
より直接に堆積させられるため、共晶層の生成を防ぐこ
とは出来ない。また、一旦共晶層が生成されると、その
後の工程において、生成した共晶を充分に取り除くこと
も難しい。本発明は、半導体装置およびその製造方法に
おいて、このような共晶層の生成を簡便に防止すること
を課題とする。
配線とボンディング材料との密着性を向上させるために
は、複数の金属層からなる配線層中に生じた共晶層を完
全に除去するか、あるいは、そもそもの共晶の生成を防
止することが不可欠である。従来技術では、アルミニウ
ム金属層上に低反射性金属化合物層がスパッタリングに
より直接に堆積させられるため、共晶層の生成を防ぐこ
とは出来ない。また、一旦共晶層が生成されると、その
後の工程において、生成した共晶を充分に取り除くこと
も難しい。本発明は、半導体装置およびその製造方法に
おいて、このような共晶層の生成を簡便に防止すること
を課題とする。
【０００８】
【課題を解決するための手段】前記課題を解決するため
に、本発明の請求項１の半導体装置の製造方法は、処理
室内において半導体基板上にアルミニウム金属層を形成
する工程と、次いで前記処理室内に酸素原子を含む酸化
性ガスを導入し、前記アルミニウム金属層の表面にアル
ミニウム酸化物層を形成する工程と、次いで前記処理室
内を真空状態にし、前記アルミニウム酸化物層上にスパ
ッタリング法により低反射性金属化合物層を積層する工
程と、前記低反射性金属化合物層上にマスク材を積層す
る工程と、前記マスク材に覆われたところ以外の前記ア
ルミニウム酸化物層および前記低反射性金属化合物層を
除去し、ボンディングパット部を形成する工程とを備
え、前記アルミニウム酸化物層は、前記アルミニウム金
属層のアルミニウムと前記低反射性金属化合物層を構成
する元素との共晶層の発生を防止することを特徴とす
る。
に、本発明の請求項１の半導体装置の製造方法は、処理
室内において半導体基板上にアルミニウム金属層を形成
する工程と、次いで前記処理室内に酸素原子を含む酸化
性ガスを導入し、前記アルミニウム金属層の表面にアル
ミニウム酸化物層を形成する工程と、次いで前記処理室
内を真空状態にし、前記アルミニウム酸化物層上にスパ
ッタリング法により低反射性金属化合物層を積層する工
程と、前記低反射性金属化合物層上にマスク材を積層す
る工程と、前記マスク材に覆われたところ以外の前記ア
ルミニウム酸化物層および前記低反射性金属化合物層を
除去し、ボンディングパット部を形成する工程とを備
え、前記アルミニウム酸化物層は、前記アルミニウム金
属層のアルミニウムと前記低反射性金属化合物層を構成
する元素との共晶層の発生を防止することを特徴とす
る。
【０００９】
【００１０】
【００１１】
【００１２】
【００１３】
【００１４】
【００１５】 本発明の請求項２の半導体装置の製造方
法は、前記請求項１の製造方法において、前記アルミニ
ウム金属層をアルミニウムから構成することを特徴とす
る。
法は、前記請求項１の製造方法において、前記アルミニ
ウム金属層をアルミニウムから構成することを特徴とす
る。
【００１６】 本発明の請求項３の半導体装置の製造方
法は、前記請求項１の製造方法において、前記アルミニ
ウム金属層をアルミニウム合金から構成することを特徴
とする。
法は、前記請求項１の製造方法において、前記アルミニ
ウム金属層をアルミニウム合金から構成することを特徴
とする。
【００１７】 本発明の請求項４の半導体装置の製造方
法は、前記請求項１ないし３のいずれかの製造方法にお
いて、前記低反射性金属化合物層を金属シリサイドから
構成することを特徴する。
法は、前記請求項１ないし３のいずれかの製造方法にお
いて、前記低反射性金属化合物層を金属シリサイドから
構成することを特徴する。
【００１８】 本発明の請求項５の半導体装置の製造方
法は、前記請求項１ないし３のいずれかの製造方法にお
いて、前記低反射性金属化合物層を金属ナイトライドか
ら構成することを特徴する。
法は、前記請求項１ないし３のいずれかの製造方法にお
いて、前記低反射性金属化合物層を金属ナイトライドか
ら構成することを特徴する。
【００１９】 本発明の請求項６の半導体装置の製造方
法は、前記請求項４の製造方法において、前記金属シリ
サイドがモリブデンシリサイドであることを特徴とす
る。
法は、前記請求項４の製造方法において、前記金属シリ
サイドがモリブデンシリサイドであることを特徴とす
る。
【００２０】 本発明の請求項７の半導体装置の製造方
法は、前記請求項１ないし６のいずれかの製造方法にお
いて、前記アルミニウム酸化物層の厚みを３ｎｍから１
０ｎｍとすることを特徴とする。
法は、前記請求項１ないし６のいずれかの製造方法にお
いて、前記アルミニウム酸化物層の厚みを３ｎｍから１
０ｎｍとすることを特徴とする。
【００２１】
【発明の実施の形態】本発明にかかる半導体装置の製造
工程を図１に示す。図１の（ａ）に示すように、まず、
半導体基板１の上にアルミニウムまたはアルミニウム合
金からなるアルミニウム金属層２を形成する。その後、
この半導体基板を設置した処理室内に、Ｏ３ 、ＮＯ
２ 、Ｎ２ Ｏ、Ｏ２ などの酸素原子を含む酸化性ガス
を導入することにより、あるいは、これらのガスを含む
雰囲気中に半導体基板を保持することにより、図１の
（ｂ）に示すように、アルミニウム金属層２の表面にア
ルミニウム酸化物層１０を生成させる。次に、図１
（ｃ）に示すように、スパッタリングにより金属シリサ
イドまたは金属ナイトライドからなる低反射性金属化合
物層３を積層する。スパッタリングにより形成される低
反射性金属化合物層３と直接に接するのはアルミニウム
酸化物層１０であるので、金属アルミニウムと前記低反
射性金属化合物層３を構成する元素との共晶層が生成さ
れることがなくなる。
工程を図１に示す。図１の（ａ）に示すように、まず、
半導体基板１の上にアルミニウムまたはアルミニウム合
金からなるアルミニウム金属層２を形成する。その後、
この半導体基板を設置した処理室内に、Ｏ３ 、ＮＯ
２ 、Ｎ２ Ｏ、Ｏ２ などの酸素原子を含む酸化性ガス
を導入することにより、あるいは、これらのガスを含む
雰囲気中に半導体基板を保持することにより、図１の
（ｂ）に示すように、アルミニウム金属層２の表面にア
ルミニウム酸化物層１０を生成させる。次に、図１
（ｃ）に示すように、スパッタリングにより金属シリサ
イドまたは金属ナイトライドからなる低反射性金属化合
物層３を積層する。スパッタリングにより形成される低
反射性金属化合物層３と直接に接するのはアルミニウム
酸化物層１０であるので、金属アルミニウムと前記低反
射性金属化合物層３を構成する元素との共晶層が生成さ
れることがなくなる。
【００２２】 なお、配線の積層構造としては、アルミ
ニウムあるいはアルミニウム合金からなるアルミニウム
金属層の上部に金属シリサイドまたは金属ナイトライド
からなる低反射性金属化合物層を有する構造であれば、
その下部構造については問わない。また、上部の低反射
性金属化合物層は単層または積層であってもかまわない
が、その構成材料として、モリブデンシリサイドを用い
た場合は、特に、アルミニウムと合金を生成し易いた
め、本発明の配線積層構造が極めて有効になる。スパッ
タリング等の堆積手段により蒸着形成した直後のアルミ
ニウム金属層２の表面は、金属アルミニウムが露出した
状態となっており、かつ高い活性状態を維持しているた
め、このような表面のアルミニウムは、酸素原子を含む
酸化性ガスの導入により、かかる表面に供給された酸化
性ガス中に含まれる酸素と化合し、容易に酸化物とな
る。アルミニウム酸化物はボンディングパッド部形成の
ために実施されるエッチング工程で容易に除去すること
ができる。そのため、形成したボンディングパッド部の
表面にはアルミニウム酸化物は存在せず、良好なボンデ
ィングが可能となる。
ニウムあるいはアルミニウム合金からなるアルミニウム
金属層の上部に金属シリサイドまたは金属ナイトライド
からなる低反射性金属化合物層を有する構造であれば、
その下部構造については問わない。また、上部の低反射
性金属化合物層は単層または積層であってもかまわない
が、その構成材料として、モリブデンシリサイドを用い
た場合は、特に、アルミニウムと合金を生成し易いた
め、本発明の配線積層構造が極めて有効になる。スパッ
タリング等の堆積手段により蒸着形成した直後のアルミ
ニウム金属層２の表面は、金属アルミニウムが露出した
状態となっており、かつ高い活性状態を維持しているた
め、このような表面のアルミニウムは、酸素原子を含む
酸化性ガスの導入により、かかる表面に供給された酸化
性ガス中に含まれる酸素と化合し、容易に酸化物とな
る。アルミニウム酸化物はボンディングパッド部形成の
ために実施されるエッチング工程で容易に除去すること
ができる。そのため、形成したボンディングパッド部の
表面にはアルミニウム酸化物は存在せず、良好なボンデ
ィングが可能となる。
【００２３】前記アルミニウム酸化物の膜厚は、導入さ
れる酸化性ガスの分圧、酸化性ガス雰囲気中での保持時
間、形成温度によって、変化する。形成したアルミニウ
ム酸化物の膜厚か薄すぎる場合、共晶の防止効果が十分
でなく、逆に、アルミニウム酸化物の膜厚が厚すぎる場
合、その後に実施されるボンディングパッド部形成のた
めのフォトリソグラフィー工程およびエッチング工程
（図１（ｄ））で酸化膜の除去に時間を要することにな
るため、実用的ではなくなる。このような観点から好適
なアルミニウム酸化物層１０の膜厚は、３ｎｍ〜ｌ０ｎ
ｍである。
れる酸化性ガスの分圧、酸化性ガス雰囲気中での保持時
間、形成温度によって、変化する。形成したアルミニウ
ム酸化物の膜厚か薄すぎる場合、共晶の防止効果が十分
でなく、逆に、アルミニウム酸化物の膜厚が厚すぎる場
合、その後に実施されるボンディングパッド部形成のた
めのフォトリソグラフィー工程およびエッチング工程
（図１（ｄ））で酸化膜の除去に時間を要することにな
るため、実用的ではなくなる。このような観点から好適
なアルミニウム酸化物層１０の膜厚は、３ｎｍ〜ｌ０ｎ
ｍである。
【００２４】この金属化合物層３の局所除去工程の終了
後、図１（ｅ）に示すように、アルミニウム金属層２の
局所表面にアルミニウムが露出したボンディングパッド
部１１が形成される。
後、図１（ｅ）に示すように、アルミニウム金属層２の
局所表面にアルミニウムが露出したボンディングパッド
部１１が形成される。
【００２５】
【実施例】以下に、本発明の実施例を比較例とともに示
す。
す。
【００２６】（実施例１）半導体基板上に、スパッタリ
ング法でＡｌ−Ｓｉ（１．０％）−Ｃｕ（０．５％）合
金層を形成した後、処理室内にアルゴンおよび酸素をそ
れぞれ流量７０ｃｍ3 ／ｓｅｃおよび１０ｃｍ3 ／ｓｅ
ｃで導入して、圧力８ｍＴｏｒｒで２０秒間保持した
後、引き続いてスパッタリング法で２４５℃にてモリブ
デンシリサイド層を前記合金層の上に形成した。このサ
ンプルを透過電子顕微鏡で解析したところ、Ａｌ−Ｓｉ
−Ｃｕ合金層とモリブデンシリサイド層との界面のアル
ミニウム酸化物層の層厚は５ｎｍであった。さらに、ボ
ンディングパッド部の露出したＡｌ−Ｓｉ−Ｃｕ合金層
の表面を、Ｘ線を光源としたオージェ電子分光法によ
り、解析したところ、Ｘ線スペクトル強度は、図２に示
すようになった。なお、縦軸はＸ線強度を示し、横軸は
オージェ電子分光分析時のスパッタリング時間を示して
いる。このスパッタリング時間に比例して、ボンディン
グパッド部表面からの測定深度は高まる。この図のグラ
フを見ると明らかなように、アルミニウムに対してモリ
ブデンの量は少なく、共晶層の存在していないことが確
認できる。また、上部のモリブデンシリサイド層を局部
的に除去し、ボンディングパッド部を形成した後、この
局部にボンディングを行った。ボンディング対象個数
は、１０００個とした。１０００個全数のボンディング
が、ボンディングパワー１５（相対値）で、実現され
た。このボンディングパワーとは、超音波によりボンデ
ィングを行う際の印加強度の相対値であり、このパワー
値が小さければそれだけボンディングの密着性が良いこ
とになり、ボンディングパッド部のボンディング特性を
評価する目安となる値である。従来はパワー値３０で実
施していたことを考慮すると、本実施例では、このボン
ディングパワーが１５であったことで、本実施例におけ
るボンディングパッド部のボンディング特性が良好であ
ることが確認できた。
ング法でＡｌ−Ｓｉ（１．０％）−Ｃｕ（０．５％）合
金層を形成した後、処理室内にアルゴンおよび酸素をそ
れぞれ流量７０ｃｍ3 ／ｓｅｃおよび１０ｃｍ3 ／ｓｅ
ｃで導入して、圧力８ｍＴｏｒｒで２０秒間保持した
後、引き続いてスパッタリング法で２４５℃にてモリブ
デンシリサイド層を前記合金層の上に形成した。このサ
ンプルを透過電子顕微鏡で解析したところ、Ａｌ−Ｓｉ
−Ｃｕ合金層とモリブデンシリサイド層との界面のアル
ミニウム酸化物層の層厚は５ｎｍであった。さらに、ボ
ンディングパッド部の露出したＡｌ−Ｓｉ−Ｃｕ合金層
の表面を、Ｘ線を光源としたオージェ電子分光法によ
り、解析したところ、Ｘ線スペクトル強度は、図２に示
すようになった。なお、縦軸はＸ線強度を示し、横軸は
オージェ電子分光分析時のスパッタリング時間を示して
いる。このスパッタリング時間に比例して、ボンディン
グパッド部表面からの測定深度は高まる。この図のグラ
フを見ると明らかなように、アルミニウムに対してモリ
ブデンの量は少なく、共晶層の存在していないことが確
認できる。また、上部のモリブデンシリサイド層を局部
的に除去し、ボンディングパッド部を形成した後、この
局部にボンディングを行った。ボンディング対象個数
は、１０００個とした。１０００個全数のボンディング
が、ボンディングパワー１５（相対値）で、実現され
た。このボンディングパワーとは、超音波によりボンデ
ィングを行う際の印加強度の相対値であり、このパワー
値が小さければそれだけボンディングの密着性が良いこ
とになり、ボンディングパッド部のボンディング特性を
評価する目安となる値である。従来はパワー値３０で実
施していたことを考慮すると、本実施例では、このボン
ディングパワーが１５であったことで、本実施例におけ
るボンディングパッド部のボンディング特性が良好であ
ることが確認できた。
【００２７】（実施例２）半導体基板上に、スパッタリ
ング法でＡ−Ｓｉ（１．０％）−Ｃｕ（０．５％）合金
層を形成した後、処理室内にアルゴンおよび酸素をそれ
ぞれ流量７０ｃｍ3 ／ｓｅｃおよび２０ｃｍ3 ／ｓｅｃ
で導入して、圧力８ｍＴｏｒｒで２０秒間保持した後、
引き続いてスパッタリング法で形成温度２４５℃にてモ
リブデンシリサイドを形成した。このサンプルを透過電
子顕微鏡で解折したところ、Ａｌ−Ｓｉ−Ｃｕ合金層と
モリブデンシリサイト層との界面のアルミニウム酸化物
層の層厚は７ｎｍであった。また、上部のモリブデンシ
リサイド層を除去し、ボンディングパッド部を形成した
後、ボンディングを行ったところ、ボンディングパワー
２５（相対値）で、１０００個全数がボンディングでき
た。このボンディングパワー２５という値は、前述のよ
うに、従来のパワー値３０に比較して小さく、本実施例
の半導体装置のボンディングパッド部のボンディング特
性は、従来に比べて良好であり、実用上好適であること
が分かった。
ング法でＡ−Ｓｉ（１．０％）−Ｃｕ（０．５％）合金
層を形成した後、処理室内にアルゴンおよび酸素をそれ
ぞれ流量７０ｃｍ3 ／ｓｅｃおよび２０ｃｍ3 ／ｓｅｃ
で導入して、圧力８ｍＴｏｒｒで２０秒間保持した後、
引き続いてスパッタリング法で形成温度２４５℃にてモ
リブデンシリサイドを形成した。このサンプルを透過電
子顕微鏡で解折したところ、Ａｌ−Ｓｉ−Ｃｕ合金層と
モリブデンシリサイト層との界面のアルミニウム酸化物
層の層厚は７ｎｍであった。また、上部のモリブデンシ
リサイド層を除去し、ボンディングパッド部を形成した
後、ボンディングを行ったところ、ボンディングパワー
２５（相対値）で、１０００個全数がボンディングでき
た。このボンディングパワー２５という値は、前述のよ
うに、従来のパワー値３０に比較して小さく、本実施例
の半導体装置のボンディングパッド部のボンディング特
性は、従来に比べて良好であり、実用上好適であること
が分かった。
【００２８】（比較例１）半導体基板上に、スパッタリ
ング法でＡｌ−Ｓｉ（１．０％）−Ｃｕ（０．５％）合
金層を形成した後、連続的にスパッタリング法により２
４５℃にてモリブデンシリサイドを形成した。このサン
プルをエネルギー分散型Ｘ線分折装置で分析したとこ
ろ、Ａｌ−Ｓｉ−Ｃｕ合金層とモリブデンシリサイド層
との層間にアルミニウムとモリブデンとの共晶が観察さ
れた。さらに、Ｘ線を光源としたオージェ電子分光法で
のＡｌ−Ｓｉ−Ｃｕ合金の表面を解析したところ、ボン
ディングパッド部のＸ線スペクトル強度は、図４に示す
ようになった。この図のグラフを見ると分かるように、
アルミニウムに対してモリブデンの量が多く、共晶が存
在していることが分かる。
ング法でＡｌ−Ｓｉ（１．０％）−Ｃｕ（０．５％）合
金層を形成した後、連続的にスパッタリング法により２
４５℃にてモリブデンシリサイドを形成した。このサン
プルをエネルギー分散型Ｘ線分折装置で分析したとこ
ろ、Ａｌ−Ｓｉ−Ｃｕ合金層とモリブデンシリサイド層
との層間にアルミニウムとモリブデンとの共晶が観察さ
れた。さらに、Ｘ線を光源としたオージェ電子分光法で
のＡｌ−Ｓｉ−Ｃｕ合金の表面を解析したところ、ボン
ディングパッド部のＸ線スペクトル強度は、図４に示す
ようになった。この図のグラフを見ると分かるように、
アルミニウムに対してモリブデンの量が多く、共晶が存
在していることが分かる。
【００２９】この図４と前述の図２とを比較すると、ス
パッタリング時間が１５分で、モリブデン／アルミニウ
ムの相対比が２倍も異なり、アルミニウムの堆積後にそ
の表面に酸化物を形成することで、Ｍｏ−Ａｌの共晶物
の生成がなく、モリブデンを含まないアルミニウムから
なるボンディングパッド部が形成されていることが分か
る。また、上部のモリブデンシリサイド層を除去し、ボ
ンディングパッド部を形成した後、ボンディングを行っ
たところ、ボンディングパワー３０（相対値）で、１０
００個全数かボンディングされた。ボンディングパワー
３０という値は、前述のように、従来の一般的な半導体
装置におけるボンディング特性を示しており、この比較
例の半導体装置のボンディングパッド部のボンディング
特性は、実用上好ましくない程度であることが分かっ
た。
パッタリング時間が１５分で、モリブデン／アルミニウ
ムの相対比が２倍も異なり、アルミニウムの堆積後にそ
の表面に酸化物を形成することで、Ｍｏ−Ａｌの共晶物
の生成がなく、モリブデンを含まないアルミニウムから
なるボンディングパッド部が形成されていることが分か
る。また、上部のモリブデンシリサイド層を除去し、ボ
ンディングパッド部を形成した後、ボンディングを行っ
たところ、ボンディングパワー３０（相対値）で、１０
００個全数かボンディングされた。ボンディングパワー
３０という値は、前述のように、従来の一般的な半導体
装置におけるボンディング特性を示しており、この比較
例の半導体装置のボンディングパッド部のボンディング
特性は、実用上好ましくない程度であることが分かっ
た。
【００３０】
【発明の効果】以上説明したように、本発明によれば、
アルミニウムまたはアルミニウム合金からなるアルミニ
ウム金属層を形成後、その上部の金属シリサイドまたは
全属ナイトライドからなる低反射性金属化合物層を形成
する前に、アルミニウム金属層の表面にアルミニウム酸
化物層を生成させることにより、配線のボンディング表
面となるアルミニウム金属層の表面に、アルミニウムと
前記金属シリサイドまたは金展ナイトライドの構成金属
との共晶が発生するのを簡便に防止でき、ボンディング
パッド部とボンディング材料との密着性を向上すること
ができる。
アルミニウムまたはアルミニウム合金からなるアルミニ
ウム金属層を形成後、その上部の金属シリサイドまたは
全属ナイトライドからなる低反射性金属化合物層を形成
する前に、アルミニウム金属層の表面にアルミニウム酸
化物層を生成させることにより、配線のボンディング表
面となるアルミニウム金属層の表面に、アルミニウムと
前記金属シリサイドまたは金展ナイトライドの構成金属
との共晶が発生するのを簡便に防止でき、ボンディング
パッド部とボンディング材料との密着性を向上すること
ができる。
【図１】（ａ）〜（ｅ）は本発明にかかる半導体装置の
製造工程を示す縦断面図である。
製造工程を示す縦断面図である。
【図２】本発明の実施例１の半導体装置のポンディング
パッド部のオージェ電子分光法によるＸ線スペクトル強
度を示すグラフである。
パッド部のオージェ電子分光法によるＸ線スペクトル強
度を示すグラフである。
【図３】（ａ）〜（ｄ）は従来の半導体装置の製造工程
を示す縦断面図である。
を示す縦断面図である。
【図４】比較例１の半導体装置のボンディンクパッド部
のオージェ電子分光法によるＸ線スペクトル強度を示す
グラフである。
のオージェ電子分光法によるＸ線スペクトル強度を示す
グラフである。
１ 半導体基板
２ アルミニウム金属層
３ 低反射性金属化合物層
４ アルミニウム金属層のアルミニウムと上部の低反射
性金属化合物層の構成金属との共晶層 ５ ボンディングパッド部を形成するためのマスク材 １０ アルミニウム酸化物層 １１ ボンディングパッド部
性金属化合物層の構成金属との共晶層 ５ ボンディングパッド部を形成するためのマスク材 １０ アルミニウム酸化物層 １１ ボンディングパッド部
Claims (7)
- 【請求項１】 処理室内において半導体基板上にアルミ
ニウム金属層を形成する工程と、 次いで、前記処理室内に酸素原子を含む酸化性ガスを導
入し、前記アルミニウム金属層の表面にアルミニウム酸
化物層を形成する工程と、 次いで、前記処理室内を真空状態にし、前記アルミニウ
ム酸化物層上にスパッタリング法により低反射性金属化
合物層を積層する工程と、 前記低反射性金属化合物層上にマスク材を積層する工程
と、 前記マスク材に覆われたところ以外の前記アルミニウム
酸化物層および前記低反射性金属化合物層を除去し、ボ
ンディングパット部を形成する工程とを備え、 前記アルミニウム酸化物層は、前記アルミニウム金属層
のアルミニウムと前記低反射性金属化合物層を構成する
元素との共晶層の発生を防止することを特徴とする半導
体装置の製造方法。 - 【請求項２】 前記アルミニウム金属層をアルミニウム
から構成することを特徴とする請求項１に記載の半導体
装置の製造方法。 - 【請求項３】 前記アルミニウム金属層をアルミニウム
合金から構成することを特徴とする請求項１に記載の半
導体装置の製造方法。 - 【請求項４】 前記低反射性金属化合物層を金属シリサ
イドから構成することを特徴する請求項１ないし３のい
ずれかに記載の半導体装置の製造方法。 - 【請求項５】 前記低反射性金属化合物層を金属ナイト
ライドから構成することを特徴する請求項１ないし３の
いずれかに記載の半導体装置の製造方法。 - 【請求項６】 前記金属シリサイドがモリブデンシリサ
イドであることを特徴とする請求項４に記載の半導体装
置の製造方法。 - 【請求項７】 前記アルミニウム酸化物層の厚みを３ｎ
ｍから１０ｎｍとすることを特徴とする請求項１ないし
６のいずれかに記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17495297A JP3495563B2 (ja) | 1997-06-30 | 1997-06-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17495297A JP3495563B2 (ja) | 1997-06-30 | 1997-06-30 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1126499A JPH1126499A (ja) | 1999-01-29 |
| JP3495563B2 true JP3495563B2 (ja) | 2004-02-09 |
Family
ID=15987613
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17495297A Expired - Fee Related JP3495563B2 (ja) | 1997-06-30 | 1997-06-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3495563B2 (ja) |
-
1997
- 1997-06-30 JP JP17495297A patent/JP3495563B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1126499A (ja) | 1999-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2545184B2 (ja) | 半導体装置およびその製造方法 | |
| US4937652A (en) | Semiconductor device and method of manufacturing the same | |
| JP3435194B2 (ja) | 半導体装置の配線層形成方法及び半導体装置 | |
| FR2774809A1 (fr) | Structure de couches barriere comportant deux couches et procede de fabrication | |
| JP2001203205A (ja) | 半導体装置及びその製造方法 | |
| JP2773072B2 (ja) | 半導体素子の金属配線の形成方法 | |
| JP3495563B2 (ja) | 半導体装置の製造方法 | |
| TWI742251B (zh) | 半導體裝置及其製造方法 | |
| FR2477772A1 (fr) | Procede pour faire adherer une couche de passivation sur des zones dorees d'un semi-conducteur | |
| JP4005295B2 (ja) | 半導体装置の製造方法 | |
| JP3194793B2 (ja) | 半導体装置の製造方法 | |
| JP3400353B2 (ja) | 半導体装置の製造方法 | |
| JPH0653216A (ja) | 半導体装置およびその製造方法 | |
| JP3168400B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH09199593A (ja) | 半導体装置およびその製造方法 | |
| JPH10294314A (ja) | 半導体装置およびその製造方法 | |
| JP3137719B2 (ja) | 半導体装置の製造方法 | |
| US20070026663A1 (en) | A semiconductor device and method for manufacturing the semiconductor device | |
| JP2757797B2 (ja) | 配線層形成方法およびその装置 | |
| JPH09139424A (ja) | 半導体装置およびその製造方法 | |
| JP3371967B2 (ja) | 配線形成方法 | |
| JPH11354466A (ja) | 接点用開口を有する半導体基板に接点を形成する方法 | |
| JP2001250829A (ja) | 金属配線製造方法 | |
| JP3700322B2 (ja) | 半導体装置及びその製造方法 | |
| JPH06267888A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031028 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071121 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071121 Year of fee payment: 4 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071121 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081121 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081121 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091121 Year of fee payment: 6 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091121 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101121 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101121 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111121 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111121 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121121 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121121 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131121 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |