JP3464497B2 - 装置、水平ブランキング信号発生器および水平偏向システム - Google Patents
装置、水平ブランキング信号発生器および水平偏向システムInfo
- Publication number
- JP3464497B2 JP3464497B2 JP35312192A JP35312192A JP3464497B2 JP 3464497 B2 JP3464497 B2 JP 3464497B2 JP 35312192 A JP35312192 A JP 35312192A JP 35312192 A JP35312192 A JP 35312192A JP 3464497 B2 JP3464497 B2 JP 3464497B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frequency
- horizontal
- phase
- timing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
- H04N3/24—Blanking circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Details Of Television Scanning (AREA)
- Synchronizing For Television (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、テレビジョンおよび
テレビジョンに類似の装置における周期システムの分野
に、更に具体的には、倍数走査周波数動作用の水平ブラ
ンキング信号の発生に関するものである。例えば、水平
ブランキング信号は２ｆH で発生される。ここにｆH は
通常（従来）の水平走査周波数である。
テレビジョンに類似の装置における周期システムの分野
に、更に具体的には、倍数走査周波数動作用の水平ブラ
ンキング信号の発生に関するものである。例えば、水平
ブランキング信号は２ｆH で発生される。ここにｆH は
通常（従来）の水平走査周波数である。
【０００２】
【発明の背景】フォールドオーバの全くないビデオ信号
を得るには、正確な幅と偏向および／またはビデオのタ
イミングが重要である。この様なことは、倍数水平周波
数（ｎｆH ）で、しかも過走査量の少ない形で動作する
高級な（ハイエンド）受像機において特に重要である。
通常の走査周波数の場合には１０％〜１２％という過走
査量が一般的であるが、これに比較すると倍数周波数走
査の場合の過走査量は、約５％〜７％である。従って、
水平ブランキング信号のタイミングに対してより一層の
正確さが要求される。
を得るには、正確な幅と偏向および／またはビデオのタ
イミングが重要である。この様なことは、倍数水平周波
数（ｎｆH ）で、しかも過走査量の少ない形で動作する
高級な（ハイエンド）受像機において特に重要である。
通常の走査周波数の場合には１０％〜１２％という過走
査量が一般的であるが、これに比較すると倍数周波数走
査の場合の過走査量は、約５％〜７％である。従って、
水平ブランキング信号のタイミングに対してより一層の
正確さが要求される。
【０００３】通常は、水平ブランキング信号は、高圧フ
ライバック変成器の２次巻線に生じる低電圧のパルスか
ら取出される。この技法における問題は、パルスの立上
がり時間が、高圧パルスによって生成される水平ヨーク
電流帰線期間内におけるビデオを適切に消去するに十分
なほど速くないということである。更にパルスを強く微
分し、ついでパルス幅を拡張して十分に広くしない限
り、ブランキングの開始タイミングは、必要とする時点
よりも遅れてしまう。都合の悪いことには、強く微分す
ると、フライバックのリンギングパルスがその回路を十
分トリガできる高さになったとき、ブランキング回路を
誤ってトリガするという形の、また別の問題を引き起こ
す。
ライバック変成器の２次巻線に生じる低電圧のパルスか
ら取出される。この技法における問題は、パルスの立上
がり時間が、高圧パルスによって生成される水平ヨーク
電流帰線期間内におけるビデオを適切に消去するに十分
なほど速くないということである。更にパルスを強く微
分し、ついでパルス幅を拡張して十分に広くしない限
り、ブランキングの開始タイミングは、必要とする時点
よりも遅れてしまう。都合の悪いことには、強く微分す
ると、フライバックのリンギングパルスがその回路を十
分トリガできる高さになったとき、ブランキング回路を
誤ってトリガするという形の、また別の問題を引き起こ
す。
【０００４】これらの問題を解決するための既知の一方
法では、容量性分圧器を構成するように配置した２個の
キャパシタを使用している。この方法によれば、２次巻
線のリンギング問題が解消し、かつ２次巻線を利用する
対策に比べて一層良いタイミングが得られる。しかし、
この方法は、その分圧器中に少なくとも１個の高圧キャ
パシタを使わねばならない点に問題がある。
法では、容量性分圧器を構成するように配置した２個の
キャパシタを使用している。この方法によれば、２次巻
線のリンギング問題が解消し、かつ２次巻線を利用する
対策に比べて一層良いタイミングが得られる。しかし、
この方法は、その分圧器中に少なくとも１個の高圧キャ
パシタを使わねばならない点に問題がある。
【０００５】もう一つ別の方法は、帰線期間に先行する
タイミング信号からブランキング・パルスを発生させる
ことである。これは、１対のワンショット単安定マルチ
バイブレータを使用することによって行うことができ
る。ワンショット・マルチバイブレータの第１のもの
は、水平同期信号の１つによりトリガされ、ほぼ完全水
平走査線１本分の初期遅延を決定する。第２のワンショ
ット・マルチバイブレータは、この遅延の終りに第１の
ワンショット・マルチバイブレータの出力によりトリガ
されて、パルス幅を決定する。しかし、ワンショット・
マルチバイブレータには、例えば、ブランキングのタイ
ミングを不正確にしてしまう、誤トリガ作用という様
な、付帯的な問題がある。
タイミング信号からブランキング・パルスを発生させる
ことである。これは、１対のワンショット単安定マルチ
バイブレータを使用することによって行うことができ
る。ワンショット・マルチバイブレータの第１のもの
は、水平同期信号の１つによりトリガされ、ほぼ完全水
平走査線１本分の初期遅延を決定する。第２のワンショ
ット・マルチバイブレータは、この遅延の終りに第１の
ワンショット・マルチバイブレータの出力によりトリガ
されて、パルス幅を決定する。しかし、ワンショット・
マルチバイブレータには、例えば、ブランキングのタイ
ミングを不正確にしてしまう、誤トリガ作用という様
な、付帯的な問題がある。
【０００６】
【発明の概要】この発明の構成による優れた解決法は、
１ｆH で動作する第１の位相ロックループ（ＰＬＬ）と
２ｆH で動作する第２の位相ロックループを有する倍数
水平周波数同期回路に対して、特に有効である。このよ
うな第１および第２の位相ロックループを有する同期回
路と、３２ｆH 発振器の出力を１６分周して２ｆH 信号
を得る回路は、１９９１年８月２７日発行の米国特許第
５，０４３，８１３号に、および１９９１年１０月２日
にＥＰ０４４９１９８Ａ２として公告されたヨーロッパ
特許出願第９１１０４７４９．６号（ヨーロッパ特許第
０，４７３，７７１号）に記載されている。
１ｆH で動作する第１の位相ロックループ（ＰＬＬ）と
２ｆH で動作する第２の位相ロックループを有する倍数
水平周波数同期回路に対して、特に有効である。このよ
うな第１および第２の位相ロックループを有する同期回
路と、３２ｆH 発振器の出力を１６分周して２ｆH 信号
を得る回路は、１９９１年８月２７日発行の米国特許第
５，０４３，８１３号に、および１９９１年１０月２日
にＥＰ０４４９１９８Ａ２として公告されたヨーロッパ
特許出願第９１１０４７４９．６号（ヨーロッパ特許第
０，４７３，７７１号）に記載されている。
【０００７】この第１の位相ロックループは、ｎｆH 発
振器、例えば３２ｆH 発振器を有し、入来ビデオ信号に
同期化される。第２の位相ロックループは、水平偏向回
路に同期化される。１ｆH から２ｆH への変換器回路、
それは３２ｆH ／１６分周カウンタとして構成すること
ができるが、３２ｆH 発振器に応動し、第１の位相ロッ
クループの１ｆH 出力によって同期化される。この分周
器は、３２ｆH 信号をカウント値１６により繰返しカウ
ントダウンすることによって第２の位相ロックループ用
の３２ｆH ／１６（すなわち２ｆH ）の駆動信号を生成
する。この発明の構成によれは、３２ｆH ／１６分周器
から取出した同じ同期信号は２ｆH で動作するＲＧＢ駆
動回路をブランキングするためのタイミング信号源とな
る。更にまた、分周用カウンタに、１６以外の分周カウ
ント値を与える所望の数を事前ローディングしておくこ
とによって、ブランキング信号の位相を増分調整するこ
とが可能になる。
振器、例えば３２ｆH 発振器を有し、入来ビデオ信号に
同期化される。第２の位相ロックループは、水平偏向回
路に同期化される。１ｆH から２ｆH への変換器回路、
それは３２ｆH ／１６分周カウンタとして構成すること
ができるが、３２ｆH 発振器に応動し、第１の位相ロッ
クループの１ｆH 出力によって同期化される。この分周
器は、３２ｆH 信号をカウント値１６により繰返しカウ
ントダウンすることによって第２の位相ロックループ用
の３２ｆH ／１６（すなわち２ｆH ）の駆動信号を生成
する。この発明の構成によれは、３２ｆH ／１６分周器
から取出した同じ同期信号は２ｆH で動作するＲＧＢ駆
動回路をブランキングするためのタイミング信号源とな
る。更にまた、分周用カウンタに、１６以外の分周カウ
ント値を与える所望の数を事前ローディングしておくこ
とによって、ブランキング信号の位相を増分調整するこ
とが可能になる。
【０００８】
【詳細な説明と実施例】２ｆH 走査用の水平同期回路で
あって、２個の位相ロックループを利用した回路１０が
図１に示されている。ワンチップ・プロセッサ１２は、
中間周波数（ＩＦ）、ビデオ、ルミナンス、クロミナン
ス処理および偏向の各機能を行う。このワンチップ・プ
ロセッサ１２内の位相ロックループ１４は、電圧制御発
振器１３からの３２ｆH クロック信号を３２で割ること
により１ｆH の出力を発生させる。この１ｆH 出力は、
位相ロックループ１４により、入来ビデオ信号の水平同
期成分に同期している。除数１６の除算回路１６は、１
ｆH 対２ｆH の周波数変換器を形成し、３２ｆH の発振
器出力を公称カウント値１６で割ることにより、２ｆH
出力を生成する。１ｆH 出力は、除数１６の除算回路を
同期させるために使用される。
あって、２個の位相ロックループを利用した回路１０が
図１に示されている。ワンチップ・プロセッサ１２は、
中間周波数（ＩＦ）、ビデオ、ルミナンス、クロミナン
ス処理および偏向の各機能を行う。このワンチップ・プ
ロセッサ１２内の位相ロックループ１４は、電圧制御発
振器１３からの３２ｆH クロック信号を３２で割ること
により１ｆH の出力を発生させる。この１ｆH 出力は、
位相ロックループ１４により、入来ビデオ信号の水平同
期成分に同期している。除数１６の除算回路１６は、１
ｆH 対２ｆH の周波数変換器を形成し、３２ｆH の発振
器出力を公称カウント値１６で割ることにより、２ｆH
出力を生成する。１ｆH 出力は、除数１６の除算回路を
同期させるために使用される。
【０００９】この周波数変換器によって発生した３２ｆ
H ／１６タイミング信号の位相は、入来ビデオ信号の同
期成分に関して調整することができる。この調整は、３
２ｆH のパルスをカウント・ダウンする分周用カウント
回路１６に、始動カウント数を事前にロードすることに
より達成される。この始動カウント数は例えば２μ秒の
ステップで位相を都合よく調整するために、マイクロプ
ロセッサ（図示せず）から供給することができる。その
ような位相調整システムは、１９９１年１０月２日にＥ
Ｐ０４４９１３０Ａ２として公告されたヨーロッパ特許
出願第９１１０４５２０．１号（ヨーロッパ特許第０，
４４９，１３０号、特開平７−７９３６０対応）に記載
されている。
H ／１６タイミング信号の位相は、入来ビデオ信号の同
期成分に関して調整することができる。この調整は、３
２ｆH のパルスをカウント・ダウンする分周用カウント
回路１６に、始動カウント数を事前にロードすることに
より達成される。この始動カウント数は例えば２μ秒の
ステップで位相を都合よく調整するために、マイクロプ
ロセッサ（図示せず）から供給することができる。その
ような位相調整システムは、１９９１年１０月２日にＥ
Ｐ０４４９１３０Ａ２として公告されたヨーロッパ特許
出願第９１１０４５２０．１号（ヨーロッパ特許第０，
４４９，１３０号、特開平７−７９３６０対応）に記載
されている。
【００１０】３２ｆH ／１６タイミング信号は、第２の
位相ロックループ１８を出力偏向段２０に同期させる。
位相ロックループ１８は、２ｆH で動作し、３２ｆH ／
１６タイミング信号に同期している２ｆH 走査同期信号
を発生させる。２ｆH の周波数を持つフライバックパル
スは、ランプ発生器２２にその入力として結合される。
このランプ発生器は、キャパシタＣにより第２の位相ロ
ックループ１８のフライバック入力にＡＣ結合されてい
る。可変抵抗２４は、第２位相ロックループ内の位相比
較器に対するＤＣ電圧オフセットを僅かに変化させるこ
とによって、一層精密な位相調整、例えば０〜±２μ
秒、を行うことができる。３２ｆH ／１６タイミング信
号はまた、インバータ／駆動器回路１９を含む水平ブラ
ンキング信号発生器１７に対する入力にもなっている。
位相ロックループ１８を出力偏向段２０に同期させる。
位相ロックループ１８は、２ｆH で動作し、３２ｆH ／
１６タイミング信号に同期している２ｆH 走査同期信号
を発生させる。２ｆH の周波数を持つフライバックパル
スは、ランプ発生器２２にその入力として結合される。
このランプ発生器は、キャパシタＣにより第２の位相ロ
ックループ１８のフライバック入力にＡＣ結合されてい
る。可変抵抗２４は、第２位相ロックループ内の位相比
較器に対するＤＣ電圧オフセットを僅かに変化させるこ
とによって、一層精密な位相調整、例えば０〜±２μ
秒、を行うことができる。３２ｆH ／１６タイミング信
号はまた、インバータ／駆動器回路１９を含む水平ブラ
ンキング信号発生器１７に対する入力にもなっている。
【００１１】除数１６の除算回路１６を構成するディジ
タル回路が図２に示されている。１ｆH と３２ｆH の各
信号は、それぞれインバータ２６と２８によってバッフ
ァされる。バッファされた１ｆH 信号は、第１のＤ型フ
リップ／フロップ３０のＤ入力に結合される。フリップ
／フロップ３０のＱ出力は、第２のＤ型フリップ／フロ
ップ３２と別のインバータ３４とに対する入力である。
フリップ／フロップ３２のＱ出力とインバータ３４の出
力は、ＮＡＮＤゲート３６への２つの入力であり、その
出力は、プロセッサに結合したバス上の信号からの始動
カウント数をローディングするため、カウンタ３８のロ
ード（ＬＤＮ）入力を制御する。図面の中で末尾に
「Ｎ」の付けられた入力端子名は、一般に論理否定入力
である信号を示す。
タル回路が図２に示されている。１ｆH と３２ｆH の各
信号は、それぞれインバータ２６と２８によってバッフ
ァされる。バッファされた１ｆH 信号は、第１のＤ型フ
リップ／フロップ３０のＤ入力に結合される。フリップ
／フロップ３０のＱ出力は、第２のＤ型フリップ／フロ
ップ３２と別のインバータ３４とに対する入力である。
フリップ／フロップ３２のＱ出力とインバータ３４の出
力は、ＮＡＮＤゲート３６への２つの入力であり、その
出力は、プロセッサに結合したバス上の信号からの始動
カウント数をローディングするため、カウンタ３８のロ
ード（ＬＤＮ）入力を制御する。図面の中で末尾に
「Ｎ」の付けられた入力端子名は、一般に論理否定入力
である信号を示す。
【００１２】この処理された１ｆH 周波数信号は、３２
ｆH クロックの１サイクル分だけ遅延され、３２ｆH ク
ロックの１サイクル分の幅を有し、バスデータ、すなわ
ちμＰ ＢＵＳ０、μＰ ＢＵＳ１、μＰ ＢＵＳ２お
よびμＰ ＢＵＳ３をカウンタ３８内にロードする。イ
ンバータ２８によりバッファされた３２ｆH 信号は、フ
リップ／フロップ３０、３２およびカウンタ３８のため
のクロック入力である。カウンタ３８のＱ０とＱ１の各
出力は、ＮＡＮＤゲート４０に対する入力である。カウ
ンタ３８のＱ２とＱ３の各出力は、ＮＯＲゲート４２へ
の入力である。ＮＡＮＤゲート４０とＮＯＲゲート４２
の出力は、ＮＡＮＤゲート４４に対する入力である。Ｎ
ＡＮＤゲート４４の出力は、３２ｆH ／１６または２ｆ
H の信号で、第２の位相ロックループを駆動する。カウ
ンタ３８の３２ｆH ／１６または２ｆH のタイミング信
号出力の相対的位相は、マイクロプロセッサからローデ
ィングされた始動カウント数により決定される。図示さ
れた実施例によれば、この位相は、ブール代数の項でつ
ぎのように表現できる。すなわち
ｆH クロックの１サイクル分だけ遅延され、３２ｆH ク
ロックの１サイクル分の幅を有し、バスデータ、すなわ
ちμＰ ＢＵＳ０、μＰ ＢＵＳ１、μＰ ＢＵＳ２お
よびμＰ ＢＵＳ３をカウンタ３８内にロードする。イ
ンバータ２８によりバッファされた３２ｆH 信号は、フ
リップ／フロップ３０、３２およびカウンタ３８のため
のクロック入力である。カウンタ３８のＱ０とＱ１の各
出力は、ＮＡＮＤゲート４０に対する入力である。カウ
ンタ３８のＱ２とＱ３の各出力は、ＮＯＲゲート４２へ
の入力である。ＮＡＮＤゲート４０とＮＯＲゲート４２
の出力は、ＮＡＮＤゲート４４に対する入力である。Ｎ
ＡＮＤゲート４４の出力は、３２ｆH ／１６または２ｆ
H の信号で、第２の位相ロックループを駆動する。カウ
ンタ３８の３２ｆH ／１６または２ｆH のタイミング信
号出力の相対的位相は、マイクロプロセッサからローデ
ィングされた始動カウント数により決定される。図示さ
れた実施例によれば、この位相は、ブール代数の項でつ
ぎのように表現できる。すなわち
【数１】〔（Ｑ０・Ｑ１）´・（Ｑ２＋Ｑ３）´〕´
ここに・は論理積（ＡＮＤ）を；＋は論理和（ＯＲ）
を；そして´は論理否定（ＮＯＴ）、すなわち信号反転
を；示す。
を；そして´は論理否定（ＮＯＴ）、すなわち信号反転
を；示す。
【００１３】最上位のビットがＱ０であり、カウンタが
カウントダウンする場合、ＮＡＮＤゲート４４の出力
は、（１０進の０、４または１２にそれぞれ相当する）
２進カウント００００、０１００または１１００におい
て真（低）である。従ってこの回路は、３２ｆH で１乃
至８のクロックサイクル分、すなわち１２と５（２進の
１１００から０１０１まで）の間の位相変動を与える。
例示の目的でこの実施例では、必要とする位相変化は小
さくなっている。最大１６サイクルまでの位相変化を得
るために（例えば１５から０までカウントするＮＡＮＤ
ゲート４０の代わりにＮＯＲゲートを有する）ゲート装
置を使用することができる。一般に、必要な位相変化の
量は、その他の方法で発生可能なブランキングパルスよ
り一層早期で幅が広く、しかも走査開始から正確に追跡
するブランキング・パルスを発生させるために必要とす
る量である。
カウントダウンする場合、ＮＡＮＤゲート４４の出力
は、（１０進の０、４または１２にそれぞれ相当する）
２進カウント００００、０１００または１１００におい
て真（低）である。従ってこの回路は、３２ｆH で１乃
至８のクロックサイクル分、すなわち１２と５（２進の
１１００から０１０１まで）の間の位相変動を与える。
例示の目的でこの実施例では、必要とする位相変化は小
さくなっている。最大１６サイクルまでの位相変化を得
るために（例えば１５から０までカウントするＮＡＮＤ
ゲート４０の代わりにＮＯＲゲートを有する）ゲート装
置を使用することができる。一般に、必要な位相変化の
量は、その他の方法で発生可能なブランキングパルスよ
り一層早期で幅が広く、しかも走査開始から正確に追跡
するブランキング・パルスを発生させるために必要とす
る量である。
【００１４】出力３２ｆH ／１６または２ｆH の同期パ
ルス、すなわちタイミング信号は、カウンタ３８にロー
ディングされるデータを変更することにより１ｆH のビ
デオ期間を通じて２μ秒のステップで動かすことができ
る。出力２ｆH 同期パルスは、アクティブな低いＴＴＬ
レベルのパルスで、６μ秒の幅を持っている。３２ｆH
／１６同期パルスおよび２ｆH のフライバックが引き出
したランプ信号は、入来する１ｆH ビデオに対して２ｆ
H 走査の位相を決定する。なおこの１ｆH ビデオは、適
当なディジタル信号処理によって２ｆH の周波数でクロ
ック出力され、それによって映像管における２ｆH ビデ
オと２ｆH 走査を同期させる。０〜±２μ秒という一層
精密な位相制御は、前述したように、ランプ信号がＡＣ
結合されている位相比較器に対して、ＤＣ電圧オフセッ
トを僅かに変更することによって得られる。一層精密な
位相制御は、ランプの傾斜を変更することにより、ある
いはランプ発生器のキャパシタに直列に小さな可変抵抗
器を入れることにより実施できる。
ルス、すなわちタイミング信号は、カウンタ３８にロー
ディングされるデータを変更することにより１ｆH のビ
デオ期間を通じて２μ秒のステップで動かすことができ
る。出力２ｆH 同期パルスは、アクティブな低いＴＴＬ
レベルのパルスで、６μ秒の幅を持っている。３２ｆH
／１６同期パルスおよび２ｆH のフライバックが引き出
したランプ信号は、入来する１ｆH ビデオに対して２ｆ
H 走査の位相を決定する。なおこの１ｆH ビデオは、適
当なディジタル信号処理によって２ｆH の周波数でクロ
ック出力され、それによって映像管における２ｆH ビデ
オと２ｆH 走査を同期させる。０〜±２μ秒という一層
精密な位相制御は、前述したように、ランプ信号がＡＣ
結合されている位相比較器に対して、ＤＣ電圧オフセッ
トを僅かに変更することによって得られる。一層精密な
位相制御は、ランプの傾斜を変更することにより、ある
いはランプ発生器のキャパシタに直列に小さな可変抵抗
器を入れることにより実施できる。
【００１５】３２ｆH ／１６タイミング信号パルスの幅
は、約６μ秒であり、代表的な２ｆH フライバック帰線
期間は５．７μ秒であるから、ランプを発生させるため
の積分したフライバックパルスは、３２ｆH ／１６タイ
ミング信号パルスの前縁から最大約２００μ秒まで遅延
させることができる。水平ブランキングの開始は遅くな
りすぎる。もし水平ブランキングが、この発明に従って
この同じ３２ｆH ／１６タイミング信号のパルスにより
トリガされると、ブランキングは、帰線期間のすぐ前に
始動し、帰線期間より僅かに広くなる。従って正確なブ
ランキングのタイミングと幅を与えることになる。
は、約６μ秒であり、代表的な２ｆH フライバック帰線
期間は５．７μ秒であるから、ランプを発生させるため
の積分したフライバックパルスは、３２ｆH ／１６タイ
ミング信号パルスの前縁から最大約２００μ秒まで遅延
させることができる。水平ブランキングの開始は遅くな
りすぎる。もし水平ブランキングが、この発明に従って
この同じ３２ｆH ／１６タイミング信号のパルスにより
トリガされると、ブランキングは、帰線期間のすぐ前に
始動し、帰線期間より僅かに広くなる。従って正確なブ
ランキングのタイミングと幅を与えることになる。
【００１６】図４と５に描かれた比較のためのタイミン
グ図は、ブランキング信号を発生させるために３２ｆH
／１６タイミング信号パルスをどのように使用できるか
を図解している。図４（ａ）は、図３の抵抗器Ｒ５とＲ
６の接続点における信号を図示し、また図４（ｂ）は、
フイリップス・ビデオパターンの線２１４を図示してい
る。図４（ａ）のブランキング期間は、ブランキングす
ることが必要なビデオ信号の部分の直前に始まり、つぎ
の走査線のために有効（アクティブ）ビデオをブランキ
ングする前に終了することが判る。図５（ａ）は、２ｆ
H のヨーク電流がどのように、また図５（ｂ）は、フイ
リップス・ビデオパターンの同じ線２１４がどのよう
に、それぞれブランキング期間内にちょうど入るかを図
示している。
グ図は、ブランキング信号を発生させるために３２ｆH
／１６タイミング信号パルスをどのように使用できるか
を図解している。図４（ａ）は、図３の抵抗器Ｒ５とＲ
６の接続点における信号を図示し、また図４（ｂ）は、
フイリップス・ビデオパターンの線２１４を図示してい
る。図４（ａ）のブランキング期間は、ブランキングす
ることが必要なビデオ信号の部分の直前に始まり、つぎ
の走査線のために有効（アクティブ）ビデオをブランキ
ングする前に終了することが判る。図５（ａ）は、２ｆ
H のヨーク電流がどのように、また図５（ｂ）は、フイ
リップス・ビデオパターンの同じ線２１４がどのよう
に、それぞれブランキング期間内にちょうど入るかを図
示している。
【００１７】もし水平ブランキング発生器１７が外部の
反転用トランジスタを利用する場合は、蓄積時間効果を
最小にして、帰線消去パルスが適正な時点で終了し、し
かも、有効（アクティブ）ビデオを消去しないことが保
証されるように、注意を払わねばならない。この発明の
特徴によるブランキング回路のための反転・駆動段に適
した回路１９が、図３に示されている。この反転／駆動
器はトランジスタＱ１を含んでいる。３２ｆH ／１６タ
イミング信号が、キャパシタＣ１を介してインバータに
ＡＣ結合されている。抵抗器Ｒ１、Ｒ２およびＲ３は、
無視できないほどの信号負荷となることが無いようにす
るため、十分に高いインピーダンスを持っている。ダイ
オードＣＲ１は、トランジスタＱ１の飽和を制御して蓄
積時間と出力幅を最小にするように働く。抵抗器Ｒ４を
選択することによって、パルスの立下がり縁のスライス
・レベルを制御し、またキャパシタＣ２は、立上がり縁
に一定した速い始動を与える。トランジスタＱ１のエミ
ッタにおけるランプは、このパルス期間中に発生され、
ターンオフ点のためのスライス・レベルを下げ、それに
より適正なブランキング幅を維持する。
反転用トランジスタを利用する場合は、蓄積時間効果を
最小にして、帰線消去パルスが適正な時点で終了し、し
かも、有効（アクティブ）ビデオを消去しないことが保
証されるように、注意を払わねばならない。この発明の
特徴によるブランキング回路のための反転・駆動段に適
した回路１９が、図３に示されている。この反転／駆動
器はトランジスタＱ１を含んでいる。３２ｆH ／１６タ
イミング信号が、キャパシタＣ１を介してインバータに
ＡＣ結合されている。抵抗器Ｒ１、Ｒ２およびＲ３は、
無視できないほどの信号負荷となることが無いようにす
るため、十分に高いインピーダンスを持っている。ダイ
オードＣＲ１は、トランジスタＱ１の飽和を制御して蓄
積時間と出力幅を最小にするように働く。抵抗器Ｒ４を
選択することによって、パルスの立下がり縁のスライス
・レベルを制御し、またキャパシタＣ２は、立上がり縁
に一定した速い始動を与える。トランジスタＱ１のエミ
ッタにおけるランプは、このパルス期間中に発生され、
ターンオフ点のためのスライス・レベルを下げ、それに
より適正なブランキング幅を維持する。
【００１８】抵抗器Ｒ５とＲ６は、分圧器を形成して、
バッファトランジスタＱ２に対するインタフェースとな
っている。このトランジスタＱ２は、エミッタフォロア
構成とされている。水平と垂直の両ブランキング信号
は、ダイオードＣＲ２とＣＲ３の接続点、すなわちトラ
ンジスタＱ２のベースにおいて合成される。トランジス
タＱ２の出力は、複合ブランキング信号である。
バッファトランジスタＱ２に対するインタフェースとな
っている。このトランジスタＱ２は、エミッタフォロア
構成とされている。水平と垂直の両ブランキング信号
は、ダイオードＣＲ２とＣＲ３の接続点、すなわちトラ
ンジスタＱ２のベースにおいて合成される。トランジス
タＱ２の出力は、複合ブランキング信号である。
【００１９】それ故、一旦ビデオ信号の遅延が、ビデオ
処理チャンネルを通じて設定され、かつ位相調整が（マ
イクロプロセッサからの）ディジタルデータによって
か、あるいは第２位相ロックループの直流電圧のオフセ
ットと配線されたジャンパによって、設定されると、ブ
ランキングはビデオと完全にタイミングが合うことにな
る。
処理チャンネルを通じて設定され、かつ位相調整が（マ
イクロプロセッサからの）ディジタルデータによって
か、あるいは第２位相ロックループの直流電圧のオフセ
ットと配線されたジャンパによって、設定されると、ブ
ランキングはビデオと完全にタイミングが合うことにな
る。
【図１】周波数変換器を介して結合された２つの位相ロ
ックループを含む、この発明の特徴に従って構成され
た、水平同期回路および水平ブランキング発生器の構成
を示すブロック図である。
ックループを含む、この発明の特徴に従って構成され
た、水平同期回路および水平ブランキング発生器の構成
を示すブロック図である。
【図２】図１に示す周波数変換器を３２ｆH ／１６分周
器として構成するためのディジタル回路のブロック図で
ある。
器として構成するためのディジタル回路のブロック図で
ある。
【図３】図１に示す水平ブランキング信号発生器を構成
するための回路図である。
するための回路図である。
【図４】比較のためのタイミング図であって、（ａ）
は、図３における抵抗器Ｒ５とＲ６の接続点における信
号を、（ｂ）は、フイリップス・ビデオパターンの線２
１４を、示す線図である。
は、図３における抵抗器Ｒ５とＲ６の接続点における信
号を、（ｂ）は、フイリップス・ビデオパターンの線２
１４を、示す線図である。
【図５】比較のためのタイミング図であって、（ａ）
は、２ｆH ヨーク電流を、（ｂ）は、フイリップス・ビ
デオパターンの線２１４を、示す線図である。
は、２ｆH ヨーク電流を、（ｂ）は、フイリップス・ビ
デオパターンの線２１４を、示す線図である。
１０ ２ｆH 走査用水平同期回路
１３ 電圧制御器発振器（ｍｆH 信号発生用発振器）
１４ 第１の位相ロックループ
１６ 分周器
１７ 水平ブランキング発生器（ビデオ信号水平ブラン
キングパルス発生器） １８ 第２の位相ロックループ ２０ 偏向段
キングパルス発生器） １８ 第２の位相ロックループ ２０ 偏向段
フロントページの続き
(72)発明者 ロナルド ユージン フアーンスラー
アメリカ合衆国 インデイアナ州
46220 インデイアナポリス ハーレス
コツト・ロード 6132
(72)発明者 ウオルター トラスカロ
アメリカ合衆国 インデイアナ州
46226 インデイアナポリス ノブ・レ
ーン 5220
(56)参考文献 特開 昭57−52268（ＪＰ，Ａ)
特開 昭58−99074（ＪＰ，Ａ)
Claims (3)
- 【請求項１】 周波数ｆＨで動作することができ、ビデ
オ信号の水平同期成分に同期する第１の位相ロックルー
プと； 上記第１の位相ロックループの出力から周波数ｎｆＨの
タイミング信号を取出すｆＨ−ｎｆＨ変換器（ｎは整
数、ｎｆＨはｆＨより高い周波数）と； 上記ｎｆＨタイミング信号に同期して、周波数ｎｆＨで
動作する偏向段用のｎｆＨ走査同期信号を発生させる第
２の位相ロックループと； 上記ｎｆＨタイミング信号に応動して、上記偏向段の水
平帰線期間の間電子ビームを抑止するブランキング信号
を発生させる手段と； を具える装置。 - 【請求項２】 周波数ｆＨの水平同期成分を有するビデ
オ信号が結合し、かつ周波数ｍｆＨの信号を発生する発
振器を含む第１の位相ロックループ（ｍは整数）と； 上記ｍｆＨ信号を分周することにより上記ｍｆＨ信号を
周波数ｎｆＨのタイミング信号に変換する分周器（ｎは
整数）と； 上記ｎｆＨタイミング信号に同期して、周波数ｎｆＨで
動作する偏向段用のｎｆＨ走査同期信号を発生させる第
２の位相ロックループと； 上記ｎｆＨタイミング信号と上記ｍｆＨ信号の位相関係
を制御すべく選択された始動カウント数を、上記分周器
に連続的に供給する手段と； 上記ｎｆＨタイミング信号に応動して、ビデオ信号水平
ブランキング・パルスを発生させる手段と； を具える水平ブランキング信号発生器。 - 【請求項３】 ビデオ信号中の周波数ｆＨの水平同期成
分に同期して周波数ｎｆＨのタイミング信号を発生させ
る手段（ｎは整数、ｎｆＨはｆＨより高い周波数）と； 上記ｎｆＨタイミング信号に応動して、このｎｆＨタイ
ミング信号と同期してｎｆＨ走査同期信号を発生させる
第１の手段と； 周波数ｎｆＨで動作でき、かつ上記ｎｆＨ走査同期信号
に応動する水平偏向段と； 上記ｎｆＨタイミング信号に応動して、水平ブランキン
グ・パルスを発生する第２の手段と； を具える水平偏向システム。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB9126550.4 | 1991-12-13 | ||
| GB919126550A GB9126550D0 (en) | 1991-12-13 | 1991-12-13 | Improved horizontal blanking |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05308539A JPH05308539A (ja) | 1993-11-19 |
| JP3464497B2 true JP3464497B2 (ja) | 2003-11-10 |
Family
ID=10706252
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35312192A Expired - Fee Related JP3464497B2 (ja) | 1991-12-13 | 1992-12-11 | 装置、水平ブランキング信号発生器および水平偏向システム |
Country Status (6)
| Country | Link |
|---|---|
| JP (1) | JP3464497B2 (ja) |
| KR (1) | KR100256160B1 (ja) |
| CN (1) | CN1040603C (ja) |
| DE (1) | DE4240876A1 (ja) |
| GB (2) | GB9126550D0 (ja) |
| MY (1) | MY110315A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6169581B1 (en) * | 1994-04-01 | 2001-01-02 | Honeywell Inc. | Phase-locked sync stripper |
| US6373452B1 (en) * | 1995-08-03 | 2002-04-16 | Fujiitsu Limited | Plasma display panel, method of driving same and plasma display apparatus |
| DE10202967A1 (de) * | 2002-01-26 | 2003-07-31 | Philips Intellectual Property | Schaltungsanordnung und Verfahren zur Generierung des Ansteuersignales des Ablenktransistors einer Kathodenstrahlröhre |
| CN101887697B (zh) * | 2009-05-11 | 2012-12-12 | 联咏科技股份有限公司 | 用于降低液晶面板的共振能量的方法及液晶显示器 |
-
1991
- 1991-12-13 GB GB919126550A patent/GB9126550D0/en active Pending
-
1992
- 1992-11-12 MY MYPI92002062A patent/MY110315A/en unknown
- 1992-12-03 GB GB9225326A patent/GB2262408B/en not_active Expired - Fee Related
- 1992-12-04 DE DE4240876A patent/DE4240876A1/de not_active Withdrawn
- 1992-12-10 KR KR1019920023788A patent/KR100256160B1/ko not_active IP Right Cessation
- 1992-12-11 JP JP35312192A patent/JP3464497B2/ja not_active Expired - Fee Related
- 1992-12-12 CN CN92114368A patent/CN1040603C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| GB9126550D0 (en) | 1992-02-12 |
| GB9225326D0 (en) | 1993-01-27 |
| KR100256160B1 (ko) | 2000-05-15 |
| KR930015670A (ko) | 1993-07-24 |
| JPH05308539A (ja) | 1993-11-19 |
| CN1074320A (zh) | 1993-07-14 |
| CN1040603C (zh) | 1998-11-04 |
| DE4240876A1 (ja) | 1993-06-17 |
| GB2262408A (en) | 1993-06-16 |
| GB2262408B (en) | 1995-08-02 |
| MY110315A (en) | 1998-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0393352B1 (en) | TV receiver including multistandard OSD | |
| US5189515A (en) | Television synchronization signal separator | |
| US5019907A (en) | Pulse generating circuit | |
| US4769705A (en) | Deflection synchronizing apparatus | |
| JP3520082B2 (ja) | ビデオ処理のための表示ロックされたタイミング信号 | |
| EP0647933A1 (en) | Dot clock generator for liquid crystal display device | |
| JP3464497B2 (ja) | 装置、水平ブランキング信号発生器および水平偏向システム | |
| US4327376A (en) | Dual phase-control loop horizontal deflection synchronizing circuit | |
| JPS581785B2 (ja) | 陰極線管の表示装置 | |
| US5329367A (en) | Horizontal blanking | |
| GB2034137A (en) | Dual phase-control loop horizontal deflection synchronizing circuit | |
| US6172711B1 (en) | Sychronize processing circuit for multiscan display devices | |
| KR950001441B1 (ko) | 자동 주파수 제어회로 | |
| US5036293A (en) | Oscillator for use with video signal time scaling apparatus | |
| JPH08279927A (ja) | 同期回路 | |
| JPH10136229A (ja) | ビデオ画像の表示を制御するための方法および装置 | |
| JP3333216B2 (ja) | 水平偏向システム | |
| JPS62216588A (ja) | 水平位相シフト回路 | |
| US5627596A (en) | Video synchronization circuit comprising a PLL with a circuit to set the frequency of the output signal when the feedback signal is not present | |
| JP2755324B2 (ja) | ブランキング回路 | |
| JP4540246B2 (ja) | 偏向回路 | |
| JPH08275025A (ja) | ディジタル映像信号処理用の映像制御信号発生装置 | |
| JP3276797B2 (ja) | 水平出力パルス発生回路 | |
| KR0150973B1 (ko) | 전압제어발진기의 발진주파수 제어장치 | |
| GB2104743A (en) | Line synchronizing circuit for a picture display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20021008 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070822 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080822 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080822 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090822 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090822 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100822 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |