CN1040603C - 水平消隐信号发生器 - Google Patents

Abstract

在一个水平偏转系统中，一个nf_H定时信号与视频信号中的f_H水平同步分量同步地产生，其中nf_H是一个比f_H更高的频率。第一电路响应于nf_H定时信号产生与该信号同步的nf_H扫描同步信号。水平偏转级以nf_H工作并与nf_H扫描同步信号响应。第二电路响应于相同的nf_H定时信号产生水平消隐脉冲。nf_H定时信号可以由第一锁相环和分频器产生。第一电路可包括第二锁相环。第二电路可包括激励级/倒相器。水平消隐脉冲与垂直消隐脉冲组合以形成一个复合消隐信号。

Description

水平消隐信号发生器

本发明涉及用于电视及类似装置的同步系统的领域，特别涉及到对多扫描速率操作的水平消隐信号的产生。例如，以2f_H产生的水平消隐信号，此处f_H为一个常规的水平扫描频率。

适当的宽度和偏转/视频定时在获得一个没有任何重叠的视频信号方面是重要的。在以多倍行频(nf_H)工作的高端接收器中，以及出现较少的过扫描尤其重要。与常规的扫描速率通常为10％-12％过扫描相比较，对于多倍频扫描来说，过扫描量约为5％-7％。因此，对水平消隐信号的精确定时极为必要。

典型地，水平消隐是从高压回扫变压器的次级绕组上的一个低压脉冲中得到的。该方案的一个问题是，脉冲的上升时间不能快到足以充分地消除由一个更高电压脉冲产生的行偏转电流回扫期间中的视频(信号)。此外，除非将该脉冲进行强微分，然后进行扩展以使脉冲足够地宽，否则消隐的起始定时就比实际需要迟后。遗憾地是，进行强微分要产生其它问题，即当回扫阻尼振荡脉冲变得高到足以触发(消隐)电路时，就会呈现消隐电路误触发的状况。

已知的克服这些问题一种方法是利用设置在一个电容分压器电路装置中的两个电容。这就消除了二次阻尼振荡的问题，并且给出了比次级绕组方法更佳的定时。但是，这种方法的问题是在分频器中至少需要一个高压电容。

另外一种方法是从在回扫期间之前的定时信号中产生一个消隐脉冲，这可以通过利用一对单触发单稳态多谐振荡器来实现。利用一个水平同步信号触发该单触发单稳态多谐振荡器的第一个，便确定几乎整个水平行的初始延迟。利用第一个单触发单稳态多谐振荡器在该延迟结束时的输出信号触发第二个单触发单稳态多谐振荡器，便确定脉冲宽度，但是，存在着与单触发单稳态多谐振荡器有关的问题，例如误触发，这就会产生错误的定时消隐。

根据一个有创造性的电路装置的较好解决办法特别适用于一个多行频同步电路，该多行频同步电路具有一个以1f_H工作的第一锁相环(PLL)和一个以2f_H工作的第二锁相环。具有这种第一和第二锁相环，以及用于将一个32f_H振荡器的输出用16分频以获得2f_H信号的电路的同步电路，在美国专利NO.5,043,813中进行了描述，该专利是在1991年8月27日公告的。而且也在欧洲专利申请91104749.6中进行了描述，该专利申请在1991年10月2日公开，其公开号为EP0449198A2。

第一锁相环包括个nf_H振荡器，例如32f_H，而且与一个输入视频信号同步。第二锁相环与水平偏转电路同步。能够以一个32f_H/16

分频计数器的形式来实现的1f_H至2f_H变频器电路与32f_H振荡器响应，并由第一锁相环的1f_H输出所同步。分频器为第二锁相环提供一个36f_H/16(即2f_H)激励信号，这是通过用数字16将32f_H重复地进行分频实现的。根据本发明的电路装置，从32f_H/16分频器得到的相同的同步信号，为以2f_H工作的红绿兰(RGB)激励级提供一个用于消隐的定时信号源。另外，通过对分频计数器预加载一个提供分频数不同于16的期望数字，消隐信号的相位在增量方面就变成可调了。

本发明的目的是提供水平消隐信号的精确定时，本发明的另一目的是为了给一个多行频同步电路提供一种水平消隐信号发生器。根据本发明的装置，一个扫描同步信号给水平消隐发生器提供一个定时源。而且，消隐信号的相位可以增量调节。

图1为根据一个有创造性的装置的水平同步电路和水平消隐发生器的框图，包括有通过一个变频器相连接的两个锁相环。

图2为用于实现示于图1作为32f_H/16分频器的变频器的数字电路框图。

图3为用于实现示于图1的水平消隐发生器的线路图。

图4(a)和4(b)为相比较的定时图。图4(a)为图3中的电阻R₅和R₆连续连结点处的信号，而图4(b)则为菲利浦视频图形(Philips video pattern)的第214行。

图5(a)和5(b)为相比较的定时图，图5(a)为2f_H偏转线圈电流，而图5(b)为菲利浦视频图形的第214行。

在图1中示出了利用两个锁相环的用于2f_H扫描的一个水平同步电路。一个单片处理器12提供中频(IF)、视频、色度及偏转功能。在单片处理器中的锁相环14通过将来自压控振荡器13的32f_H时钟信号进行32分频而产生一个1f_H的输出。由于锁相环14的原因，使该1f_H输出与输入视频信号的水平同步分量同步。构成一个1f_H至2f_H变频器的16分频电路16提供一个2f_H输出，这是通过将32f_H振荡器的输出进行通常的16分频实现的。该1f_H输出用于同步16分频电路。

由变频器产生的32f_H/16定时信号的相位能够相对于输入视频信号的同步分量进行调整。这是通过将一个起动数字预加载到把32f_H脉冲进行下分频的频分计数电路16来完成的。该数字可由一个微处理器(未示出)来提供，以便于方便地调节相位，例如在2微秒阶跃中。这种相位调节系统描述在欧洲专利申请NO.91104520.1中，该专利申请在1991年10月2日公开，公开号为EP0449130 A2。

该32f_H/16定时信号使第二锁相环18与输出偏转级20一起同步。锁相环18以2f_H工作并产生一个2f_H扫描同步信号，它(锁相环18)与32f_H/16定时信号同步，速率为2f_H速率的回扫脉冲作为输入(信号)耦合到一个斜坡发生器22。该斜坡发生器通过电容C交流(AC)耦合到第二锁相环18的回扫输入端。可变电阻24提供进一步的相位微调，例如从0至±2微秒，这是通过对第二锁相环中的相位比较器轻微地变化其直流(DC)偏置实现的。该32f_H/16

定时信号也向含有一个倒相器/激励级电路19的水平消隐发生器17提供一个输入(信号)。

用于实现16分频的电路16的一个数字电路示于图2。1f_H和32f_H信号分别由倒相器26和28缓冲。经缓冲的1f_H信号耦合到第一个D型触发器30的D输入端。触发器30的Q输出端则为第二个D型触发器32和另一个倒相器34的输入。触发器32的Q输出端及倒相器34的输出端则为与非(NAND)门36的输入端，与非门36的输出控制计数38的负载(LDN)输入端用以加载起动，该起动计数来自连接到处理器的一条总线上的信号。在图中，以“N”结尾的输入端名称一般表示是一个逻辑非输入信号。

这个延迟一个32f_H时钟周期并有一个32f_H时钟周期宽度的经处理的1f_H速率信号，将总线数据、μPBUS0，μPBUS1，μPBUS2和μPBUS3加载到计数器38。经倒相器28缓冲的32f_H信号则为触发器30和32以及计数器38的时钟输入。计数器38的Q₀和Q₁输出端为与非门40的输入端。计数器38的Q₂和Q₃输出端则为或非门42的输入端。与非门40及或非门42的输出端为与非门44的输入端。与非门44的输出信号为32f_H/16

或2f_H，该信号激励第二锁相环。32f_H/16或2f_H及计数器38的定时信号输出之间的相对相位由微计算机所加载的起动数字确定。按照所示的实施例，该相位可用布尔项(Boolean terms)表示为：

[(QO·Q1)′·(Q₂+Q₃)′]′

其中：·表示逻辑“与”

       +表示逻辑“或”

       ′表示逻辑“非”或信号反向。

其中最有效的位是Q₀，而计数器进行倒计数，与非门44的输出在二进制数0000，0100或1100(分别对应于十进制数0，4或12)时为真(低)。因此，这个电路对以32f_H工作的八个(即12至5之间，二进制中为1100至0101之间)时钟周期中的一个提供相位变化。对所示的实施例来说，所需的相位变化是小的。利用一个门电路装置(例如用一个或非门代替与非门40从15至0计数)以获得相位变化的16个周期也是可能的。通常，所必须的相位变化量是产生一个消隐脉冲所要求的，该消隐脉冲较其它可能更早更宽，而且从扫描开始就准确地跟踪。

输出32f_H/16，或2f_H以及定时信号的同步脉冲可以通过改变加载到计数器38上的数据，以2微秒的阶跃移动通过1f_H视频周期。输出2f_H同步脉冲是一个有源低TTL(晶体管-晶体管逻辑)电平脉冲，6微秒宽。32f_H  16同步脉冲和得出的2f_H回扫斜坡确定2f_H扫描相对于输入的1f_H视频(信号)相位，这是通过适当的数字信号处理，以2f_H速率计算出来的。因此，在显象管上使2f_H视频(信号)与2f_H扫描(信号)同步。0至±2微秒的微调相位控制可通过轻微地改变相位比较器的直流偏置而获得，在相位比较器处，其斜坡正如以上所解释的为交流耦合的。微调相位控制可以通过改变斜坡的斜率或引入一个与斜坡发生器电容相串联的一个小可变电阻来实现。

由于32f_H/16定时信号脉冲约为6微秒宽，而一个典型的2f_H回扫期间为5.7微秒，则来自产生斜坡的整数回扫脉冲就能够从32f_H/16定时信号脉冲的前沿向前延迟大约200微秒。水平消隐将开始得太迟。如果水平消隐从32f_H/16定时信号的这个相同的脉冲进行触发，则按照本发明，它将在回扫期间稍前一点起动，而且此回扫期间稍宽一些，因此就提供了正确的消隐定时和宽度。

图4和图5的相比较的定时图示出了32f_H/16定时信号脉冲如何用于产生一个消隐信号。图4(a)示出了图3中的电阻R5和R6连结点处的信号，而图4(b)示出了菲利浦视频图形的第214行。可以看出图4(a)的消隐期间恰好在需要被消隐的视频信号部分之前开始，而在消隐作为下一行的有效视频信号之前终止。图5(a)示出了2f_H偏转线圈电流，而图5(b)示出了菲利浦视频图形的相同的第214行，显示出它们如何恰恰在消隐期间内下落的。

必须注意的是，如果水平消隐发生器17使用一个外部倒相晶体管，就要把存贮时间效应减至最小，并确保消隐脉冲在合适的时间结束而且不消隐有效视频信号。根据一个有创造性的方法，一个作为倒相和激励级用于消隐电路的适宜电路19示于图3中。倒相器/激励级包括晶体管Q₁。32f_H/16定时信号通过电容C₁交流耦合到倒相器。电阻R₁、R₂及R₃提供足够高的阻抗，以阻止任何有效的信号加载。二极管CR1控制晶体管Q₁的饱合，以将存贮时间和输出宽度减至最小。选择电阻R₄控制脉冲后沿的限幅电平，而电容C₂则提供一个固定的前沿快速启动。晶体管Q₁发射极上的斜坡是在脉冲及较低的限幅电平作为关断点期间产生的，因此维持着适当的消隐宽度。

电阻R₅和R₆形成一个分压器以提供对缓冲晶体管Q₂的连接，Q₂则设置为一个射级跟随器。水平及垂直消隐信号在二极管CR₂和CR₃之连结点(亦即晶体管Q₂的基极)处进行组合。晶体管Q₂的输出是一个复合消隐信号。

因此，一旦经视频处理通道建立起视频延迟，并通过数字数据(来自微处理器或硬连接跨线)以及第二锁相环的直流偏置，将相位予以置位，则消隐就随着视频信号而被适当地定时。

Claims (6)

1.一种水平消隐信号发生器，它含有：

第一锁相环(14)，以f_H工作并由视频信号的水平同步分量同步；

一个f_H至nf_H变频器(16)，用于从所述第一锁相环(14)的输出(信号)中获得一个nf_H定时信号，此处n为一个整数；以及

第二锁相环(18)，与所述nf_H定时信号同步，用于为以nf_H工作的偏转级(20)产生一个nf_H扫描同步信号；

其特征在于：

装置(17)响应于所述nf_H定时信号并可工作，以产生一个用于在所述偏转级的水平回扫描间截止电子束的消隐信号。

2.根据权利要求1所述的设备，其特征在于一个mf_H振荡器(13)形成第一锁相环(14)的一部分，并将其输出之一(32f_H)提供给能响应于该输出的f_H至nf_H变频器，此处m为一个n的整倍数。

3.根据权利要求2所述的设备，其特征在于m等于32而n等于2。

4.根据权利要求1所述的设备，其特征在于n等于2。

5.根据权利要求1所述的设备，其中所述的f_H至nf_H变频器(16)的特征在于以一个计数器(38)来除时钟信号(32f_H)，所述水平消隐信号具有由该时钟信号的整数倍周期所确定的宽度的脉冲。

6.根据权利要求1所述的设备，其特征还在于：装置(CR2、CR3、Q₂)用于将所述水平消隐信号与垂直消隐信号进行组合以得出一个复合消隐信号。

Images