JP3442228B2 - 同期保持装置 - Google Patents

同期保持装置

Info

Publication number
JP3442228B2
JP3442228B2 JP24546996A JP24546996A JP3442228B2 JP 3442228 B2 JP3442228 B2 JP 3442228B2 JP 24546996 A JP24546996 A JP 24546996A JP 24546996 A JP24546996 A JP 24546996A JP 3442228 B2 JP3442228 B2 JP 3442228B2
Authority
JP
Japan
Prior art keywords
timing
difference
frame
pattern
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP24546996A
Other languages
English (en)
Other versions
JPH1075239A (ja
Inventor
勝彦 平松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP24546996A priority Critical patent/JP3442228B2/ja
Priority to US08/900,862 priority patent/US6009131A/en
Priority to EP97305702A priority patent/EP0827304A3/en
Priority to AU32418/97A priority patent/AU692738B2/en
Priority to CA002212034A priority patent/CA2212034C/en
Priority to CNB971175284A priority patent/CN1271837C/zh
Priority to KR1019970043147A priority patent/KR100264151B1/ko
Publication of JPH1075239A publication Critical patent/JPH1075239A/ja
Application granted granted Critical
Publication of JP3442228B2 publication Critical patent/JP3442228B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/38Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40Transmitting circuits; Receiving circuits
    • H04L25/49Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/493Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems by transition coding, i.e. the time-position or direction of a transition being encoded before transmission
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/04Speed or phase control by synchronisation signals
    • H04L7/041Speed or phase control by synchronisation signals using special codes as synchronising signal
    • H04L7/042Detectors therefor, e.g. correlators, state machines

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Radar Systems Or Details Thereof (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Monitoring And Testing Of Transmission In General (AREA)
  • Dc Digital Transmission (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、通信装置の同期保
持装置装置に関し、特に、ユニークワード(UW)パタ
ンが受信されない場合でもフレームタイミングの差平均
値をもとにタイミングずれを推定できるようにして、長
時間の回線断でもフレームタイミングを保持することが
できる同期保持装置に関する。
【0002】
【従来の技術】従来の同期保持装置を図21を用いて説
明する。図21(a)は、従来の同期保持装置の構成を
示すブロック図を示し、図21(b)は、従来の保持装
置で用いられていたフレームフォーマットを示す図であ
る。
【0003】図21(a)の同期保持装置では、UWパ
タン検出回路2が受信信号1の既知のシンボルパタン
(通常、同期ワードまたはユニークワードと呼ばれる。
以下、単にUWワードと記す。)を受信し、ラッチ回路
6が基準クロック4をもとに作った基準タイマ5の値を
ラッチし、UWパタンが受信された時刻を算出する。そ
して、ヒストグラム算出回路8がUWパタン受信時刻の
ヒストグラムを算出して、送信装置の基準フレームタイ
ミングと受信装置の基準フレームタイミングの差を算出
する。このヒストグラムをもとに、タイミング補正値検
出回路12が受信装置の基準フレームタイミングが送信
装置の基準フレームタイミングよりも後方にずれた場合
は受信装置の基準フレームタイミングを前方に補正し、
受信装置の基準フレームタイミングが送信装置の基準フ
レームタイミングよりも前方にずれた場合は受信装置の
基準フレームタイミングを後方に補正する。実際には、
基準タイマ5の初期値を、前方に補正する場合は+1、
後方に補正する場合は−1のようにし、1フレームだけ
フレーム長を増減させて受信機のフレームタイミングW
送信機のフレームタイミングに合わせる。
【0004】
【発明が解決しようとする課題】以上のように従来の同
期保持装置は、常にUWパタンを受信することによって
送信機のフレームタイミングと受信機のフレームタイミ
ングの差を検出して、受信機のフレームタイミングを補
正している。このような方式では、回線断等により長時
間にわたりUWパタンが受信できないときは、送信機の
フレームタイミングと受信機のフレームタイミングが大
きくずれてしまう。
【0005】本発明は、前記従来の問題を解決するもの
であり、回線断等により長時間にわたりUWパタンが受
信できないときでも、送信機のフレームタイミングと受
信機のフレームタイミングが大きくずれることのない同
期保持装置を提供することを目的とする。
【0006】
【課題を解決するための手段】この目的を達成するため
に、本発明では、送信機のフレームタイミングと受信機
のフレームタイミングの差の平均値を算出し、あるフレ
ーム時間毎にフレームタイミングの差の平均値を加算し
ていき、タイミングずれの積算値をもとにタイミング補
正を行なう。これにより、UWパタンが受信されない場
合でも、フレームタイミングの差平均値をもとにタイミ
ングずれを推定できるので、長時間の回線断でもフレー
ムタイミングを保持することができる。
【0007】
【発明の実施の形態】本発明の請求項1記載の発明は、
既知の送信パタンの受信時刻をもとに送信装置と受信装
置の基準タイミングの差を検出する回路と、送信装置と
受信装置の基準タイミングの差の平均値を算出する回路
と、受信装置への割り込み時間毎に基準タイミングの差
を積算する回路と、その積算値が前方に補正するための
しきい値よりも大きくなった場合に受信装置のタイミン
グを前方に補正するための補正値を出力し、その積算値
が後方に補正するためのしきい値よりも小さくなった場
合に受信装置のタイミングを後方に補正するための補正
値を出力する補正値出力回路とを備えた同期保持装置に
おいて、シンボルクロックに対して周波数が整数倍のク
ロックの中から最適なシンボルクロックを再生するシン
ボルクロック再生回路と、シンボルクロックの時間精度
を有するタイミング回路とを備え、周波数がシンボルク
ロックの整数倍のクロックで受信信号の振幅を検出し、
その振幅をあるシンボル数分加算し、その加算結果が最
大となるタイミングを最適なシンボルクロックとするこ
とにより、送信装置と受信装置の基準タイミングの差
ンボル時間精度の整数倍の精度で検出することを特徴
とする同期保持装置としたものである。これにより、U
Wが連続して検出されない場合でも、算出してあるフレ
ームタイミング差の平均値を用いてタイミング差を積算
し、タイミング補正を行い、送信機にフレームタイミン
グを合わせるときに、シンボル時間の整数倍の精度でU
Wパタンの受信時刻を検出することができるという作用
を有する。
【0008】
【0009】
【0010】
【0011】
【0012】
【0013】本発明の請求項記載の発明は、チャンネ
ル識別とスロット番号により基準時刻を選択する回路
と、チャンネル識別とスロット番号で決まる基準時刻
格納するメモリとを備えチャネル種別とスロット番号
に関係なく送信装置と受信装置の基準タイミングの差を
算出し前回の既知シンボル列の受信時刻からのスロッ
ト数を用いて送信機の基準時刻と受信機の受信時刻の差
の平均値を算出することを特徴とする請求項記載の同
期保持装置としたものである。これにより、チャネル種
別とスロット番号によらずに送信機と受信機のタイミン
グ差の平均値を算出することができるという作用を有す
る。
【0014】
【0015】
【0016】
【0017】
【0018】
【0019】以下、本発明の実施の形態を図1から図2
0を用いて説明する。
【0020】(第1の実施の形態)図1は本発明の第1
の実施の形態の同期保持装置の構成を示したブロック図
である。図1において、UWパタン検出回路102は受信
信号101に含まれるUWパタンを検出する。UWパタン
検出信号103はUWパタンが検出されたときのみ変化
し、ラッチ回路107は、基準タイマ105の値106を取り込
む。基準クロック104は、受信機の基準タイマ105および
タイミングカウンタ119のクロック源となるものであ
る。基準タイマ105は、UWパタンの受信時刻の検出に
用いられる。ラッチ回路107は、UWパタン検出信号103
で基準タイマ105の値106を取り込む。D-FF109は、1
フレーム前の基準タイマ値を保持する。差分回路111は
前回UWパタンが検出された時(通常は1フレーム前)
の基準タイマ値との差により、送信機のフレームタイミ
ングと受信機のフレームタイミングの差を検出する。平
均値算出回路113はフレームタイミングの差の平均値を
算出する。タイミング差積算回路115は送信機のフレー
ムタイミングと受信機のフレームタイミングの差を積算
していく。タイミング補正値検出回路117は、以下の処
理を行なう。
【0021】・受信装置の基準フレームタイミングが送
信装置の基準フレームタイミングよりも後方にずれた場
合は受信装置の基準フレームタイミングを前方に補正す
る。
【0022】・受信装置の基準フレームタイミングが送
信装置の基準フレームタイミングよりも前方にずれた場
合は受信装置の基準フレームタイミングを後方に補正す
る。
【0023】実際には、タイミングカウンタの初期値
を、前方に補正する場合は+1、後方に補正する場合は
−1のようにし、1フレームだけフレーム長を増減させ
て受信機のフレームタイミングを送信機のフレームタイ
ミングに合わせる。タイミングカウンタ119は1フレー
ム周期のカウンタである。デコーダ121はタイミングカ
ウンタ値をデコードして各種タイミングを生成する。
【0024】次に、同期保持装置の動作を図2を用いて
説明する。受信信号101の中にUWパタンが含まれてい
る。受信信号は、送信機のフレームタイミングをもとに
送信されたものであるから、受信信号に含まれるUWパ
タンの受信間隔を検出することにより、送信機の1フレ
ーム時間を検出できる。
【0025】受信機では、自身のタイマの値によってU
Wパタンが受信される時刻を知り、前フレームでのUW
パタン受信時刻との差を計算することによって受信機の
1フレームの長さを検出する。実際には、t(k+1)とt(k)
の差を計算するのだが、タイマの値がNであるから、次
の式1のようにモジュロ演算よって求める。 (t(k+1)+N-t(k+2))moduloN ・・・(式1) この値と、標準のフレーム時間長との差が送信機のフレ
ームタイミングと受信機のフレームタイミングの差にな
る。
【0026】タイミング補正値検出回路とタイミング補
正動作について図2および図3を用いて説明する。タイ
ミング補正値検出回路117は、以下のように処理を行な
う。
【0027】・受信装置のフレームタイミングが送信装
置のフレームタイミングよりも設定値以上後方にずれた
場合は、受信装置のフレームタイミングを設定値分だけ
前方に補正する。
【0028】・受信装置のフレームタイミングが送信装
置のフレームタイミングよりも設定値以上前方にずれた
場合は、受信装置のフレームタイミングを設定値分だけ
後方に補正する。
【0029】・受信装置のフレームタイミングが送信装
置のフレームタイミングに対して設定値以内ならば補正
しない。
【0030】タイミング補正は、タイミングカウンタ11
9の初期値を、前方に補正する場合は+(設定値)(例
として+1)、後方に補正する場合は−(設定値)(例
として−1)のようにし、1フレームだけフレーム長を
増減させて受信機のフレームタイミングを送信機のフレ
ームタイミングに合わせる。
【0031】図2はフレームタイミングを1だけ前方に
補正した場合を説明するもので、タイミングカウンタ11
9の値を1フレームだけ+1から開始することによっ
て、生成したタイミングが1だけ前方に補正されている
様子が分かる。
【0032】図3はフレームタイミングを1だけ後方に
補正した場合を説明するもので、タイミングカウンタ11
9の値を1フレームだけ−1から開始することによっ
て、生成したタイミングが1だけ後方に補正されている
様子が分かる。
【0033】次に、UWパタンが検出されない場合の動
作を説明する。UWパタンが検出されない場合は、平均
値算出回路113にUWパタンの検出情報が入力される。
そこで、以下のような処理が行なわれる。
【0034】・UWパタンが検出された場合は、平均値
を更新する。
【0035】・UWパタンが検出されない場合は、平均
値を更新しない。
【0036】これにより、UWが連続して検出されない
場合でも、算出してあるフレームタイミング差の平均値
を用いてタイミング差を積算し、タイミング補正を行な
い、送信機にフレームタイミングを合わせることができ
る同期保持装置を実現できる。
【0037】(第2の実施の形態)前記第1の実施の形
態では、UWパタンの受信時刻を基準タイマを用いて検
出するようにした。通常は、タイミングカウンタのクロ
ック速度はシンボルレートまたはビットレートと同じで
ある。基準タイマのクロック速度をタイミングカウンタ
のクロック速度より早くして、UWパタン受信時刻を精
度よく検出することができる。
【0038】しかし、このような構成では、カウンタを
2個持つので回路規模と消費電力の点で不利になる。そ
こで、UWパタンの受信時刻を、タイミングカウンタを
用いて検出する方法について説明する。
【0039】図4は第2の実施の形態の同期保持装置の
構成を示すブロック図である。図4において、UWパタ
ン検出回路202は受信信号201に含まれるUWパタンを検
出する。UWパタン検出信号203はUWパタンが検出さ
れたときのみ変化し、ラッチ回路207は、タイミングカ
ウンタ205の値206を取り込む。基準クロック204は、受
信機のタイミングカウンタ205のクロック源となるもの
である。フレーム周期のタイミングカウンタ205の値
は、デコーダ219でデコードして各種タイミングを生成
する。ラッチ回路207は、UWパタン検出信号203でタイ
ミングカウンタ205の値106を取り込む。D-FF209は、
前回UWパタンが検出された時(通常は1フレーム前)
のタイミングカウンタ値を保持する。差分回路211は1
フレーム前のタイミングカウンタ値との差から、送信機
のフレームタイミングと受信機のフレームタイミングの
差を検出する。この第2の実施の形態では、UWパタン
受信時刻をタイミング補正を受けているタイミングカウ
ンタを用いて検出しているので、タイミング補正が行な
われた場合はタイミング補正値分増減する。そこで、D
-FF221は、前フレームのタイミング補正値を保持して
おき、UWパタン受信時刻を補正する。平均値算出回路
213はフレームタイミングの差の平均値を算出する。タ
イミング差積算回路215は送信機のフレームタイミング
と受信機のフレームタイミングの差を積算していく。タ
イミング補正値検出回路217は、以下の処理を行なう。
【0040】・受信装置の基準フレームタイミングが送
信装置の基準フレームタイミングよりも後方にずれた場
合は受信装置の基準フレームタイミングを前方に補正す
る。
【0041】・受信装置の基準フレームタイミングが送
信装置の基準フレームタイミングよりも前方にずれた場
合は受信装置の基準フレームタイミングを後方に補正す
る。
【0042】実際には、タイミングカウンタの初期値
を、前方に補正する場合は+1、後方に補正する場合は
−1のようにし、1フレームだけフレーム長を増減させ
て受信機のフレームタイミングを送信機のフレームタイ
ミングに合わせる。
【0043】タイミング補正を行なうことによるUWパ
タンの受信時刻の変化を図5を用いて説明する。
【0044】図5では、2回目のUWパタン受信から3
回目のUWパタン受信の間にタイミング補正が行なわれ
ている。例として、タイミングカウンタの初期値を+1
としている。このとき、タイミングカウンタのラッチ結
果をそれぞれ、t(k)、t(k+1)、t(k+2)、t(k+3)とする。
いま、送信機の1フレーム時間と受信機の1フレーム時
間が同じであるとすると、t(k)、t(k+1)、t(k+2)、t(k+
3)は同じ値になる。しかし、タイミング補正が行なわれ
ると、t(k+2)とt(k+3)がt(k)とt(k+1)よりも1だけ大き
くなる。1フレーム時間を算出すると、以下のように、
タイミング補正を行なった後の1フレーム時間はタイミ
ング補正値分大きくなる。そこで、タイミング補正値を
用いて、UWパタン受信時刻を補正してやればよい。実
際にはタイミング補正が行なわれたとき(以下の式3に
相当)に検出された時間差から補正値分を引いてやれば
よい。これは、補正値を−1とした場合も同様である。 t(k+1) - t(k) = N ・・・(式2) t(k+2) - t(k+1) = N+1 ・・・(式3) t(k+3) - t(k+2) = N ・・・(式4)
【0045】このように、タイミング補正を行なった後
に算出した1フレーム時間からタイミング補正値を引く
ことにより正しい1フレーム時間を算出することができ
る。これにより、タイミング補正を行なっているタイミ
ングカウンタを用いてUWパタン受信時刻を検出するこ
とができる。
【0046】(第3の実施の形態)前記第1の実施の形
態ではフレームより長い周期のカウンタを、前記第2の
実施の形態ではフレーム周期のカウンタをそれぞれ用い
ている。1フレームあたりのシンボル数やビット数が大
きくなるとカウンタのビット数やラッチ回路のビット
数、1フレーム前の値を格納するD-FFのビット数、
差分回路のビット数が、低消費電力化および回路の小型
化の課題となる。
【0047】本発明の第3の実施の形態の同期保持装置
を図6を用いて説明する。基本的な動作は前記第2の実
施の形態と同じである。前記第2の実施の形態に対して
基準タイマのカウンタ数を削減するためにデコーダ322
から基準タイマの開始時刻を制御する信号線324を加え
ている。
【0048】そこで基準タイマ制御信号324について図
7を用いて説明する。デコーダ322からUWパタン受信
時刻の少し前に基準タイマのスタート信号を出す。この
信号で基準タイマ306のカウントを開始する。そして、
UWパタン受信時刻の少し後に基準タイマのストップ信
号を出す。これにより、基準タイマ306をストップす
る。このように基準タイマ306の動作をUWパタンの受
信時刻を基準に制御することにより、 ・基準タイマのカウント数を減らすことができる。
【0049】・フレームタイミング差を検出するための
演算のビット数を減らすことができる。
【0050】・基準タイマの動作時間を減らすことがで
きる、という効果が得られる。なお、前記第2の実施の
形態のようにタイミングカウンタを補正することによ
り、補正を行なったフレームではUWパタンの受信時刻
が補正値分だけ変化する。これの補正方法は、前記第2
の実施の形態のように平均値算出回路へ補正値を入れる
方法がある。ここでは、デコーダに補正値を入れて、基
準タイマの動作開始時刻をタイミングカウンタを補正し
たフレームのみ補正値分だけ前後させる。
【0051】(第4の実施の形態)前記第3の実施の形
態の同期保持装置では、既知のパタン(以降、UWパタ
ンと記す)の受信時刻を検出するためのカウンタを、U
Wパタンが検出されると想定される時刻の少し前に動作
を開始して、UWパタンが検出されると想定される時刻
より少し後にカウンタの動作を停止している。この時、 ・カウンタの動作が非常に高速の場合 ・UWパタンが受信される時刻の変動が大きいので、カ
ウンタの動作時間が長くなる場合 等は、カウンタによる消費電力が問題となる。そこで、
カウンタの動作を以下のように制御する。
【0052】・UWパタンが検出されると想定される時
刻の少し前に動作を開始する。
【0053】・UWパタンが検出された場合は、カウン
タの動作を停止する。
【0054】・UWパタンが検出されない場合は、UW
パタンが検出されると想定される時刻より少し後にカウ
ンタの動作を停止する。
【0055】そこで、第4の実施の形態の同期保持装置
を図8を用いて説明する。タイミング補正の方法は前記
第3の実施の形態で説明した通りである。基準タイマの
動作について説明する。基準タイマ408への基準クロッ
ク405の入力あり/なしをスイッチ406で切替る。基準ク
ロック405の制御は、前記第3の実施の形態と同様に、
デコーダ424を用いてUWパタンが検出されると予想さ
れる時刻の前に動作を開始し、UWパタンが検出される
と想定される時刻の後に動作を停止する。この、基準タ
イマ408を動作させる時間は、UWパタンがほぼ決まっ
た時刻に受信される場合は短くて済み、UWパタンの受
信時刻の変動が大きい場合は長くする必要がある。
【0056】そのため本実施の形態では、UWパタンが
検出された場合は、基準タイマの動作を停止してよいの
で、基準タイマの動作をUWパタンの検出信号でも制御
する。
【0057】次に本実施の形態の動作を図9を用いて説
明する。 (a)UWパタンが検出された場合 基準タイマをカウンタ制御信号の立ち上がりで動作さ
せ、UWパタンが検出されたら、このUWパタン検出信
号でカウンタの値をラッチさせ、カウンタを停止させ
る。 (b)UWパタンが検出されない場合 基準タイマをカウンタ制御信号の立ち上がりで動作さ
せ、カウンタ制御信号の立ち下がりで停止させる。UW
パタンが検出されていないので、UWパタン受信時刻は
前回の値T(k)のままである。この場合、UW不検出信号
を平均値検出回路416へ送り、平均値を更新しないよう
にする。
【0058】以上のようにして、基準タイマの動作時間
を短くして低消費電力化を実現することができる。
【0059】(第5の実施の形態)前記第1の実施の形
態ないし第4の実施の形態では、既知のシンボルパタン
(通常、同期ワードまたはユニークワードと呼ばれる。
以降、UWパタン:ユニークワードパタンと記す)の受
信時刻をシンボル時間精度で検出している。本実施の形
態では、シンボル時間精度のN倍の精度で検出する方法
について示す。
【0060】本発明の第5の実施の形態の同期保持装置
を図10を用いて説明する。図10の同期保持装置は、
前記第2の実施の形態で示した構成に対して、シンボル
同期回路502と、1周期前のシンボル同期を保持するD-
FF526を加え、差分回路514をシンボル同期回路502か
らのシンボル同期情報(503と527)を用いて送信機のフレ
ームタイミングと受信機のフレームタイミングの差を検
出するように変更したものである。
【0061】シンボル同期回路502の動作を図11を用
いて説明する。図11(a)は入力信号列を示す。説明
を簡単にするためにシンボル同期を容易に獲得できるよ
うに1シンボル周期で極性が変化する入力信号列を用い
ている。図11(b)はシンボル周期のN倍で入力信号
に対して絶対値をとった値をシンボル周期毎に加算した
結果を示している。加算はつぎの式5に従って行なう。 y(m)=y(m)+|x((n+m/N)T)| ・・・(式5) ただし、x()は入力信号、nはシンボル番号、Tはシンボ
ル時間、Nは1シンボル時間中のシンボル識別点検出回
数、|(・)|は(・)の絶対値計算である。
【0062】シンボル同期回路502ではy(k)が最大とな
るmをシンボル識別点と判定する。なお、本実施の形態
では入力信号の絶対値を積算しているが、包絡線を加算
してもよい。これにより、シンボル時間のN倍の精度で
UWパタンの受信時刻を検出することができる。
【0063】D-FF526には1周期前のシンボル識別点
を格納する。送信機のフレームタイミングと受信機のフ
レームタイミングの差は、 ( t(k+1)+m(k+1)/N ) - ( t(k)+m(k)/N ) ・・・(式6) で算出することができる。ここで、t()はUWパタン検
出時刻で、mはシンボル識別点で、Nはシンボル識別点
の検出精度である。その他の回路の動作は、前記第2の
実施の形態と同様である。
【0064】(第6の実施の形態)前記第1の実施の形
態ないし第5の実施の形態では、1フレーム中の同じ時
刻で既知のシンボルパタン(UWパタン)を検出してい
る。このため、前回のUWパタン検出時刻から次回のU
Wパタンの検出時刻までの時間差は毎回同じである。本
実施の形態では、1フレーム中の任意のスロットを受信
する場合での、送信機と受信機のタイミング差の検出方
法について説明する。
【0065】本発明の第6の実施の形態の同期保持装置
を図13のフレームフォーマットと図12のブロック図
を用いて説明する。
【0066】最初にフレームフォーマットを説明する。
図13のフレームフォーマット例では、1フレームはア
クセスチャネルとコントロールチャネルとユーザチャネ
ルから構成されている。アクセスチャネルは、基地局か
らの報知と移動機からの位置登録などに用いられる。コ
ントロールチャネルは、ユーザチャネルの割当て等に用
いられる。ユーザチャネルはデータの送受信に用いられ
る。
【0067】次に、移動機の動作を説明する。移動機の
同期回路およびタイミング生成回路は、同期回路でアク
セスチャネルのUWパタンを受信してフレーム同期を獲
得し、タイミング生成回路であらかじめ持っているフレ
ーム構造の情報からフレーム単位のタイミングを生成す
る。このフレーム単位のタイミングをもとに、アクセス
チャネルで指定されたコントロールチャネルの送受信
や、コントロールチャネルで指定されたユーザチャネル
の送受信を行なう。
【0068】同期回路の動作を説明するが、ここではC1
とU1とU2を受信してタイミングを保持する場合を例にし
て説明する。説明のために以下の記号を用いる。
【0069】tc1(k):第kフレームのC1でUWパタンを
検出した時刻 tu1(k):第kフレームのU1でUWパタンを検出した時刻 tu2(k):第kフレームのU2でUWパタンを検出した時刻 tc1(k+1):第k+1フレームのC1でUWパタンを検出した
時刻 tu1(k+1):第k+1フレームのU1でUWパタンを検出した
時刻 tu2(k+1):第k+1フレームのU2でUWパタンを検出した
時刻 Tu1c1:U1とC1の標準時間差(カウンタ数) Tu2u1:U2とU1の標準時間差(カウンタ数) Tu2c1:U2とC1の標準時間差(カウンタ数) UWパタンが検出したときのフレームカウンタの差は、 tu1(k) - tc1(k) ・・・(式7) tu2(k) - tu1(k) ・・・(式8) tc1(k+1) - tu2(k) ・・・(式9) tu1(k+1) - tc1(k+1) ・・・(式10) tu2(k+1) - tu1(k+1) ・・・(式11)
【0070】そして、U1とC1の時間差(カウンタ数)をメ
モリに格納しておき、前記式7から引くことにより、C1
からU2まででの送信機と受信機のタイミングずれを算出
することができる。同様に、U2とC2の時間差(カウンタ
数)、C1とU2の時間差(カウンタ数)をメモリに格納して
おき、送信機と受信機のタイミングずれを算出する。
【0071】最後に図12のブロック図を用いて本実施
の形態動作を説明する。本実施の形態では、前記第1の
実施の形態に示した構成にメモリ626を加え、チャネル
種別624とスロット番号625でメモリ626からUWパタン
が受信される時間差627を選択し、差分回路611に入力す
る。差分回路611では、ラッチ回路出力607(前記式7の
tu1(k)に相当)と1周期前のUWパタンが受信された時
刻610(前記式7のtc1(k)に相当)と、メモリからの値6
27(Tu1c1に相当)とを用いて送信機と受信機のタイミン
グの差を算出する。前記説明以外の回路の動作は、前記
第1の実施の形態と同様である。
【0072】本実施の形態では、前記第1の実施の形態
に示した構成にチャネル種別とスロット番号による基準
時間差を算出するための構成を付加しているが、前記第
2の実施の形態ないし第5の実施の形態に示した構成に
ついても同様に、チャネル種別とスロット番号による基
準時間差を算出するための構成を付加することができ
る。
【0073】(第7の実施の形態)前記第6の実施の形
態では、チャネル種別とスロット番号による既知のシン
ボルパタン(UWパタン)の受信時刻差を検出する方法
について示した。本実施の形態では、チャネル種別とス
ロット番号によらずに送信機と受信機のタイミング差の
平均値を算出する方法について説明する。
【0074】本発明の第7の実施の形態の同期保持装置
を図12を用いて説明する。はじめにC1とU1とU2を受信
してタイミングを保持する場合について説明する。説明
のために以下の記号を用いる。
【0075】tc1(k):第kフレームのC1でUWパタンを
検出した時刻 tu1(k):第kフレームのU1でUWパタンを検出した時刻 tu2(k):第kフレームのU2でUWパタンを検出した時刻 tc1(k+1):第k+1フレームのC1でUWパタンを検出した
時刻 tu1(k+1):第k+1フレームのU1でUWパタンを検出した
時刻 tu2(k+1):第k+1フレームのU2でUWパタンを検出した
時刻 それぞれのUWパタンが検出したときのフレームカウン
タの差は、 tu1(k) - tc1(k) ・・・(式12) tu2(k) - tu1(k) ・・・(式13) tc1(k+1) - tu2(k) ・・・(式14) tu1(k+1) - tc1(k+1) ・・・(式15) tu2(k+1) - tu1(k+1) ・・・(式16) となる。そして、 Tu1c1:U1とC1の標準時間差(カウンタ数) Tu2u1:U2とU1の標準時間差(カウンタ数) Tu2c1:U2とC1の標準時間差(カウンタ数) とすると、1シンボル時間あたりのタイミング差はそれ
ぞれ、 ( tu1(k) - tc1(k) - Tu1c1 ) / Tu1c1 ・・・(式17) ( tu2(k) - tu1(k) - Tu2u1 ) / Tu2u1 ・・・(式18) ( tc1(k+1) - tu2(k) - Tu2c1 ) / Tc1u2 ・・・(式19) ( tu1(k+1) - tc1(k+1) - Tu1c1 ) / Tu1c1 ・・・(式20) ( tu2(k+1) - tu1(k+1) - Tu2u1 ) / Tu2u1 ・・・(式21) これを用いて、1フレームのシンボル数(TFL)をそれぞ
れに掛けて1フレームあたりの送信機と受信機のタイミ
ング差を算出する。
【0076】実際の回路動作を上記式17を参考にして
説明する。UWパタンが検出されると、基準タイマ605
の値をラッチ回路607でUWパタン検出信号603を用いて
値を確定させる。差分回路611には今の値(tu1(k))があ
り、D-FF609には前回のUWパタンが検出されたとき
の値(tc1(k))がある。メモリ626には、今回のチャネル
種別、スロット番号と前回のチャネル種別、スロット番
号が入力される。そして、U1とC1の標準時間差(カウン
タ数)Tu1c1が差分回路611に入力される。そして、上記
式17の分子の演算を行なう。平均値算出回路613に
は、差分回路の結果とU1とC1の標準時間差(カウンタ数)
Tu1c1が入力され、上記式17の演算が行なわれて1シ
ンボル当たりの送信機と受信機のタイミング差が算出さ
れる。この値をタイミング差積算回路615で積算し、タ
イミング補正値検出回路617でタイミング補正処理を行
なう。
【0077】今回の構成では、1シンボル時間当たりの
送信機と受信機のタイミング差を積算しているが、上記
式17に1フレームのシンボル数(TFL)を乗算して、1
フレーム当たりの送信機と受信機のタイミング差を積算
してもよい。
【0078】本実施の形態では、前記第1の実施の形態
に示した構成にチャネル種別とスロット番号による基準
時間差を算出するための構成を付加しているが、前記第
2の実施の形態ないし第5の実施の形態に示した構成に
ついても同様に、チャネル種別とスロット番号による基
準時間差を算出するための構成を付加することができ
る。
【0079】(第8の実施の形態)同期保持装置におい
て、送信装置と受信装置の基準クロックの差の平均値を
算出するために以下に示す式22のように忘却係数(α)
を用いて計算する場合、送信装置と受信装置の基準クロ
ックの差が大きいと差の平均値が収束するまでに時間が
かかる。この様子を図15に示す。同じ忘却係数を用い
た場合、タイミング差が大きい時(タイミング差1)とタ
イミング差が小さい時(タイミング差2)では、収束の傾
きが同じであるからタイミング差1の方が収束までに時
間がかかる。 a(k) = αa(k-1) + (1-α)d(k) ・・・(式22) ただし、a(k-1)、a(k)はそれぞれ時刻kおよび時刻(k+1)
での送信機と受信機のタイミング差の平均値、d(k)は時
刻kで検出された受信機のUWパタン検出時刻の差であ
る。
【0080】そこで、本発明の第8の実施の形態では、
送信装置と受信装置の基準クロックの差が時間によらず
ほぼ一定ということを利用して、フレーム同期獲得処理
時に既知のシンボルパタンの検出時刻に基づくを前フレ
ームにわたりメモリに格納し、フレーム同期獲得完了時
に送信装置と受信装置の基準クロックの差の平均値の初
期値を算出するような構成とし、タイミング差の平均値
の計算速度を向上させた同期保持装置を提案するもので
ある。
【0081】図14は第8の実施の形態のブロック図を
示す。図14において、UWパタン検出回路702は、既
知のシンボルと受信シンボル列とのパタンマッチングで
UWパタンが受信された時刻を検出する。後方保護回路
705は、UWパタンの検出確度を上げるために用意され
ている。実際には、規定回数連続でUWパタンが検出さ
れたらフレーム同期確立と判定する。基準タイマ708
は、UWパタンの受信時刻を測定するために用いられ
る。ラッチ回路710はUWパタン検出信号で基準タイマ7
08の受信時刻をラッチする。D-FF712は前回のUWパ
タンの受信時刻を格納するものである。差分回路714は
今回のUWパタンの受信時刻と前回のUWパタンの受信
時刻との差を求める。メモリ716は、フレーム同期確立
までのUWパタンの受信時刻差を格納する。平均値算出
回路718は、後方保護回路からのフレーム同期確立信号
をトリガとして、メモリに格納されているUWパタンの
受信時刻差をもとに送信機と受信機のタイミング差の平
均値の初期値を算出する。タイミングカウンタ720とデ
コーダ722により各種タイミングを生成する。フレーム
同期が確立するまでは送信機と受信機のタイミング差が
わかっていないのでタイミング補正は行なわない。
【0082】(第9の実施の形態)前記第8の実施の形
態の同期保持装置において、フレーム同期獲得処理時
に、既知のシンボルパタンの検出時刻に基づく送信装置
と受信装置の基準クロックの差を全フレームにわたりメ
モリに格納し、フレーム同期獲得完了時に送信装置と受
信装置の基準クロックの差の平均値の初期値を算出し
た。本発明の第9の実施の形態では、フレーム同期確立
後に任意のスロットの既知のシンボルパタンを受信して
送信装置と受信装置の基準クロックの差を更新する同期
保持装置について説明する。
【0083】図15は本発明の第9の実施の形態の同期
保持装置のブロック図を示す。図15において、UWパ
タン検出回路802は、既知のシンボルと受信シンボル列
とのパタンマッチングでUWパタンが受信された時刻を
検出する。後方保護回路805は、UWパタンの検出確度
を上げるために用意されているものである。実際には、
規定回数連続でUWパタンが検出されたらフレーム同期
確立と判定する。基準タイマ808はUWパタンの受信時
刻を測定するために用いられる。ラッチ回路810はUW
パタン検出信号で基準タイマの受信時刻をラッチする。
D-FF812は前回のUWパタンの受信時刻を格納する。
差分回路814は今回のUWパタンの受信時刻と前回のU
Wパタンの受信時刻との差を求める。スイッチ815はフ
レーム同期確立前はスイッチをaに接続し、フレーム同
期確立後はスイッチをbに接続する。メモリ819は、フ
レーム同期確立までのUWパタンの受信時刻差を格納す
る。平均値算出回路1(821)は、後方保護回路からの
フレーム同期確立信号をトリガとして、メモリに格納さ
れているUWパタンの受信時刻差をもとに送信機と受信
機のタイミング差の平均値の初期値を算出する。823は
平均値算出回路2(812)は、平均値算出回路1で算出
した値を初期値として、上記式22のように送信機と受
信機のタイミング差の平均値を更新する。
【0084】タイミング差積算回路825は送信機と受信
機のタイミング差を積算していく。タイミング補正値検
出回路827は、タイミング差積算回路825のタイミング差
の積算結果をもとにタイミング補正値を算出する。
【0085】タイミングカウンタ829とデコーダ831によ
り各種タイミングを生成する。タイミングカウンタ829
はタイミング補正値によって初期値を変更し、受信機の
各種タイミングを送信機に合わせる。
【0086】本実施の形態では、フレーム同期確立前
は、スイッチをaに接続し、上記に説明したとおりに動
作する。フレーム同期が確立するまでは送信機と受信機
のタイミング差が分かっていないのでタイミング補正は
行なわない。フレーム同期確立後は、スイッチをbに接
続し、平均値算出回路1で求めた送信機と受信機のタイ
ミング差の初期値をもとに送信機と受信機のタイミング
差を更新する。それ以外の詳細動作は前記第1の実施の
形態に説明したとおりである。
【0087】図17はタイミング差の収束の様子を示し
たものである。タイミング差の大小に関わらずフレーム
同期確立までのタイミング差を初期値としているので収
束は早い。
【0088】(第10の実施の形態)前記第1の実施の
形態に示した構成では、送信機と受信機とのタイミング
差の平均値の積算値をもとに受信機のタイミングを送信
機に合わせている。また、前記第8の実施の形態および
前記第9の実施の形態では、タイミング差の平均値の初
期値をフレーム同期の確立とともに算出している。これ
により、受信機のタイミングを送信機に追従させてい
る。
【0089】しかし、送信機と受信機とのタイミング差
の平均値でタイミング補正を行なう場合は、平均時間長
を長くすると動作は安定するが、送信機と受信機のタイ
ミング差がなくなってしまう場合がある。そこで、タイ
ミング差の平均値をもとにタイミング補正値検出回路
と、既知の送信パタンの受信時刻のヒストグラムを算出
しタイミング差を算出し、ヒストグラムをもとにしたタ
イミング補正値を検出する回路の双方を備えた同期保持
装置を本実施の形態では提案する。
【0090】図18は本発明の第10の実施の形態の同
期保持装置のブロック図を示す。第10の実施の形態で
は、UWパタンの検出時刻のヒストグラムをもとに受信
機のタイミングを送信機のタイミングに合わせる。UW
パタンが検出されない場合は、送信機と受信機のタイミ
ングの差の平均値を用いて、受信機のタイミングを送信
機のタイミングに合わせる。
【0091】次にUWパタンの検出時刻のヒストグラム
をもとに受信機のタイミングを送信機のタイミングに合
わせる方法を説明する。
【0092】受信信号に対してUWパタン検出回路905
でUWパタンを検出する。このUWパタン検出信号で基
準タイマ902の値をラッチ回路907でラッチして、UWパ
タンの検出時刻を測定する。測定したUWパタンの検出
時刻をヒストグラム算出回路909でヒストグラムを算出
する。このヒストグラムをもとにタイミング補正値検出
回路1(911)でタイミング補正値を算出する。タイミ
ング補正値検出回路は、以下のように処理を行なう。
【0093】・受信装置のフレームタイミングが送信装
置のフレームタイミングよりも設定値以上後方にずれた
場合は、受信装置のフレームタイミングを設定値分だけ
前方に補正する。
【0094】・受信装置のフレームタイミングが送信装
置のフレームタイミングよりも設定値以上前方にずれた
場合は、受信装置のフレームタイミングを設定値分だけ
後方に補正する。
【0095】・受信装置のフレームタイミングが送信装
置のフレームタイミングに対して設定値以内ならば補正
しない。
【0096】実際には、基準タイマの初期値を、前方に
補正する場合は+1、後方に補正する場合は−1のよう
にし、1フレームだけフレーム長を増減させて受信機の
フレームタイミングを送信機のフレームタイミングに合
わせる。タイミング補正を行なう時には、UWパタンの
検出時刻のヒストグラム算出回路をリセットする。ヒス
トグラムによる補正と差の平均値の積算による補正が同
時に行なわれて誤動作しないように、タイミング差積算
回路920の値を、 ・前方に補正した(フレーム長を1回だけ短くした)場合
は、積算回路から補正値分引く ・後方に補正した(フレーム長を1回だけ長くした)場合
は、積算回路に補正値分加える という演算を行なう。
【0097】送信機と受信機のタイミングの差の平均値
を用いたタイミング補正方法について以下に説明する。
【0098】受信信号に対してUWパタン検出回路905
でUWパタンを検出する。このUWパタン検出信号で基
準タイマ902の値をラッチ回路907でラッチして、UWパ
タンの検出時刻を測定する。測定したUWパタンの検出
時刻908と前回のUWパタンの検出時刻915から、送信機
と受信機のタイミング差を検出する。このタイミング差
検出値をもとに平均値算出回路918で平均値を算出し、
タイミング差積算回路920でタイミングの差を積算す
る。この積算結果からタイミング補正値検出回路922で
タイミング補正値を算出する。タイミング補正値検出回
路は、以下のように処理を行なう。
【0099】・受信装置のフレームタイミングが送信装
置のフレームタイミングよりも設定値以上後方にずれた
場合は、受信装置のフレームタイミングを設定値分だけ
前方に補正する。
【0100】・受信装置のフレームタイミングが送信装
置のフレームタイミングよりも設定値以上前方にずれた
場合は、受信装置のフレームタイミングを設定値分だけ
後方に補正する。
【0101】・受信装置のフレームタイミングが送信装
置のフレームタイミングに対して設定値以内ならば補正
しない。
【0102】実際には、基準タイマの初期値を、前方に
補正する場合は+1、後方に補正する場合は−1のよう
にし、1フレームだけフレーム長を増減させて受信機の
フレームタイミングを送信機のフレームタイミングに合
わせる。タイミング補正を行なう時には、タイミング差
積算回路から補正値分を引く。
【0103】このようにして、UWパタンの検出時刻の
ヒストグラムをもとに受信機のタイミングを送信機のタ
イミングに合わせることができる。なおかつ、UWパタ
ンが検出されない場合でも、送信機と受信機のタイミン
グの差の平均値を用いて、受信機のタイミングを送信機
のタイミングに合わせることができる。
【0104】(第11の実施の形態)前記第10の実施
の形態では、UWパタンの検出時刻のヒストグラムを算
出しているが、送信機と受信機のタイミング差を検出す
るために、今回のUWパタンの検出時刻と前回のUWパ
タンの検出時刻の差を算出している。そこで、ヒストグ
ラム算出回路の回路規模(おもにビット数)を削減するた
めに、今回のUWパタンの検出時刻と前回のUWパタン
の検出時刻の差のヒストグラムを算出する。
【0105】図20は第11の実施の形態の同期保持装
置のブロック図を示す。本実施の形態の同期保持装置の
動作は、ヒストグラムの対象がUWパタンの受信時刻か
らUWパタンの受信時刻の差に変わったが、それ以外の
構成は前記第10の実施の形態とほぼ同じである。
【0106】UWパタンの検出時刻のヒストグラムをも
とに受信機のタイミングを送信機のタイミングに合わせ
る方法を説明する。
【0107】受信信号に対してUWパタン検出回路1005
でUWパタンを検出する。このUWパタン検出信号で基
準タイマ1002の値をラッチ回路1007でラッチして、UW
パタンの検出時刻を測定する。測定したUWパタンの検
出時刻1008と前回のUWパタンの検出時刻1010から、差
分回路1011で送信機と受信機のタイミング差を検出す
る。測定した送信機と受信機のタイミング差1012をヒス
トグラム算出回路1013でヒストグラムを算出する。この
ヒストグラムをもとにタイミング補正値検出回路1(10
15)でタイミング補正値を算出する。タイミング補正値
算出回路1(1015)は、以下のように処理を行なう。
【0108】・受信装置のフレームタイミングが送信装
置のフレームタイミングよりも設定値以上後方にずれた
場合は、受信装置のフレームタイミングを設定値分だけ
前方に補正する。
【0109】・受信装置のフレームタイミングが送信装
置のフレームタイミングよりも設定値以上前方にずれた
場合は、受信装置のフレームタイミングを設定値分だけ
後方に補正する。
【0110】・受信装置のフレームタイミングが送信装
置のフレームタイミングに対して設定値以内ならば補正
しない。
【0111】実際には、基準タイマの初期値を、前方に
補正する場合は+1、後方に補正する場合は−1のよう
にし、1フレームだけフレーム長を増減させて受信機の
フレームタイミングを送信機のフレームタイミングに合
わせる。タイミング補正を行なう時には、UWパタンの
検出時刻のヒストグラム算出回路をリセットする。ヒス
トグラムによる補正と差の平均値の積算による補正が同
時に行なわれて誤動作しないように、タイミング差積算
回路1020の値を、 ・前方に補正した(フレーム長を1回だけ短くした)場合
は、積算回路から補正値分引く ・後方に補正した(フレーム長を1回だけ長くした)場合
は、積算回路に補正値分加える という演算を行なう。
【0112】送信機と受信機のタイミングの差の平均値
を用いたタイミング補正方法について以下に説明する。
受信信号に対してUWパタン検出回路1005でUWパタン
を検出する。このUWパタン検出信号で基準タイマ1002
の値をラッチ回路1007でラッチして、UWパタンの検出
時刻を測定する。測定したUWパタンの検出時刻1008と
前回のUWパタンの検出時刻1010から、差分回路1011で
送信機と受信機のタイミング差1012を検出する。このタ
イミング差検出値1012を平均値算出回路1018で平均値を
算出し、タイミング差積算回路1020でタイミングの差を
積算する。この積算結果からタイミング補正値検出回路
1022でタイミング補正値を算出する。タイミング補正値
検出回路1022は、以下のように処理を行なう。
【0113】・受信装置のフレームタイミングが送信装
置のフレームタイミングよりも設定値以上後方にずれた
場合は、受信装置のフレームタイミングを設定値分だけ
前方に補正する。
【0114】・受信装置のフレームタイミングが送信装
置のフレームタイミングよりも設定値以上前方にずれた
場合は、受信装置のフレームタイミングを設定値分だけ
後方に補正する。
【0115】・受信装置のフレームタイミングが送信装
置のフレームタイミングに対して設定値以内ならば補正
しない。
【0116】実際には、基準タイマの初期値を、前方に
補正する場合は+1、後方に補正する場合は−1のよう
にし、1フレームだけフレーム長を増減させて受信機の
フレームタイミングを送信機のフレームタイミングに合
わせる。タイミング補正を行なう時には、タイミング差
積算回路から補正値分を引く。このようにして、UWパ
タンの検出時刻のヒストグラムをもとに受信機のタイミ
ングを送信機のタイミングに合わせることができる。な
おかつ、UWパタンが検出されない場合でも、送信機と
受信機のタイミングの差の平均値を用いて、受信機のタ
イミングを送信機のタイミングに合わせることができ
る。
【0117】(第12の実施の形態)通信装置において
は、連続送信をしている状態と、間欠受信をしている状
態がある。連続送信を行なう場合は高精度なクロックが
必要であるが、高精度なクロックは一般的に消費電力が
大きい。そこで、間欠受信時に低精度なクロックを用い
て低消費電力化を図ることが必要であるが、低精度のク
ロックでは、クロックの精度が低いために受信窓を広く
しなければならず、間欠比率が低下し、低消費電力化を
図ることが困難である。
【0118】そこで、連続受信時に高精度クロックを用
いて送受信を行ない、同時に、低精度クロックについて
送信機と受信機のタイミングの差を検出し、低精度クロ
ックの補正値を算出する。そして、間欠受信を行なうと
きに、高精度クロックを停止し、低精度クロックで受信
窓の制御等のタイミングを生成する。
【0119】図20を用いて本発明の第12の実施の形
態の同期保持装置の動作を説明する。UWパタン検出回
路1(1102)は受信信号1101に含まれているUWパタン
を検出する。UWパタン検出信号1103は、UWパタンが
検出されたときのみ変化し、ラッチ回路1(1107)は高
精度基準クロックで動作する基準タイマ1(1105)の値
を取り込む。同時に、ラッチ回路2(1122)は低精度基
準クロックで動作する基準タイマ2(1120)の値を取り
込む。D-FF1(1109)は前回のUW検出時の基準タ
イマ1の値を保持する。D-FF2(1124)は前回のU
W検出時の基準タイマ2の値を保持する。第1の差分回
路1111は前回UWパタンが検出された時(通常は1フレ
ーム前)の基準タイマ値との差により、送信機のフレー
ムタイミングと高精度クロックによる受信機のフレーム
タイミングの差を検出する。
【0120】第2の差分回路1126は前回UWパタンが検
出された時(通常は1フレーム前)の基準タイマ値との
差により、送信機のフレームタイミングと低精度クロッ
クによる受信機のフレームタイミングの差を検出する。
平均値算出回路1(1113)は高精度クロックによるフレ
ームタイミングの差の平均値を算出する。平均値算出回
路2(1128)は低精度クロックによるフレームタイミン
グの差の平均値を算出する。タイミング差積算回路1
(1115)は送信機のフレームタイミングと高精度クロッ
クによる受信機のフレームタイミングの差を積算してい
く。タイミング差積算回路2(1130)は送信機のフレー
ムタイミングと高精度クロックによる受信機のフレーム
タイミングの差を積算していく。この積算結果1116から
タイミング補正値検出回路1(1117)はタイミング補正
値を算出する。タイミング補正値検出回路2(1132)は
積算結果1131からタイミング補正値を算出する。すなわ
ち、それぞれのタイミング補正値検出回路は、以下の処
理を行なう。
【0121】・受信装置の基準フレームタイミングが送
信装置の基準フレームタイミングよりも後方にずれた場
合は受信装置の基準フレームタイミングを前方に補正す
る。
【0122】・受信装置の基準フレームタイミングが送
信装置の基準フレームタイミングよりも前方にずれた場
合は受信装置の基準フレームタイミングを後方に補正す
る。
【0123】タイミング補正値検出回路1(1117)でタ
イミング補正値が検出された場合は、タイミング差積算
回路1(1115)の値を、補正値分だけ引く。タイミング
補正値検出回路2(1132)でタイミング補正値が検出さ
れた場合は、タイミング差積算回路2(1130)の値を、
補正値分だけ引く。スイッチ1(1135)およびスイッチ
2(1137)は、切替信号1134により、連続送受信時はa
側に、間欠受信時はb側に切り替えられる。タイミング
カウンタ1139およびデコーダ1141で各種タイミングを生
成する。
【0124】次に連続送受信時の動作について説明す
る。連続送受信時は、スイッチ1とスイッチ2はa側に
切り替えられて、高精度クロックにより各種タイミング
が生成される。高精度クロックを用いた基準タイマ1、
D-FF1、平均値算出回路1、タイミング差積算回路
1、タイミング補正値検出回路1により構成されたタイ
ミング保持回路、および、低精度クロックを用いた基準
タイマ2、D-FF2、平均値算出回路2、タイミング
差積算回路2、タイミング補正値検出回路2により構成
されたタイミング保持回路は、ともに動作している。
【0125】また、間欠受信時の動作について以下に説
明する。間欠受信時は、スイッチ1とスイッチ2はb側
に切り替えられて、低精度クロックにより各種タイミン
グが生成される。高精度クロック、および、高精度クロ
ックを用いた基準タイマ1、D-FF1、平均値算出回
路1、タイミング差積算回路1、タイミング補正値検出
回路1により構成されたタイミング保持回路は動作を停
止している。低精度クロックを用いた基準タイマ2、D
-FF2、平均値算出回路2、タイミング差積算回路
2、タイミング補正値検出回路2により構成されたタイ
ミング保持回路は、連続送受信時に送信機と低精度クロ
ックを用いた受信機のタイミング差を検出してあるの
で、タイミングの差はほとんどなくなっている。
【0126】以上のようにして、連続送受信時に高精度
クロックで各種タイミングを生成し、同時に、低精度ク
ロックのタイミング補正値を算出する。間欠送受信時
に、タイミング補正値を検出した低精度クロックを用い
て各種タイミングを生成し、高精度クロックを停止させ
る。これにより、低消費電力な同期保持装置を実現でき
る。
【0127】
【発明の効果】以上の説明から明らかなように本発明
は、送信機のフレームタイミングと受信機のフレームタ
イミングの差の平均値を算出し、あるフレーム時間毎に
フレームタイミングの差の平均値を加算していき、タイ
ミングずれの積算値をもとにタイミング補正を行なうよ
うにしたので、UWパタンが受信されない場合でも、フ
レームタイミングの差平均値をもとにタイミングずれを
推定することでき、長時間の回線断でもフレームタイミ
ングを保持することができる同期保持装置を提供しうる
ものである。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態の構成を示すブロッ
ク図、
【図2】本発明の第1の実施の形態の動作を説明する
図、
【図3】本発明の第1の実施の形態の動作を説明する他
の図、
【図4】本発明の第2の実施の形態の構成を示すブロッ
ク図、
【図5】本発明の第2の実施の形態の動作を説明する
図、
【図6】本発明の第3の実施の形態の構成を示すブロッ
ク図、
【図7】本発明の第3の実施の形態の動作を説明する
図、
【図8】本発明の第4の実施の形態の構成を示すブロッ
ク図、
【図9】本発明の第4の実施の形態の動作を説明する
図、
【図10】本発明の第5の実施の形態の構成を示すブロ
ック図、
【図11】本発明の第5の実施の形態の動作を説明する
図、
【図12】本発明の第6の実施の形態および第7の実施
の形態の構成を示すブロック図、
【図13】本発明の第6の実施の形態および第7の実施
の形態の動作を説明する図、
【図14】本発明の第8の実施の形態の構成を示すブロ
ック図、
【図15】本発明の第8の実施の形態の動作を説明する
図、
【図16】本発明の第9の実施の形態の構成を示すブロ
ック図、
【図17】本発明の第9の実施の形態の動作を説明する
図、
【図18】本発明の第10の実施の形態の構成を示すブ
ロック図、
【図19】本発明の第11の実施の形態の構成を示すブ
ロック図、
【図20】本発明の第12の実施の形態の構成を示すブ
ロック図、
【図21】(a)従来例の同期保持装置の構成を示すブ
ロック図、 (b)従来から使用されているフレームフォーマットの
例である。
【符号の説明】
2、102、202、302、402、504、602 UWパタン検出回
路 702、802、905、1005、1102 UWパタン検出回路 5、105、305、408、605、708、808、902、1002 基準
タイマ 6、107、207、308、410、510、607 ラッチ回路 710、810、907、1007 ラッチ回路 8、909、1013 ヒストグラム算出回路 10、117、217、318、420、522、617、827 タイミング
補正値検出回路 13、121、219、322、424、524、621 デコーダ 722、831、926、1026、1141 デコーダ 109、209、221、310、412、512 D-FF 516、609、712、812、914、1009 D-FF 111、211、312、414、514、611 差分回路 714、814、916、1012 差分回路 113、213、314、416、518、613 平均値算出回路 718、918、1018 平均値算出回路 115、215、316、418、520、615 タイミング差積算回路 825、920、1020 タイミング差積算回路 119、205、320、422、508、619 タイミングカウンタ 720、829、924、1024、1139 タイミングカウンタ 406、816 スイッチ 502 シンボル同期回路 705、805 後方保護回路 716、819 メモリ 821 平均値算出回路1 823 平均値算出回路2 911 タイミング補正値検出回路1 922 タイミング補正値検出回路2 1015 タイミング補正値検出回路1 1022 タイミング補正値検出回路2 1105 基準タイマ1 1107 ラッチ回路1 1109 D-FF1 1111 差分回路1 1113 平均値算出回路1 1115 タイミング差積算回路1 1117 タイミング補正値検出回路1 1120 基準タイマ2 1122 ラッチ回路2 1124 D-FF2 1126 差分回路2 1128 平均値算出回路2 1130 タイミング差積算回路2 1132 タイミング補正値検出回路2 1135 スイッチ1 1137 スイッチ2

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】既知の送信パタンの受信時刻をもとに送信
    装置と受信装置の基準タイミングの差を検出する回路
    と、送信装置と受信装置の基準タイミングの差の平均値
    を算出する回路と、受信装置への割り込み時間毎に基準
    タイミングの差を積算する回路と、その積算値が前方に
    補正するためのしきい値よりも大きくなった場合に受信
    装置のタイミングを前方に補正するための補正値を出力
    し、その積算値が後方に補正するためのしきい値よりも
    小さくなった場合に受信装置のタイミングを後方に補正
    するための補正値を出力する補正値出力回路とを備えた
    同期保持装置において、シンボルクロックに対して周波
    数が整数倍のクロックの中から最適なシンボルクロック
    を再生するシンボルクロック再生回路と、シンボルクロ
    ックの時間精度を有するタイミング回路とを備え、周波
    数がシンボルクロックの整数倍のクロックで受信信号の
    振幅を検出し、その振幅をあるシンボル数分加算し、そ
    の加算結果が最大となるタイミングを最適なシンボルク
    ロックとすることにより、送信装置と受信装置の基準タ
    イミングの差をシンボル時間精度の整数倍の精度で検出
    することを特徴とする同期保持装置。
  2. 【請求項2】 チャンネル識別とスロット番号により基
    準時刻を選択する回路と、チャンネル識別とスロット番
    号で決まる基準時刻を格納するメモリとを備え、チャネ
    ル種別とスロット番号に関係なく送信装置と受信装置の
    基準タイミングの差を算出し、前回の既知シンボル列の
    受信時刻からのスロット数を用いて送信機の基準時刻と
    受信機の受信時刻の差の平均値を算出することを特徴と
    する請求項1記載の同期保持装置。
JP24546996A 1996-08-29 1996-08-29 同期保持装置 Expired - Fee Related JP3442228B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP24546996A JP3442228B2 (ja) 1996-08-29 1996-08-29 同期保持装置
US08/900,862 US6009131A (en) 1996-08-29 1997-07-25 Synchronizer
EP97305702A EP0827304A3 (en) 1996-08-29 1997-07-29 Synchronizer using a known transmission pattern
AU32418/97A AU692738B2 (en) 1996-08-29 1997-07-31 Synchronizer
CA002212034A CA2212034C (en) 1996-08-29 1997-08-01 Synchronizer
CNB971175284A CN1271837C (zh) 1996-08-29 1997-08-28 同步器
KR1019970043147A KR100264151B1 (ko) 1996-08-29 1997-08-29 동기화 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24546996A JP3442228B2 (ja) 1996-08-29 1996-08-29 同期保持装置

Publications (2)

Publication Number Publication Date
JPH1075239A JPH1075239A (ja) 1998-03-17
JP3442228B2 true JP3442228B2 (ja) 2003-09-02

Family

ID=17134130

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24546996A Expired - Fee Related JP3442228B2 (ja) 1996-08-29 1996-08-29 同期保持装置

Country Status (7)

Country Link
US (1) US6009131A (ja)
EP (1) EP0827304A3 (ja)
JP (1) JP3442228B2 (ja)
KR (1) KR100264151B1 (ja)
CN (1) CN1271837C (ja)
AU (1) AU692738B2 (ja)
CA (1) CA2212034C (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3846003B2 (ja) * 1998-01-23 2006-11-15 ソニー株式会社 移動局送受信機
JP3358528B2 (ja) * 1998-03-27 2002-12-24 ヤマハ株式会社 通信装置及び通信方法
DE19944495C2 (de) * 1999-09-17 2002-01-03 Bosch Gmbh Robert Verfahren zum Empfang von Funksignalen über einen Funkkanal
US6980617B1 (en) * 2000-11-15 2005-12-27 Advantest Corporation Reception data synchronizing apparatus and method, and recording medium with recorded reception data synchronizing program
US6785353B1 (en) * 2000-09-06 2004-08-31 Telogy Networks, Inc. Synchronization loss detection in a V.34 receiver
KR20020030867A (ko) * 2000-10-18 2002-04-26 구자홍 기지국 안테나 다이버시티를 고려한 역방향 동기식 전송방법
DE60129742T2 (de) * 2000-12-19 2008-04-30 Azoteq (Proprietary) Ltd. Verfahren und vorrichtung zum datentransfer
US6801246B2 (en) * 2001-02-27 2004-10-05 Thomson Licensing, S.A. Method and apparatus for detecting change in video source material
US6486721B2 (en) * 2001-03-02 2002-11-26 Sun Microsystems, Inc. Latch control circuit for crossing clock domains
US6907481B2 (en) * 2001-03-06 2005-06-14 Ati Technologies, Inc. System for bit-rate controlled digital stream playback and method thereof
JP3868250B2 (ja) * 2001-10-09 2007-01-17 松下電器産業株式会社 データ転送装置、データ転送システム、およびデータ転送方法
JP2005303385A (ja) * 2004-04-06 2005-10-27 Matsushita Electric Ind Co Ltd Dsrc通信回路及び通信方法
JP2008035233A (ja) * 2006-07-28 2008-02-14 Oki Electric Ind Co Ltd 狭帯域通信システムのフレーム同期回路
US20080205568A1 (en) * 2007-02-28 2008-08-28 Matsushita Electric Industrial Co., Ltd. Dsrc communication circuit and dsrc communication method
KR100876863B1 (ko) * 2007-09-18 2008-12-31 한국과학기술원 직교주파수분할다중화 심볼 복조를 위한 데이터 독출 오류방지장치 및 그 방법
JP4730376B2 (ja) * 2007-12-17 2011-07-20 株式会社日立製作所 移動通信端末
JP4592743B2 (ja) * 2007-12-28 2010-12-08 古野電気株式会社 同期装置および同期方法
JP5115265B2 (ja) * 2008-03-21 2013-01-09 富士通株式会社 情報処理装置およびタイミング同期方法
WO2010010603A1 (ja) * 2008-07-25 2010-01-28 株式会社アドバンテスト クロック乗せ換え回路およびそれを用いた試験装置
CN111402574B (zh) * 2018-12-13 2023-04-07 阿里巴巴集团控股有限公司 车辆检测方法、装置、设备和存储介质

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3812430A (en) * 1971-08-11 1974-05-21 Communications Satellite Corp Tdma satellite communications system with improved acquisition
US4344176A (en) * 1980-04-03 1982-08-10 Codex Corporation Time recovery circuitry in a modem receiver
US4686673A (en) * 1984-02-15 1987-08-11 Toshinori Hotta Synchronizing burst transmission phase control system
JPH06101737B2 (ja) * 1986-04-14 1994-12-12 株式会社東芝 集線分配方式
DE3739565A1 (de) * 1987-11-23 1989-06-01 Ant Nachrichtentech Verfahren zum gewinnen eines signals zum einstellen einer taktphase
JPH05183590A (ja) * 1992-01-06 1993-07-23 Ricoh Co Ltd タイミング再生装置
ES2078179B1 (es) * 1993-12-31 1997-10-16 Alcaltel Standard Electrica S Metodo y dispositivo de sincronizacion automatica de rafagas de datos.
ES2102938B1 (es) * 1994-03-28 1998-04-16 Alcatel Standard Electrica Sistema de reduccion de fluctuaciones de fase en demultiplexores digitales.
JP2659060B2 (ja) * 1994-07-06 1997-09-30 日本電気株式会社 周波数誤差検出方法

Also Published As

Publication number Publication date
CN1271837C (zh) 2006-08-23
EP0827304A2 (en) 1998-03-04
KR100264151B1 (ko) 2000-08-16
KR19980019180A (ko) 1998-06-05
CN1176553A (zh) 1998-03-18
JPH1075239A (ja) 1998-03-17
CA2212034C (en) 2000-12-12
US6009131A (en) 1999-12-28
EP0827304A3 (en) 2002-09-18
CA2212034A1 (en) 1998-02-28
AU3241897A (en) 1998-03-05
AU692738B2 (en) 1998-06-11

Similar Documents

Publication Publication Date Title
JP3442228B2 (ja) 同期保持装置
EP0726662B1 (en) Receiver and transmitter-receiver
EP0383557B1 (en) Network clock synchronisation
US9763207B2 (en) Timing synchronization device and timing synchronization control method
US5553077A (en) Method and device for automatic synchronisation of data bursts
US7027535B1 (en) Frequency tracking loop and method of frequency tracking
US20070195829A1 (en) Phase-locked loop for maintaining system synchronization through packet dropout
JP3421226B2 (ja) フレーム同期制御装置
JP3976362B2 (ja) 移動体通信の受信回路
JPH09289499A (ja) 同期制御装置及び方法
JP3123805B2 (ja) 時分割多重通信方式のフレーム同期方法
JP4952488B2 (ja) 同期追従回路
JPH10178458A (ja) 復調回路
JP3308910B2 (ja) 同期保持装置
KR100224578B1 (ko) 디지탈 위상폐루프회로를 이용한 타이밍복원방법 및 그 장치
JP2671012B2 (ja) タイミング抽出回路
JP2850692B2 (ja) フレーム同期装置
JPS63279629A (ja) 同期回路
JPH06141056A (ja) エラー付加回路
JPH11220461A (ja) 時刻品質情報検出装置及びその検出方法
JPH0621933A (ja) クロック再生回路
KR19980014211A (ko) 비트 동기회로
JPH08307342A (ja) 間欠フレーム同期回路
JPH09261126A (ja) 疑似ランダム信号同期回路
JPH1093644A (ja) データ伝送装置および伝送方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees