CN1176553A - 同步器 - Google Patents

Abstract

同步器的一个检测电路基于由发射机发送的一个已知传输模式的接收时间检测发射机的帧定时与接收机的帧定时之差。一个平均值计算电路计算检测电路检测出的差的平均值。一个积分电路通过在每次中断接收机时积分该平均值确定一个积分平均值。一个校正值计算电路计算一个校正值,以便在积分值超过预定的第一阈值电平的情形下,向前校正接收机的基准定时;在积分值减小到小于预定的第二阈值电平的情形下,向后校正接收机的基准定时。

Description

同步器

本发明涉及一种供通信系统用的同步器，尤其涉及这样一种同步器，其中即便在未能接收到唯一字(UW)模式的情形下仍可基于帧定时差的平均值估计定时偏离，籍此使得有可能保持帧定时，即便是在一次长时间的线路中断开之后。

如图1A所示，一个这样类型的常规同步器包括一个UW模式检测电路2、一个基准计时器5、一个闩锁电路6、一个直方图计算电路8、一个定时校正值计算电路10、以及一个解码器13。UW模式检测电路2检测包含在图1B所示接收信号1的一个已知码元模式(通常叫做“同步字”或“唯一字”)内的一个唯一字模式(以下称为“UW模式”)。基准计时器5基于一个基准时钟4计算接收时间。通过使用UW模式检测电路2的输出信号3闩锁基准计时器5的一个输出信号，闩锁电路6取得检测出UW模式的时间(UW模式检测时间)。直方图计算电路8根据闩锁电路6的输出信号7计算UW模式检测时间的直方图，并进一步根据算出的直方图以及定时校正值计算电路10的一个输出信号12，计算发射机的帧定时与接收机帧定时之差。定时校正值计算电路10基于直方图计算电路8的一个输出信号9产生一个控制信号11，以备输出至基准计时器5，以便当接收机的帧定时后向偏离发射机的帧定时时向前校正接收机的帧定时；当接收机的帧定时前向偏离发射机的帧定时时向后校正接收机的帧定时。具体地，在向前校正接收机的帧定时时，基准计时器5的初始值被控制信号11设定成+1，而在向后校正接收机的帧定时时，基准计时器5的初始值被控制信号11设定成-1。用这个方法，视情况而定，将帧长度增加或减少一帧，来设定接收机的帧定时使之与发射机的帧定时一致。

如同以上所述，常规同步器中，通过不断检测UW模式并从而通过检测接收机的帧定时与发射机的帧定时之差来校正接收机的帧定时。结果，在UW模式因线路断开或类似情况而长时间不能被检测的情形下，接收机的帧定时与发射机的帧定时彼此颇有偏离。

本发明的目的是提供这样一种同步器，即便是在因线路断开或类似情况而长时间不能检测已知码元模式的情形下也能防止接收机的帧定时与发射机的帧定时彼此有大的偏离。

为达到以上述及的目的，根据本发明，提供这样一种同步器，其中计算接收机的帧定时与发射机的帧定时之差的平均值，并且将该差的平均值在一个预定的帧时间的若干间隔上积分，并且基于定时偏离的积分值校正定时。结果，即便是在不能检测UW模式的情形下，可基于帧定时的差的平均值估计定时偏离。因此，即便在线路长时间断开的情形下，可保持正确的帧定时。

根据本发明的另一个方面，提供这样一种同步器，它包括：一个检测电路，用于基于接收由发射机发送的已知传输模式的接收时间，检测发射机的基准定时与接收机的基准定时之差；一个平均值计算电路，用于计算所检测出的差的平均值；一个积分电路，用于在每次中断接收机时积分平均值并确定一个积分值；以及一个校正值计算电路，用于在积分值大于第一阈值情形下向前校正接收机的帧定时，在积分值小于第二阈值情形下向后校正接收机的帧定时。

图1A是显示一常规同步器的框图。

图1B是用于解释一种帧格式的图。

图2是显示根据本发明的第一实施方式的同步器的框图。

图3A-3D是用于解释图2所显示的同步器的操作的图。

图4A-4D是用于解释图2所显示的同步器的操作的图。

图5是显示根据本发明的第二实施方式的同步器的框图。

图6A-6D是用于解释图5所显示的同步器的操作的图。

图7是显示根据本发明的第三实施方式的同步器的框图。

图8A-8E是用于解释图7所显示的同步器的操作的图。

图9是显示根据本发明的第四实施方式的同步器的框图。

图10A-10E是用于解释图9所显示的同步器的操作的图。

图11是显示根据本发明的第五实施方式的同步器的框图。

图12A-12B是用于解释图11所显示的同步器的操作的图。

图13是显示根据本发明的第六和第七实施方式的同步器的框图。

图14是用于解释图13所显示的同步器的操作的图。

图15是显示根据本发明的第八实施方式的同步器的框图。

图16是用于解释图15所显示的同步器的操作的图。

图17是显示根据本发明的第九实施方式的同步器的框图。

图18是用于解释图17所显示的同步器的操作的图。

图19是显示根据本发明的第十实施方式的同步器的框图。

图20是显示根据本发明的第十一实施方式的同步器的框图。

图21是显示根据本发明的第十二实施方式的同步器的框图。

如图2所示，根据本发明的第一实施方式的同步器包括：一个UW模式检测电路102、一个基准计时器105、一个闩锁电路107、一个D触发(D-FF)电路109、一个差值电路111、一个平均值计算电路113、一个定时差积分电路115、一个定时校正值计算电路117、一个定时计数器119、以及一个解码器121。

UW模式检测电路102检测包含在接收信号101中的一个UW模式(图1B)。当检测出UW模式时，输出一个UW模式检测信号103，并且产生一个检测信息信号123，该信号指示UW模式是否被检测出。基准计时器105基于基准时钟104计算一个接收时间。闩锁电路107用来自UW模式检测电路102的UW模式检测信号103闩锁基准计时器105的输出信号106，籍此取得UW模式被检测出的时间(UW模式检测时间)。D触发电路109保持被取入闩锁电路107的UW模式检测时间。差值电路111基于闩锁电路107的输出信号108与D触发电路109的输出信号110之差，确定发射机的帧定时与接收机的帧定时之差(帧定时差)。仅当来自UW模式检测电路102的UW模式检测信息信号123指示UW模式被检测出时，平均值计算电路113才更新基于差值电路111的输出信号112所计算出的帧定时差的平均值。定时差积分电路115基于平均值计算电路113的输出信号114积分帧定时差的平均值。

定时校正值计算电路117基于定时差积分电路115的输出信号116产生一个对定时计数器119的控制信号118，以便一方面在接收机的帧定时后向偏离发射机的帧定时的情形下向前校正接收机的帧定时；另一方面在接收机的帧定时前向偏离发射机的帧定时的情形下向后校正接收机的帧定时。具体地，在接收机的帧定时被向前校正的情形下，定时计数器119的初始值被控制信号118设定成+1，而在接收机的帧定时被向后校正的情形下，定时计数器119的初始值被控制信号118设定成-1。用这个方法，视情况不同而定，将帧长度增加或减少一帧，籍此设定接收机的帧定时使之与发射机的帧定时一致。定时计数器119以一帧为周期，从来自定时校正值计算电路117的控制信号118所设定的初始值开始，计数基准时钟104。解码器121基于定时计数器119的输出信号120产生各种定时112。

现在将参看图3A-3D解释根据该实施方式的同步器的操作。如图3A所示，接收信号101为每一帧在那里插入UW模式。接收信号101是基于发射机的帧定时而发送的。因此，通过检测于其上接到包含在接收信号101中的UW模式的诸间隔，可检测出发射机的一帧时间。接收机中，UW模式检测时间T(k+1)是用那里所安装的计时器的值被检测的。确定出当前帧中所检测的UW模式的检测时间T(k+1)与先前帧中所检测的UW模式的检测时间T(k)值差，籍此来确定接收机的一帧时间(图3B)。事实上，假定计时器的最大计数值为N(图3C)，接收机的一帧时间可根据以下所示的取模计算确定。

    {T(k+1)+N-T(k)}被N取模                     (1-1)由以上式(1-1)所确定的值与标准帧时间长度之差构成接收机的帧定时与发射机的帧定时之差。

定时校正值计算电路117执行以下诸过程：(1)如果接收机的帧定时后向偏离发射机的帧定时一个设定值或更大，则被向前校正一个设定值。(2)如果接收机的帧定时前向偏离发射机的帧定时一个设定值或更大，则被向后校正一个设定值。(3)在接收机的帧定时偏离发射机的帧定时不大于此设定值的情形下，则接收机的帧定时不被校正。

假定设定值为1，并且接收机的帧定时需要被向前校正该设定值。定时计数器119的初始值被设定成+1。另一方面，在接收机的帧定时须被向后校正该设定值的情形下，定时计数器119的初始值被设定成-1。用这个方法，视情形不同而定，帧长度被增加或减少一帧。图4A-4D显示一个将接收机的帧定时向前校正一帧的示例。这显示通过将定时计数器119的初始值增加1而将所产生的定时向前校正一帧的情形。

平均值计算电路113基于来自UW模式检测电路102的UW模式检测信息信号123执行以下诸过程：(1)对于其中检测出UW模式的帧更新帧定时差的平均值。(2)对于其中未检测出UW模式的帧不更新帧定时差的平均值。

结果，即便在未连续检测到UW模式的情形下，根据该实施方式的同步器能够使用未被更新的帧定时差的平均值校正定时。

如图5所示，根据本发明的第二实施方式的同步器在以下方面与图2所示的根据第一实施方式的同步器不同：定时计数器205同时起到图2所示的基准计时器105的作用。

以上描述的根据第一实施方式的同步器中，使用基准计时器105检测UW模式接收时间。结果，定时计数器119的时钟速度通常与码元速率或比特率相同。因此，通过提高基准计时器105的时钟速度，与定时计数器119的时钟速率相比，有可能以更高的精度检测UW模式接收时间。然而，这种同步器需要两个计数器用作基准计时器105和定时计数器119，并因此增加电路的尺寸和功耗。

有鉴于此，根据该实施方式的同步器被修改，以便亦使用定时计数器205来检测UW模式的接收时间。结果，将定时计数器205的输出信号206提供给闩锁电路207。并且，为补偿差值电路211的输出信号212中因使用定时计数器205检测UW模式接收时间所导至的增或减，在定时校正值计算电路217和平均值计算电路213之间插入一个D触发(D-FF)电路221，用于保持来自校正值计算电路217的输出信号218。

UW模式检测电路202检测包含在接收信号201中的一个UW模式。当检测出UW模式时，输出一个UW模式检测信号203，并且产生一个检测信息信号223，该信号指示UW模式是否被检测出。闩锁电路207用来自UW模式检测电路202的UW模式检测信号203闩锁基准计时器205的输出信号206，籍此取得UW模式被检测出的时间(UW模式检测时间)。D触发电路209保持被取入闩锁电路207的UW模式检测时间。差值电路211基于闩锁电路207的输出信号208与D触发电路209的输出信号210之差，确定发射机的帧定时与接收机的帧定时之差(帧定时差)。根据该实施方式，UW模式检测时间是使用已校正定时的定时计数器205而检测的。因此，当校正定时时，差值电路211所确定的帧定时差被增加或减少定时校正的量。有鉴于此，D触发电路221保持来自定时校正值计算电路217的控制信号218，并且在平均值计算电路213中根据D触发电路221的输出信号222所指示的定时校正值校正差值电路211所确定的定时差。仅当来自UW模式检测电路202的UW模式检测信息信号223指示UW模式被检测出时，平均值计算电路213才更新已校正的帧定时差的平均值。定时差积分电路215基于平均值计算电路213的输出信号214积分帧定时差的平均值。

基于定时差积分电路215的输出信号216，定时校正值计算电路217产生一个对定时计数器219的控制信号218，以便如果接收机的帧定时后向偏离发射机的帧定时则向前校正接收机的帧定时；如果接收机的帧定时前向偏离发射机的帧定时则向后校正接收机的帧定时。具体地，在接收机的帧定时被向前校正的情形下，定时计数器205的初始值被控制信号218设定成+1，而在接收机的帧定时被向后校正的情形下，定时计数器205的初始值被控制信号218设定成-1。用这个方法，视情况不同而定，将帧长度增加或减少一帧，籍此设定接收机的帧定时使之与发射机的帧定时一致。定时计数器205以一帧为周期，从来自定时校正值计算电路217的控制信号218所设定的初始值开始，计数基准时钟204。解码器219基于定时计数器205的输出信号206产生各种定时220。

现在将参看图6A-6D解释定时校正引起的UW模式接收时间的变化。如图6A所示，接收信号201为每一帧在那里插入UW模式。所示的示例中，从接到左起第二个UW模式的时间到接到第三个UW模式的时间止的周期内定时被校正。因此，如图6C所示定时计数器205的初始值被设定成+1。如图6D所示，将诸相应帧内被取入闩锁电路207的若干个UW模式检测时间点分别假定为t(k)、t(k+1)、t(k+2)、t(k+3)。假定发射机的一帧时间等同于接收机一帧时间，则诸相应帧的UW模式检测时间点t(k)、t(k+1)、t(k+2)、t(k+3)具有相等的间隔。然而，一旦如上所述校正定时，图中左起第三帧和后继帧的UW模式检测时间点t(k+2)、t(k+3)分别偏离到一个比左起第一和第二帧的UW模式检测时间点t(k)、t(k+1)大1的假定值。结果，差值电路211所计算的定时差由以下所示的等式给出。可以看出，已校正定时的帧与下一帧的定时差被增大一个定时校正值。

t(k+1)-t(k)＝N        (2-1)

t(k+2)-t(k+1)＝N+1    (2-2)

t(k+3)-t(k+2)＝N      (2-3)平均值计算电路213从一个定时校正帧与下一帧的定时差中减去D触发器221的输出信号222所指示的定时校正值。结果，对所有帧获得了正确的帧定时差。因此可将定时计数器205用于定时校正来检测UW模式检测时间。

如图7所示，根据本发明的第三实施方式的同步器在以下方面与图2所示的根据第一实施方式的同步器不同：基准计时器控制信号324是由解码器322输出给基准计时器306的，并且由定时校正值计算电路318输出的控制信号319也被施加至解码器322。

以上描述的根据第一实施方式的同步器中，基准计时器105被用来计数一个长于一帧时间的周期，而根据第二实施方式的同步器使用定时计数器205来计数一个与一帧时间相同的周期。每帧码元或比特个数的增加伴随着计数器位数的增加、闩锁电路位数的增加、用于保持紧前一帧的UW模式检测时间的D触发电路位数的增加、以及差值电路位数的增加，从而导致功耗和电路尺寸的增加。

有鉴于此，根据该实施方式的同步器中，基准计时器控制信号324由解码器322输出给基准计时器306，以便减少构成基准计时器306的计数器的位数。

根据该实施方式的同步器的基本操作与根据第一实施方式的同步器的相同。以下将解释产生基准计时器控制信号324的方法。

解码器322基于定时计数器320的输出信号321产生基准计时器控制信号324。这个基准计时器控制信号324，如图8A-8E所示，略早于一个假定UW模式接收时间激活基准计时器306，并且略迟于一个假定UW模式接收时间减活基准计时器306。该过程中，如同以上参考根据第二实施方式的同步器所解释的，为校正对定时计数器320的校正所引起的UW模式检测时间的变化，解码器322基于定时校正值计算电路318的控制信号319，以定时计数器320的校正值的量，校正激活基准计时器306的时间。

基准计时器306基于以上所述的方式产生的基准计时器控制信号324工作，籍此来产生以下效果：(1)能够减少构成基准计时器306的计数器的位数。(2)能够减少用于检测帧定时差的计算的位数。(3)能够减少基准计时器306的操作时间。

如图9所示，根据本发明的第四实施方式的同步器在以下方面与根据第三实施方式的同步器不同：在基准计时器408的输入边提供了一个开关406，用于根据来自解码器424的一个基准计时器控制信号426以及来自UW模式检测电路402的一个UW模式检测信号403，切换基准时钟405使用与不使用到基准计时器408。

以上所描述的根据第三实施方式的同步器略早于一个假定UW模式接收时间激活基准计时器306，并略迟于一个假定UW模式接收时间减活基准计时器306。然而，这种同步器中，构成基准计时器306的计数器的功耗在以下情形下将增加：(1)在构成基准计时器306的计数器以极高的速度工作的情形下。(2)在UW模式接收时间的起伏达到使构成基准计时器306的计数器的操作时间延长的程度的情形下。

有鉴于此，根据该实施方式的同步器包括一个开关406，并以下列方式控制基准计时器408的操作：(1)略早于一个假定UW模式接收时间激活基准计时器406。(2)检测出一个UW模式时减活基准计时器406。(3)未能检测出UW模式时，略迟于一个假定UW模式接收时间减活基准计时器406。

根据该实施方式的同步器的基本操作与以上所描述的根据第三实施方式的同步器的相同。以下将描述开关406的切换操作的方法。如图10A、10D所示假定，在来自解码器424的基准计时器控制信号426的前沿激活基准计时器408(图10D)。(1)在UW模式检测电路402中检测出UW模式的情形下：

于来自解码器424的基准计时器控制信号426的前沿激活基准计时器408(图10A-10C)。结果，UW模式检测时间T(k)被UW模式检测信号403取入闩锁电路410(图10D、10E)。并且，开关406被UW模式检测信号403打开，使得基准时钟405不再被应用于基准计时器408，并且构成基准计时器408的计数器的计数值被复位(图10D)。在此之后，于基准计时器控制信号426的下降沿减活基准计时器408。(2)在UW模式检测电路402中未检测出UW模式的情形下：

于来自解码器424的基准计时器控制信号426的前沿激活基准计时器408(图10A-10C)。该情形下，没有从UW模式检测电路402输出UW模式检测信号403(图10C)，且因此构成基准计时器408的计数器继续计数。在此之后，于基准计时器控制信号426的下降沿减活基准计时器408(图10D)。该过程中，取入闩锁电路410的UW模式检测时间保持为先前UW模式检测时间T(k)(图10E)。因此UW模式检测信息信号404禁止一次对平均值检测电路416中平均值的更新。

用以上所描上述的方式，根据该实施方式的同步器通过缩短基准计时器408的工作时间，可实现低功耗。

如图11所示，根据本发明的第五实施方式的同步器在以下方面与以上所描述的根据第二实施方式的同步器不同：在差值电路514的输入边提供这样一个码元同步电路502，该码元同步电路502被提供一个接收信号501；在差值电路514的输入边提供一个D触发(D-FF)电路526，用于保持码元同步电路502的输出信号503(紧前一帧的码元同步信号)；以及，差值电路514使用码元同步电路502的输出信号503和D触发电路526的输出信号527，检测发射机的帧定时与接收机的帧定时之差。

与以上所述的根据第一至第四实施方式的同步器不同——其中UW模式接收时间是以码元时间的精度被检测的，根据此实施方式的同步器被修改，以便以N倍的码元时间精度检测UW模式接收时间。

除码元同步电路502、D触发电路526、以及差值电路514之外，根据本实施方式的同步器的诸电路的操作与根据上述的第二实施方式同步器的相同。因此，以下将参看图12、12B仅对码元同步电路502、D触发电路526、以及差值电路514的操作加以解释。为便于理解，假定接收信号501包含这样一个码元串，每一码元周期该码元串的极性均变化，以便易于获得码元同步。

码元同步电路502在N倍码元周期长的诸间隔上确定接收信号501的绝对值，并且将所确定的绝对值对每个码元周期相加。具体地，设x为接收信号501，n为码元个数，T为码元时间，以及N为一个码元周期中所检测出的码元ID点的个数(码元ID点检测精度)。随后，和y(k)作为以上所述的对第k帧的相加结果由下式给出。

y(k)＝y(k)+|x((n+k/N)T)|                          (3-1)图12B显示出和y(k)的一个示例。码元同步电路502将呈现最大和y(k)的点m(k)确定为代表第k帧的码元ID点。如此确定的码元ID点m(k)被存入D触发电路526。差值电路514根据下式确定发射机的帧定时与接收机的帧定时之差：

{t(k+1)+m(k+1)/N}-{t(k)+m(k)/N}                     (3-2)其中t(k+1)和t(k)分别为第(k+1)帧和第k帧的UW模式检测时间，它们被从闩锁电路510和D触发电路512施加到差值电路514。结果，使用该UW模式检测时间，差值电路514可以N倍于码元时间的精度确定发射机的帧定时与接收机的帧定时之差。

取代按照式(3-1)对接收信号501的绝对值进行积分，作为一种选择，可对接收信号501的包络进行相加。

在以上所描述的根据第一至第六实施方式的同步器中，UW模式是在每个给定帧内的同一定时上检测的。因此，当前UW模式检测时间与下一个U模式检测时间之差始终相同。另一方面，根据本发明的第六实施方式的同步器被修改，以通过接收一个给定帧内的一任意时隙来检测发射机的帧定时与接收机的帧定时之差。

在根据该实施方式的同步器的帧格式中，如图14所示，例如，每个帧由接入通道A1、A2、控制通道C1-C8、以及用户通道U1-U16构成。接入通道A1、A2被用于从基站发出通知以及由移动单元进行位置登记。控制通道C1-C8被用于分配用户通道U1-U16，等等。用户通道U1-U16被用于发送和接收数据。

移动单元中，一个同步保持电路使用正向链路接入通道A1接收由基站发送的UW模式，从而完成帧同步。并且，一个定时发生电路使用在那里所保持的帧结构产生一个按帧的定时(a timing by frame)。基于按帧的定时，发送或接收由基站使用正向链路接入通道A1指定的控制通道，或者使用由基站通过特定控制通道分配的用户通道，发送或接收数据。

将参照使用正向链路控制通道C1和正向用户通道U1、U2的情形，解释移动单元的同步保持电路的操作。为便于理解，将使用以下符号：

tc1(k)：检测出包含在第k帧的正向链路控制通道C1中的UW模式的时间

tu1(k)：检测出包含在第k帧的正向链路用户通道U1中的UW模式的时间

tu2(k)：检测出包含在第k帧的正向链路用户通道C2中的UW模式的时间

tc1(k+1)：检测出包含在第k+1帧的正向链路控制通道C1中的UW模式的时间

tu1(k+1)：检测出包含在第k+1帧的正向链路用户通道U1中的UW模式的时间

tu2(k+1)：检测出包含在第k+1帧的正向链路用户通道U2中的UW模式的时间

Tu1c1：正向链路用户通道U1与正向链路控制通道C1之间的标准时间差(计数)

Tu2u1：正向链路用户通道U2与正向链路用户通道U1之间的标准时间差(计数)

Tu2c1：正向链路用户通道U2与正向链路控制通道C1之间的标准时间差(计数)

标准时间差(计数)Tu1c1、Tu2u1、Tu2c1被存储在存储器626中。

对于第k帧，帧计数器在检测出包含在正向链路控制通道C1中的UW模式的时间与检测出包含在正向链路用户通道U1中的UW模式的时间之间的计数差被表示为

tu1(k)-tc1(k)                                     (4-1)

对于第k帧，帧计数器在检测出包含在正向链路用户通道U1中的UW模式的时间与检测出包含在正向链路用户通道U2中的UW模式的时间之间的计数差被表示为

         tu2(k)-tu1(k)        (4-2)

对于第k帧，帧计数器在检测出包含在正向链路控制通道C1中的UW模式的时间与检测出包含在正向链路用户通道U2中的UW模式的时间之间的计数差被表示为

       tc1(k)-tu2(k)                                (4-3)

对于第k+1帧，帧计数器在检测出包含在正向链路控制通道C1中的UW模式的时间与检测出包含在正向链路用户通道U1中的UW模式的时间之间的计数差被表示为

         tu1(k+1)-tc1(k+1)                          (4-4)

对于第k+1帧，帧计数器在检测出包含在正向链路用户通道U1中的UW模式的时间与检测出包含在正向链路用户通道U2中的UW模式的时间之间的计数差被表示为

           tu2(k+1)-tu1(k+1)                        (4-5)

对于第k+1帧，帧计数器在检测出包含在正向链路控制通道C1中的UW模式的时间与检测出包含在正向链路用户通道U2中的UW模式的时间之间的计数差被表示为

       tc1(k+1)-tu2(k+1)                            (4-6)

因此，通过从由式(4-1)至(4-6)所得结果中减去相应的标准时间差(计数)，可计算出给定帧中发射机与接收机在相应的诸通道之间的定时偏离。例如，通过从根据以上式(4-1)所获结果tu1(k)-tc1(k)中减去标准时间差(计数)Tu1c1，可能计算出发射机与接收机从正向链路用户通道C1到正向链路控制通道U1的定时偏离。

如图13所示，根据该实施方式的同步器包括存储器626，用于存储对应一个通道类型624和一个时隙编号625的标准时间差(计数)，从而，根据通道类型624和时隙编号625可从存储器626中读出标准时间差(计数)。使用闩锁电路607的一个输出信号608(比如，时间tu1(k))、D触发电路609的一个输出信号610(比如，时间tc1(k))、以及从存储器626中读出的一个标准时间差(比如，标准时间Tu1c1)，差值电路611计算出发射机与接收机的定时偏离。

使用基于通道类型和时隙编号的标准时间差(计数)的根据该实施方式的同步器也可应用于以上所描述的根据第一至第五实施方式的同步器。

根据本发明的第七实施方式的同步器在以下方面与以上所描述的根据第六实施方式的同步器不同：存储器626的一个输出信号627还被施加给一个平均值计算电路613，这一点用虚线显示于图13中。

尽管根据第六实施方式的同步器涉及通过通道类型和时隙编号检测已知模式(UW模式)的接收时间之差的方法，根据第七实施方式的同步器被修改，以便不考虑通道类型和时隙编号来计算发射机与接收机的定时差的平均值。

以下将参照使用正向链路控制通道C1和正向链路用户通道U1、U2的情形，使用以上所描述的符号解释根据该实施方式的同步器。

将每个码元时间定时差表示如下。

    (tu1(k)-tc1(k)-Tu1c1)/Tu1c1                       (5-1)

    (tu2(k)-tu1(k)-Tu2u1)/Tu2u1                       (5-2)

    (tc1(k)-tu2(k)-Tu2c1)/Tu2c1                       (5-3)

    (tu1(k+1)-tc1(k+1)-Tu1c1)/Tu1c1                   (5-4)

    (tu2(k+1)-tu1(k+1)-Tu2u1)/Tu2u1                   (5-5)

    (tc1(k+1)-tu2(k+1)-Tu2c1)/Tu2c1                   (5-6)

并且，由式(5-1)和式(5-5)所获结果乘以每帧码元个数(TFL)，可计算出发射机与接收机的每帧定时差。

现在将参照式(5-1)所给出的情形解释根据该实施方式的同步器的操作。当包含在正向链路控制通道C1中的UW模式被UW模式检测电路602检测出时，基准计时器605的输出信号606被取入闩锁电路607中，之后，闩锁电路607的输出信号608被保持在D触发电路609中。结果，UW模式检测时间tc1被保持在D触发器电路609中。在此之后，当UW模式检测电路602检测出包含在上行链路用户通道U1中的UW模式时，基准计时器605的输出信号606被取入闩锁电路607。于是，UW模式检测时间tu1被取入闩锁电路607。

将包含在正向链路控制通道C1中的UW模式的通道类型624和时隙编号625，连同包含在正向用户通道U1中的UW模式的通道类型624和时隙编号625，一并提供给存储器626。结果，正向链路用户通道U1与正向链路控制通道C1的标准时间差Tu1c1被从存储器626读出并施加给差值电路611和平均值计算电路613。

差值电路611使用被取入闩锁电路607的UW模式检测时间tu1、D触发电路609中所保持的UW模式检测时间tc1、以及来自存储器626的标准时间差Tu1c1，计算式(5-1)中的分子。平均值计算电路613使用差值电路611的一个输出信号612和来自存储器626的标准时间差Tu1c1，计算以上所描述的式(5-1)。结果，发射机与接收机的每码元定时差被算出。在定时差积分电路615中，平均值计算电路613的输出信号614被积分。在此之后，定时校正值计算电路617使用定时差积分电路615的输出信号616校正定时。

前述的实施方式中，平均值计算电路613使用差值电路611的输出信号612和来自存储器626的标准时间差Tu1c1，计算发射机与接收机的每码元定时差。然而，可供选择地，可以用每帧码元个数(TFL)乘由式(5-1)所获的结果来计算发射机与接收机的定时差。在此情形下，基于发射机与接收机的每帧定时差的积分值校正定时。

根据该实施方式的同步器也可应用于以上所描述的根据第二至第五实施方式的同步器。

在同步器使用下式中所显示的忘却系数(oblivion coefficient)α来计算发射机的基准时钟与接收机的基准时钟之差的平均值的情形下，如果发射机的基准时钟与接收机的基准时钟之差大时，则平均差值的收敛耗时颇多。

   a(k)＝α·a(k-1)+(1-α)·d(k)                    (6-1)其中a(k-1)为时间k上的发射机的基准时钟与接收机的基准时钟之差的平均值，a(k)为时间k+1上的发射机的基准时钟与接收机的基准时钟之差的平均值，而d(k)为时间k上检测出的接收机的UW模式检测时间差。

图16中显示了这一情形。因为当使用相同的遗忘系数α时收敛斜度是相等的，当时间差大时(第一定时差)比时间差小时(第二定时差)要求更多的收敛时间。

有鉴于此，根据本发明的第八实施方式的同步器利用以下事实：发射机的基准时钟与接收机的基准时钟之差实质上是与时间无关的常数。在获得帧同步的时，对所有帧均将已知码元模式之间的检测时间差存储在存储器中，并且在完成帧同步时，计算出发射机的基准时钟与接收机的基准时钟的平均差的初始值，籍此来改善定时差的计算速度。

如图15所示，根据该实施方式的同步器包括一个UW模式检测电路702、一个后端保护电路705、一个基准计时器708、一个闩锁电路710、一个D触发(D-FF)电路712、一个差值电路714、一个存储器716、一个平均值计算电路718、一个定时计数器720、以及一个解码器722。

UW模式检测电路702执行一个UW模式(已知码元)与一个接收码元串之间的模式匹配，籍此来检测包含在接收信号701中的一个UW模式。提供后端保护电路705来改善UW模式的检测精度。事实上，当一个来自UW模式检测电路702的UW模式检测信息信号703指示连续检测出UW模式达一预定次数时，后端保护电路705判定帧同步被建立。

基准计时器708基于基准时钟707计算接收时间。闩锁电路710用一个来自UW模式检测电路702的UW模式检测信号704闩锁基准计时器708的输出信号709，籍此取得UW模式被检测出的时间(UW模式检测时间)。D触发电路712保持被取入闩锁电路710的UW模式检测时间。差值电路714根据闩锁电路710的输出信号711与D触发电路712的输出信号713之差，确定发射机的帧定时与接收机的帧定时之差(帧定时差)。差值电路714的输出信号715被存入存储器716，籍此存储该定时差，一直保持到建立帧同步。

平均值计算电路718基于存储器716的输出信号717(定时差)，用后端保护电路705的一个帧同步建立信号706作为触发信号，计算定时差的初始值。在此之后，以类似于根据第一实施方式的同步器的情形的方式，使用平均值计算电路718的输出信号719(定时差平均初始值)校正定时。结果，发射机与接收机的定时差未被确切地确定，并且因此可禁止校正定时的过程直至建立起帧同步。

解码器722基于定时计数器720的输出信号721产生各种定时723。

与以上所述的根据第八实施方式的同步器相比，根据本发明的第九实施方式的同步器旨在进一步改进定时差收敛特性。

如图17所示，根据该实施方式的同步器包括一个UW模式检测电路802、一个后端保护电路805、一个基准计时器808、一个闩锁电路810、一个D触发(D-FF)电路812、一个差值电路814、一个开关816、一个存储器819、一个第一平均值计算电路821、一个第二平均值计算电路823、一个定时差积分电路825、一个定时校正值计算电路827、一个定时计数器829、以及一个解码器831。

UW模式检测电路802执行一个UW模式(已知码元)与一个接收码元串之间的模式匹配过程，籍此来检测包含在接收信号801中的一个UW模式。提供后端保护电路805，目的是改善UW模式的检测精度。事实上，当一个来自UW模式检测电路802的UW模式检测信息信号803指示连续检测出UW模式达一预定次数时，后端保护电路805判定帧同步被建立。

基准计时器808基于基准时钟807计算接收时间。闩锁电路810用一个来自UW模式检测电路802的UW模式检测信号804闩锁基准计时器808的输出信号809，籍此取得UW模式被检测出的时间(UW模式检测时间)。D触发电路812保持被取入闩锁电路810的UW模式检测时间。差值电路814根据闩锁电路810的输出信号811与D触发电路812的输出信号813之差，确定发射机与接收机的定时差。

开关816由来自后端保护电路805的帧同步建立信号806控制，并且闭合到a侧直至帧同步被建立。结果，差值电路814的输出信号815(定时差)被存储在存储器819中直至帧同步被建立。第一平均值计算电路821基于存储器819的输出信号820(定时差)，用后端保护电路805的一个帧同步建立信号806作为触发信号，计算定时差的初始平均值。

开关816由来自后端保护电路805的帧同步建立信号806控制，随着随后帧同步的建立，于是切换到b侧，第二平均值计算电路823使用第一平均值计算电路821的输出信号822和差值电路814的输出信号815所指示的定时差的平均初始值，基于式(6-1)更新定时差的平均值。

随后，定时差积分电路825和定时校正值计算电路827使用第二平均值计算电路823的输出信号824执行定时校正过程，这一点与以上所述的根据第一实施方式的同步器相同。解码器831基于定时计数器829的输出信号830产生各种定时。

如以上所述描的，在根据该实施方式的同步器中，如图18所示，其中使用帧同步建立之前的定时差作为初始值执行定时校正过程，不论定时差的幅度如何，定时差的收敛特性得到改善。

以上所描述的根据第一实施方式的同步器基于发射机与接收机的定时差的积分平均值，设定接收机的定时使之与发射机的定时一致。并且，以上所描述的根据第八和第九实施方式的同步器中，建立帧同步时计算定时差的平均初始值，籍此使得接收机定时跟随发射机的定时。然而，在使用发射机与接收机的定时差的平均值的定时校正中，有时候发射机与接收机的定时差不希望地被去除而不顾这样的事实：通过延长平均时间便可稳定地工作。有鉴于此，根据本发明的第十实施方式的同步器基于发射机与接收机之间的定时差计算定时校正值，并且根据一个已知传输模式的接收时间的直方图计算定时校正值。

如图19所示，根据该实施方式的同步器包括一个基准计时器902、一个UW模式检测电路905、一个闩锁电路907、一个直方图计算电路909、一个第一定时校正值计算电路911、一个D触发(D-FF)电路914、一个差值电路916、一个平均值计算电路918、一个定时差计算电路920、一个第二定时校正值计算电路922、一个定时计数器924以及一个解码器926。该同步器中，基于UW模式检测时间的直方图设定接收机的定时，使之与发射机的定时一致。即便是在UW模式未被检测出的情形下，基于发射机与接收机的定时差的平均值设定接收机的定时，使之与发射机的定时一致。

现在将解释根据该实施方式的基于同步器UW模式检测时间的直方图的定时校正方法。

UW模式检测电路905执行一个UW模式(已知码元)与一个接收码元串之间的模式匹配过程，籍此来检测包含在接收信号904中的一个UW模式。基准计时器902基于基准时钟901计算接收时间。闩锁电路907用一个来自UW模式检测电路905的UW模式检测信号906闩锁基准计时器902的输出信号903，籍此取得UW模式被检测出的时间(UW模式检测时间)。直方图计算电路909使用闩锁电路907的输出信号908计算UW模式检测时间的直方图。第一定时校正值计算电路911基于直方图计算电路909的输出信号910计算定时校正值。第一定时校正值计算电路911执行以下步骤：(1)如果接收机的帧定时后向偏离发射机的帧定时一个设定值或更大，则被向前校正一个设定值。(2)另一方面，如果接收机的帧定时前向偏离发射机的帧定时一个设定值或更大，则被向后校正一个设定值。(3)在接收机的帧定时相对于发射机的帧定时的偏离不大于一个设定值的情形下，则不校正接收机的帧定时。

实际操作中，假定设定值为1，在接收机的帧定时被向前校正该设定值时，定时计数器924的初始值被设定成+1。而另一方面，在接收机的帧定时被向后校正该设定值时，定时计数器924的初始值被设定成-1。用这个方法，视情形不同而定，帧长度被增加或减少一帧。

为进行定时校正，将直方图计算电路909复位。并且，为防止由同时执行基于直方图的定时校正和基于定时差积分平均值的定时校正所引起的错误操作的发生，定时差积分电路920执行以下过程：(1)在接收机的帧定时被向前校正一个设定值的情形下(帧长度被缩短一次的情形下)，从积分值中减去校正值。(2)在接收机的帧定时被向后校正一个设定值的情形下(帧长度被增长一次的情形下)，给积分值加上校正值。

现在将解释根据该实施方式的同步器中基于发射机与接收机的定时差的积分平均值的定时校正方法。

UW模式检测电路905执行一个UW模式(已知码元)与一个接收码元串之间的模式匹配过程，籍此来检测包含在接收信号904中的一个UW模式。基准计时器902基于基准时钟901计算接收时间。闩锁电路907用一个来自UW模式检测电路905的UW模式检测信号906闩锁基准计时器902的输出信号903，籍此取得UW模式被检测出的时间(UW模式检测时间)。D触发电路914保持被取入闩锁电路907的UW模式检测时间。差值电路916根据闩锁电路907的输出信号908与D触发电路914的输出信号915之差，确定发射机与接收机的定时差。平均值计算电路918使用差值电路917的输出信号917计算定时差的平均值。定时差积分电路920使用平均值计算电路918的输出信号919计算定时差的积分平均值。第二定时校正值计算电路922使用定时差积分电路920的输出信号921计算定时校正值。第二定时校正值计算电路922执行以下过程：(1)如果接收机的帧定时后向偏离发射机的帧定时一个设定值或更大，则被向前校正一个设定值。(2)如果接收机的帧定时前向偏离发射机的帧定时一个设定值或更大，则被向后校正一个设定值。(3)在接收机的帧定时相对于发射机的帧定时的偏离不大于一个设定值的情形下，则不校正接收机的帧定时。

实际操作中，假定设定值为1。则在接收机的帧定时被向前校正该设定值时，定时计数器924的初始值被设定成+1。而另一方面，在接收机的帧定时被向后校正该设定值时，定时计数器924的初始值被设定成-1。用这个方法，视情形不同而定，帧长度被增加或减少一帧。

解码器926基于定时计数器924的输出信号925产生各种定时927。

在以上所描述的根据第十实施方式的同步器中，计算UW模式检测时间的直方图并因此直方图计算电路909的电路尺寸(主要是位数)增大。有鉴于此，在根据本发明的第十一实施方式的同步器中，计算当前UW模式检测时间与先前UW模式检测时间之差的直方图，以便减小直方图计算电路的电路尺寸(主要是位数)。

如图20所示，根据该实施方式的同步器与以上所描述的根据第十实施方式的同步器在以下方面不同：直方图计算电路1013是提供在一个差值电路1011与一个第一定时校正值计算电路1015之间的。

现在将解释根据该实施方式的基于同步器UW模式检测时间的直方图的定时校正方法。

UW模式检测电路1005执行一个UW模式(已知码元)与一个接收码元串之间的模式匹配过程，籍此来检测包含在接收信号1004中的一个UW模式。基准计时器1002基于基准时钟1001计算接收时间。闩锁电路1007用一个来自UW模式检测电路1005的UW模式检测信号1006闩锁基准计时器1002的输出信号1003，籍此取得UW模式被检测出的时间(UW模式检测时间)。D触发电路1009保持被取入闩锁电路1007的UW模式检测时间。差值电路1011根据闩锁电路1007的输出信号1008与D触发电路1009的输出信号1010之差，确定发射机与接收机的定时差。直方图计算电路1013使用差值电路1011的输出信号1012计算UW模式检测时间的直方图。第一定时校正值计算电路1015基于直方图计算电路1013的输出信号1014计算定时校正值。第一定时校正值计算电路1015执行以下步骤：(1)如果接收机的帧定时后向偏离发射机的帧定时一个设定值或更大，则被向前校正一个设定值。(2)如果接收机的帧定时前向偏离发射机的帧定时一个设定值或更大，则被向后校正一个设定值。(3)在接收机的帧定时相对于发射机的帧定时的偏离不大于一个设定值的情形下，则不校正接收机的帧定时。

实际操作中，假定设定值为1，在接收机的帧定时被向前校正该设定值时，定时计数器1024的初始值被设定成+1。而另一方面，在接收机的帧定时被向后校正该设定值时，定时计数器1024的初始值被设定成-1。用这个方法，视情形不同而定，帧长度被增加或减少一帧。

在校正定时时，将直方图计算电路1013复位。并且，为防止由同时执行基于直方图的定时校正和基于定时差积分平均值的定时校正引起的错误操作的发生，定时差积分电路1020执行以下过程：(1)在接收机的帧定时被向前校正一个设定值的情形下(帧长度被缩短一次的情形下)，从积分值中减去校正值。(2)在接收机的帧定时被向后校正一个设定值的情形下(帧长度被增长一次的情形下)，给积分值加上校正值。

现在将解释根据该实施方式的同步器中基于发射机与接收机的定时差的积分平均值的定时校正方法。

UW模式检测电路1005执行一个UW模式(已知码元)与一个接收码元串之间的模式匹配过程，籍此来检测包含在接收信号1004中的一个UW模式。基准计时器1002基于基准时钟1001计算接收时间。闩锁电路1007用一个来自UW模式检测电路1005的UW模式检测信号1006闩锁基准计时器1002的输出信号1003，籍此取得UW模式被检测出的时间(UW模式检测时间)。D触发电路1009保持被取入闩锁电路1007的UW模式检测时间。差值电路1011根据闩锁电路1007的输出信号1008与D触发电路1009的输出信号1010之差，确定发射机与接收机的定时差。平均值计算电路1018使用差值电路1011的输出信号1012计算定时差的平均值。定时差积分电路1020使用平均值计算电路1018的输出信号1019计算定时差的积分平均值。第二定时校正值计算电路1022使用定时差积分电路1020的输出信号1021计算定时校正值。第二定时校正值计算电路1022执行以下过程：(1)如果接收机的帧定时后向偏离发射机的帧定时一个设定值或更多，则被向前校正一个设定值。(2)如果接收机的帧定时前向偏离发射机的帧定时一个设定值或更多，则被向后校正一个设定值。(3)在接收机的帧定时相对于发射机的帧定时的偏离不大于一个设定值的情形下，则不校正接收机的帧定时。

实际操作中，假定设定值为1。随后，在接收机的帧定时被向前校正该设定值时，定时计数器1024的初始值被设定成+1。而另一方面，在接收机的帧定时被向后校正该设定值时，定时计数器1024的初始值被设定成-1。用这个方法，视情形不同而定，帧长度被增加或减少一帧。

解码器1026基于定时计数器1024的输出信号1025产生各种定时1027。

一个接收机要么处于连续接收模式，要么处于间歇接收模式。在连续接收模式下，需要高精度时钟。然而，这种时钟通常消耗相当大的功率。另一方面，试图在间歇接收模式下使用低精度时钟减小功率损耗则需要扩宽接收窗，导致低的间歇性。在根据本发明的第十二实施方式的同步器中，一个高精度的时钟被用于连续接收。同时，一个低精度时钟被用于检测发射机与接收机的定时差并计算时钟校正值。另一方面，在间歇接收模式下，高精度时钟被停用，使得通过用低精度时钟控制接收窗产生定时。

如图21所示，根据该实施方式的同步器，包括一个UW模式检测电路1102、一个第一基准计时器1105、一个第一闩锁电路1107、一个第一D触发(D-FF)电路1109、一个第一差值电路1111，一个第一平均值计算电路1113、一个第一定时差计算电路1115、一个第一定时校正值计算电路1117、一个第二基准计时器1120、一个第二闩锁电路1122、一个第二D触发(D-FF)电路1124、一个第二差值电路1126，一个第二平均值计算电路1128、一个第二定时差计算电路1130、一个第二定时校正值计算电路1132、一个第一开关1135、一个第二开关1137、一个定时计数器1139、以及一个解码器1141。

现在将解释根据该实施方式的基于同步器UW模式检测时间的直方图的定时校正方法。

UW模式检测电路1102执行一个UW模式(已知码元)与一个接收码元串之间的模式匹配过程，籍此来检测包含在接收信号1101中的一个UW模式。第一基准计时器1105基于高精度的第一基准时钟1104计算接收时间。第二基准计时器1120基于低精度的第二基准时钟1119计算接收时间。第一闩锁电路1107用一个来自UW模式检测电路1102的UW模式检测信号1103闩锁第一基准计时器1105的输出信号1106，籍此用高精度时钟取得UW模式被检测出的时间(第一UW模式检测时间)。第二闩锁电路1122用一个来自UW模式检测电路1102的UW模式检测信号1103闩锁第二基准计时器1120的输出信号1121，籍此用低精度时钟取得UW模式被检测出的时间(第二UW模式检测时间)。第一D触发电路1109保持被取入第一闩锁电路1107的第一UW模式检测时间。第二D触发电路1124保持被取入第二闩锁电路1122的第二UW模式检测时间。第一差电路1111根据第一闩锁电路1107的输出信号1108与第一D触发电路1109的输出信号1110之差，确定第一个发射机与接收机的定时差。第二差电路1126根据第二闩锁电路1122的输出信号1123与第二D触发电路1124的输出信号1125之差，确定第二个发射机与接收机的定时差。

第一平均值计算电路1113使用第一差电路1111的输出信号1112计算第一定时差的平均值。第二平均值计算电路1128使用第二差电路1126的输出信号1127计算第二定时差的平均值。第一定时差积分电路1115使用第一平均值计算电路1113的输出信号1114计算第一定时差的积分平均值。第二定时差积分电路1130使用第二平均值计算电路1128的输出信号1129计算第二定时差的积分平均值。第一定时校正值计算电路1117使用第一定时差积分电路1115的输出信号1116计算第一定时校正值。第二定时校正值计算电路1132使用第二定时差积分电路1130的输出信号1131计算第二定时校正值。第一定时差计算电路1117和第二定时校正值计算电路1132执行以下过程：(1)如果接收机的帧定时后向偏离发射机的帧定时，则被向前校正。(2)如果接收机的帧定时前向偏离发射机的帧定时，则被向后校正。

在第一定时校正值计算电路1117计算第一定时校正值的情形下，由第一定时差积分电路1115计算的积分值被减少第一定时校正值。并且，在第二定时校正值计算电路1132计算第一定时校正值的情形下，由第二定时差积分电路1130计算的积分值被减少第二定时校正值。

在连续接收模式下，第一开关1135和第二开关1137被一个转换信号1134切换到a侧，而在间歇接收模式下，它们被切换到b侧。解码器1141使用定时计数器1139的输出信号1140产生各种定时1142。

在连续接收模式下，第一开关1135和第二开关1137被切换到a侧，使得高精度第一基准时钟1104以及第一定时校正值计算电路1117的输出信号1118被施加至定时计数器1139。结果，解码器1141用高精度第一基准时钟1104产生各种定时1142。该过程中，由高精度时钟操作的第一定时保持电路和由低精度时钟操作的第二定时保持电路均工作。第一定时保持电路包含第一基准计时器1105、第一闩锁电路1107、第一D触发电路1109、第一差电路1111、第一平均值计算电路113、第一定时差计算电路1115、以及第一定时校正值计算电路1117。第二定时保持电路包含第二基准计时器1120、第二闩锁电路1122、第二D触发电路1124、第二差电路1126、第二平均值计算电路1128、第二定时差计算电路1130、以及第二定时校正值计算电路1132。

间歇接收模式下，第一开关1135和第二开关1137被切换到b侧，使得低精度第二基准时钟1119以及第二定时校正值计算电路1132的输出信号1133被施加至定时计数器1139。结果，解码器1141用低精度第二基准时钟1119产生各种定时1142。该过程中，由高精度时钟操作的第一定时保持电路，包括第一基准计时器1105、第一闩锁电路1107、第一D触发电路1109、第一差电路1111、第一平均值计算电路113、第一定时差计算电路1115、以及第一定时校正值计算电路1117，不工作。另一方面，由低精度时钟操作的第二定时保持电路，包括第二基准计时器1120、第二闩锁电路1122、第二D触发电路1124、第二差电路1126、第二平均值计算电路1128、第二定时差计算电路1130、以及第二定时校正值计算电路1132，基本上保持没有定时差，这是因为连续接收模式下，发射机与接收机之间的定时差是由低精度的第二基准时钟1119检测的。

Claims (24)

1.一种同步器，其特征在于包括：

一个检测电路，用于检测发射机的基准定时与接收机的基准定时之差，这是基于接收由所述发射机发送的已知传输模式的接收时间而进行的；

一个平均值计算电路，用于计算所述检测电路中检测出的所述差的平均值；

一个积分电路，用于通过在每次中断所述接收机时积分所述平均值，确定一个积分值，以及

一个校正值计算电路，用于计算这样一个校正值，该校正值被用于：在所述积分值超过一个预定的第一阈值电平的情形下，向前校正所述接收机的基准定时；在所述积分值减小到小于一个预定的第二阈值电平的情形下，向后校正所述接收机的基准定时。

2.根据权利要求1的同步器，其特征在于进一步包括一个将被校正定时的定时计数器，

其中使用所述定时计数器计算所述发射机的基准定时与所述接收机的基准定时之差，以及

在将一个周期缩短所述校正值以便通过所述定时校正向前偏移该定时的情形下，所述校正值被加到所述已知传输模式的接收时间上，而在将一个周期延长所述校正值以便通过所述定时校正向后偏移该定时的情形下，从所述已知传输模式的接收时间中减去所述校正值，籍此计算所述已知传输模式的接收时间。

3.根据权利要求1或2的同步器，其特征在于进一步包括这样一个计数器，该计数器具有短于接收所述已知传输模式的周期的计数周期，

其中所述计数器的操作起始于接到所述已知传输模式之前，并且所述计数器的操作停止于所述已知传输模式假设被接到的时间之后。籍此计算所述已知传输模式的接收时间。

4.根据权利要求1或2的同步器，其特征在于进一步包括这样一个计数器，该计数器具有短于一个接收所述已知传输模式的周期的计数周期，

其中所述计数器的操作起始于接到所述已知传输模式之前，并且所述计数器的操作停止于接收到所述已知传输模式时，并且在未接到所述已知传输模式的情形下，则在所述已知传输模式将要被接到的时间之前停止所述计数器的操作。籍此计算所述已知传输模式的接收时间。

5.根据权利要求1的同步器，其特征在于进一步包括一个码元时钟复制电路，用于复制一个最佳码元时钟，这是通过使用一个相当于所述码元时钟整数倍的时钟，以及一个具有等同于码元时间精度的时间精度的定时电路实现的。

其中所述检测电路以所述码元时间精度的整数倍的精度检测所述发射机的基准定时与所述接收机的基准定时之差。

6.根据权利要求1至5的任何项的同步器，其特征在于进一步包括一个选择电路，用于通过一个通道类型和一个时隙编号选择一个基准时间；一个存储器，用于存储由所述通道类型和所述时隙编号确定的一个基准时间，

其中所述检测电路检测所述发射机的基准定时与所述接收机的基准定时之差而不考虑所述通道类型和所述时隙编号。

7.根据权利要求1至5的任何项的同步器，其特征在于进一步包括一个选择电路，用于通过一个通道类型和一个时隙编号选择一个基准时间；一个存储器，用于存储器由所述通道类型和所述时隙编号确定的一个基准时，

其中所述检测电路检测所述发射机的基准定时与所述接收机的基准定时之差而不考虑所述通道类型和所述时隙编号，以及

所述平均值计算电路使用从已知码元串的前次接收时间里计数出的时隙个数计算所述差的平均值。

8.根据权利要求1至7的任何项的同步器，其特征在于进一步包括：

一个存储器，用于在获得帧同步的时间里，基于已知码元模式的接收时间，存储所有帧内所述发射机的基准时钟与所述接收机的基准时钟之差。

一个初始值计算电路，用于在完全达到所述帧同步时计算所述差的一个初始平均值。

9.根据权利要求8的同步器，其特征在于进一步包括一个更新电路，用于在完全达到所述帧同步后，通过接收任何时隙的已知码元模式，更新所述差。

10.根据权利要求1的同步器，其特征在于进一步包括：

一个直方图计算电路，用于计算所述已知码元模式的接收时间的直方图，并计算所述发射机的基准定时与所述接收机的基准定时之差，以及

一个第二校正值计算电路，用于基于所述计算出的直方图，计算一个定时校正值。

11.根据权利要求1的同步器，其特征在于进一步包括：

一个直方图计算电路，用于计算所述已知传输模式的接收时间的直方图，以计算所述发射机的基准定时与所述接收机的基准定时之差，以及

一个第二校正值计算电路，用于基于所述所算出的直方图，计算一个定时校正值。

12.根据权利要求1的同步器，其特征在于进一步包括：

一个高精度基准时钟振荡器；

一个低精度基准时钟振荡器；

一个定时校正电路，用于在连续接收模式下使用所述高精度基准时钟校正各种定时，并且使用所述低精度基准时钟计算所述发射机的基准时钟与所述接收机的基准时钟之差的平均值；以及

一个定时控制电路，用于在间歇接收模式下基于使用所述低精度基准时钟所算出的所述平均值控制所述各种定时。

13.一种安装于接收机中的同步器，其特征在于包括：

一个传输模式检测电路，用于检测由发射机发送的一个已知传输模式，并且在检测出所述传输模式时产生一个传输模式检测信息信号；

一个定时差检测电路，用于基于所述传输模式的接收时间，检测所述发射机的基准定时与所述接收机的基准定时之差；

一个平均值计算电路，用于计算所述检测出的差的平均值，并且仅在从所述传输模式检测电路接到所述传输模式检测信息信号时更新所述计算出的平均值；

一个积分电路，用于通过在每次中断所述接收机时积分所述平均值，确定一个积分值；以及

一个校正值计算电路，用于计算一个校正值，以便在所述积分值超过一个预定的第一阈值电平的情形下，向前校正所述接收机的基准定时；在所述积分值减小到小于一个预定的第二阈值电平的情形下，向后校正所述接收机的基准定时。

14.根据权利要求13的同步器，其特征在于进一步包括一个根据所述校正值设定其初始值的定时计数器；

其中所述定时差检测电路基于所述计数器的一个计数值检测所述发射机的基准定时与接收机的基准定时之差，以及

所述平均值计算电路根据所述校正值校正所述检测出的差，并随后计算所述被校正的差的平均值。

15.根据权利要求13的同步器，其特征在于进一步包括：

这样一个基准计时器，该基准计时器具有短于接收所述传输模式的周期的计数周期，并用于检测所述传输模式的接收时间；以及

一个基准计时器控制电路，用于在接到所述传输模式之前起动所述基准计时器的操作，并且在假设接收到所述传输模式的时间之后停止所述基准计时器的操作。

16.根据权利要求15的同步器，其特征在于基准计时器控制电路在所述传输模式检测电路接到所述传输模式时停止所述基准计时器的操作。

17.根据权利要求13的同步器，其特征在于进一步包括一个码元同步电路，用于在所述传输模式的码元周期的整数倍上确定所述传输模式的绝对值，并对每个码元周期将所述绝对值相加，并根据相加的绝对值确定一个码元识别点；

其中所述定时差检测电路基于所述传输模式的接收时间和所述码元识别点检测所述发射机的基准定时与所述接收机的基准定时之差。

18.根据权利要求13的同步器，其特征在于进一步包括一个存储器，用于存储器由所述通道类型和所述时隙编号确定的一个基准时间，

其中所述定时差检测电路基于所述传输模式的接收时间以及从所述存储器中读出的所述基准时间，检测所述发射机的基准定时与所述接收机的基准定时之差。

19.根据权利要求18的同步器，其特征在于所述平均值计算电路计算所述差除以所述基准时间的平均值。

20.根据权利要求13的同步器，其特征在于进一步包括：

一个存储器，用于在获得帧同步的时间里，基于已知传输模式的接收时间，存储所有帧内所述发射机的基准定时与所述接收机的基准定时之差；

一个后端保护电路，用于在完全达到所述帧同步时产生一个帧同步建立信号；以及

一个初始值计算电路，用于读出存储在所述存储器中的诸差，以便在从所述后端保护电路接到所述帧同步建立信号时计算所述诸差的一个初始平均值。

21.根据权利要求20的同步器，其特征在于进一步包括一个开关，用于防止从所述后端保护电路接到所述帧同步建立信号时将所述发射机的基准定时与所述接收机的基准定时之差施加至所述初始值计算电路。

22.根据权利要求13的同步器，其特征在于进一步包括：

一个直方图计算电路，用于计算所述传输模式的接收时间的直方图；以及

一个第二校正值计算电路，用于基于所述计算出的直方图，计算一个用于校正所述接收机的基准定时的第二校正值。

23.根据权利要求13的同步器，其特征在于进一步包括：

一个直方图计算电路，用于计算由所述定时差检测电路所检测出的所述发射机的基准定时与所述接收机的基准定时之差的直方图；以及

一个第二校正值计算电路，用于基于所述计算出的直方图，计算一个第二校正值，以校正所述接收机的基准定时。

24.一种安装于接收机中的同步器，其特征在于包括：

一个传输模式检测电路，用于检测由一发射机发送的一个已知传输模式，并且当检测出所述传输模式时产生一个传输模式检测信息信号；

一个第一定时差检测电路，用于使用一个高精度基准时钟基于所述传输模式的接收时间检测所述发射机的基准定时与所述接收机的基准定时的第一差；

一个第一平均值计算电路，用于计算所述检测出的第一差的第一平均值；

一个第一积分电路，用于通过在每次中断所述接收机时积分所述第一平均值，确定第一积分值；

一个第一校正值计算电路，用于计算第一校正值，以便在所述第一积分值超过一个预定的第一阈值电平的情形下，向前校正所述接收机的基准定时；在所述第一积分值减小到小于一个预定的第二阈值电平的情形下，向后校正所述接收机的基准定时；

一个第二定时差检测电路，用于使用一个低精度基准时钟基于所述传输模式的接收时间检测所述发射机的基准定时与所述接收机的基准定时的第二差；

一个第二平均值计算电路，用于计算所述检测出的第二差的第二平均值；

一个第二积分电路，用于通过在每次中断所述接收机时积分所述第二平均值，确定第二积分值；

一个第二校正值计算电路，用于计算第二校正值，以便在所述第二积分值超过一个预定的第三阈值电平的情形下，向前校正所述接收机的基准定时；在所述第二积分值减小到小于一个预定的第四阈值电平的情形下，向后校正所述接收机的基准定时；

其中连续接收模式下，所述接收机的基准定时基于所述第一校正值校正，并且所述第二校正值由所述第二校正值计算电路计算出，以及

间歇接收模式下，所述接收机的基准定时基于所述第二校正值校正。

Images