JP3423362B2 - モデムインタフェイスおよびファクシミリ装置 - Google Patents
モデムインタフェイスおよびファクシミリ装置Info
- Publication number
- JP3423362B2 JP3423362B2 JP19503893A JP19503893A JP3423362B2 JP 3423362 B2 JP3423362 B2 JP 3423362B2 JP 19503893 A JP19503893 A JP 19503893A JP 19503893 A JP19503893 A JP 19503893A JP 3423362 B2 JP3423362 B2 JP 3423362B2
- Authority
- JP
- Japan
- Prior art keywords
- modem
- image data
- data buffer
- interrupt signal
- control means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Bus Control (AREA)
- Storing Facsimile Image Data (AREA)
- Facsimile Transmission Control (AREA)
- Communication Control (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ファクシミリ装置に関
し、特に、ＨＤＬＣ機能を有し、ＤＭＡ転送を行うファ
クシミリ装置に関する。
し、特に、ＨＤＬＣ機能を有し、ＤＭＡ転送を行うファ
クシミリ装置に関する。
【０００２】
【従来の技術】従来、モデムのデータバッファへのデー
タの送出、およびモデムのデータバッファからのデータ
の読み込みは、中央処理装置（Central Processing Uni
t）（以下、単にＣＰＵという）転送、あるいは特開平
４−１５６０３１号公報記載のような直接メモリアクセ
スコントローラ（Direct Memory Access Controller）
（以下、単にＤＭＡＣという）を使用してデータ転送す
るＤＭＡ転送が知られている。
タの送出、およびモデムのデータバッファからのデータ
の読み込みは、中央処理装置（Central Processing Uni
t）（以下、単にＣＰＵという）転送、あるいは特開平
４−１５６０３１号公報記載のような直接メモリアクセ
スコントローラ（Direct Memory Access Controller）
（以下、単にＤＭＡＣという）を使用してデータ転送す
るＤＭＡ転送が知られている。
【０００３】
【発明が解決しようとする課題】しかしながら、このよ
うな従来のモデムにあっては、ＣＰＵ転送の場合には、
ファクシミリ装置のＣＰＵに対する負荷の限界により処
理速度が低下する。また、この問題を解決するために高
性能のＣＰＵを使用すればコストが嵩むといった問題点
があった。
うな従来のモデムにあっては、ＣＰＵ転送の場合には、
ファクシミリ装置のＣＰＵに対する負荷の限界により処
理速度が低下する。また、この問題を解決するために高
性能のＣＰＵを使用すればコストが嵩むといった問題点
があった。
【０００４】さらに、ＤＭＡ転送の場合には、ＤＭＡＣ
によるデータバッファ内のデータ制御とＣＰＵによるモ
デム制御のタイミングを取るのが難しいといった問題点
があった。さらに今日、ＤＭＡ転送を行い、かつ通信プ
ロトコルにおけるＨＤＬＣの機能を内蔵したモデムが多
数普及しており、このようなモデムにおいてモデム内蔵
のＨＤＬＣ機能を使用した場合には、モデムがＨＤＬＣ
のフラグ・パターンを削除するといった問題点があっ
た。
によるデータバッファ内のデータ制御とＣＰＵによるモ
デム制御のタイミングを取るのが難しいといった問題点
があった。さらに今日、ＤＭＡ転送を行い、かつ通信プ
ロトコルにおけるＨＤＬＣの機能を内蔵したモデムが多
数普及しており、このようなモデムにおいてモデム内蔵
のＨＤＬＣ機能を使用した場合には、モデムがＨＤＬＣ
のフラグ・パターンを削除するといった問題点があっ
た。
【０００５】そこで、請求項１および２記載の発明は、
ＤＭＡ転送を実行しているときは割込み信号の出力先を
ＤＭＡＣに接続し、ＤＭＡ転送が終了すれば割込み信号
の出力先をＣＰＵに接続することにより、ＣＰＵの負荷
を軽減しながらＣＰＵのタイミング管理を容易にし、処
理能力を向上させることを課題としている。また、請求
項３および４記載の発明は、ＨＤＬＣのフラグ・パター
ンを検出すると同時にカウントすることにより、フラグ
・パターンの数が不明になることによる不都合を回避さ
せることを課題としている。
ＤＭＡ転送を実行しているときは割込み信号の出力先を
ＤＭＡＣに接続し、ＤＭＡ転送が終了すれば割込み信号
の出力先をＣＰＵに接続することにより、ＣＰＵの負荷
を軽減しながらＣＰＵのタイミング管理を容易にし、処
理能力を向上させることを課題としている。また、請求
項３および４記載の発明は、ＨＤＬＣのフラグ・パター
ンを検出すると同時にカウントすることにより、フラグ
・パターンの数が不明になることによる不都合を回避さ
せることを課題としている。
【０００６】
【課題を解決するための手段】請求項１記載の発明は、
上記課題を解決するため、通信回線を介して相手ファク
シミリ装置と通信プロトコルおよび画像データの通信を
制御するモデムインタフェイスにおいて、前記モデムイ
ンタフェイスの各種機能を制御する通信制御手段と、割
込み信号を優先順位に基づいて前記通信制御手段に入力
する割込み制御手段と、画像データを蓄積する蓄積手段
と、画像データを一時的に保持するデータバッファを有
し、前記画像データをアナログ信号に変調・復調するモ
デム手段と、前記蓄積手段に蓄積された画像データを、
１バイト毎に読み出し前記モデム手段のデータバッファ
にＤＭＡ転送するＤＭＡ転送手段と、前記モデム手段の
データバッファに保持された画像データがエンプティに
なった際に出力されるデータバッファエンプティ割込み
信号の出力先を切り替える割込信号切り替え手段と、を
有し、前記通信制御手段が、前記モデム手段を送信モー
ドに設定した際に、前記ＤＭＡ転送手段が、前記蓄積手
段に蓄積された画像データを前記データバッファに転送
中は、前記データバッファエンプティ割り込み信号の出
力先を前記ＤＭＡ転送手段に接続し、前記ＤＭＡ転送手
段がＤＭＡ転送を終了した場合には、前記モデム手段か
ら出力される前記データバッファエンプティ割込み信号
の出力先を、前記割込信号切り替え手段により前記ＤＭ
Ａ転送手段から該通信制御手段に備えられた前記割込み
制御手段に切り換えることを特徴とする。
上記課題を解決するため、通信回線を介して相手ファク
シミリ装置と通信プロトコルおよび画像データの通信を
制御するモデムインタフェイスにおいて、前記モデムイ
ンタフェイスの各種機能を制御する通信制御手段と、割
込み信号を優先順位に基づいて前記通信制御手段に入力
する割込み制御手段と、画像データを蓄積する蓄積手段
と、画像データを一時的に保持するデータバッファを有
し、前記画像データをアナログ信号に変調・復調するモ
デム手段と、前記蓄積手段に蓄積された画像データを、
１バイト毎に読み出し前記モデム手段のデータバッファ
にＤＭＡ転送するＤＭＡ転送手段と、前記モデム手段の
データバッファに保持された画像データがエンプティに
なった際に出力されるデータバッファエンプティ割込み
信号の出力先を切り替える割込信号切り替え手段と、を
有し、前記通信制御手段が、前記モデム手段を送信モー
ドに設定した際に、前記ＤＭＡ転送手段が、前記蓄積手
段に蓄積された画像データを前記データバッファに転送
中は、前記データバッファエンプティ割り込み信号の出
力先を前記ＤＭＡ転送手段に接続し、前記ＤＭＡ転送手
段がＤＭＡ転送を終了した場合には、前記モデム手段か
ら出力される前記データバッファエンプティ割込み信号
の出力先を、前記割込信号切り替え手段により前記ＤＭ
Ａ転送手段から該通信制御手段に備えられた前記割込み
制御手段に切り換えることを特徴とする。
【０００７】請求項２記載の発明は、上記課題を解決す
るため、通信回線を介して相手ファクシミリ装置と通信
プロトコルおよび画像データの通信を制御するモデムイ
ンタフェイスを備え、通信を行うファクシミリ装置にお
いて、前記モデムインタフェイスが、前記モデムインタ
フェイスの各種機能を制御する通信制御手段と、割込み
信号を優先順位に基づいて前記通信制御手段に入力する
割込み制御手段と、画像データを蓄積する蓄積手段と、
画像データを一時的に保持するデータバッファを有し、
前記画像データをアナログ信号に変調・復調するモデム
手段と、前記蓄積手段に蓄積された画像データを、１バ
イト毎に読み出し前記モデム手段のデータバッファにＤ
ＭＡ転送するＤＭＡ転送手段と、前記モデム手段のデー
タバッファに保持された画像データがエンプティになっ
た際に出力されるデータバッファエンプティ割込み信号
の出力先を切り替える割込信号切り替え手段と、を有
し、前記通信制御手段が、前記モデム手段を送信モード
に設定した際に、前記ＤＭＡ転送手段が、前記蓄積手段
に蓄積された画像データを前記データバッファに転送中
は、前記データバッファエンプティ割り込み信号の出力
先を前記ＤＭＡ転送手段に接続し、前記ＤＭＡ転送手段
がＤＭＡ転送を終了した場合には、前記モデム手段から
出力される前記データバッファエンプティ割込み信号の
出力先を、前記割込信号切り替え手段により前記ＤＭＡ
転送手段から該通信制御手段に備えられた前記割込み制
御手段に切り換えることを特徴とする。
るため、通信回線を介して相手ファクシミリ装置と通信
プロトコルおよび画像データの通信を制御するモデムイ
ンタフェイスを備え、通信を行うファクシミリ装置にお
いて、前記モデムインタフェイスが、前記モデムインタ
フェイスの各種機能を制御する通信制御手段と、割込み
信号を優先順位に基づいて前記通信制御手段に入力する
割込み制御手段と、画像データを蓄積する蓄積手段と、
画像データを一時的に保持するデータバッファを有し、
前記画像データをアナログ信号に変調・復調するモデム
手段と、前記蓄積手段に蓄積された画像データを、１バ
イト毎に読み出し前記モデム手段のデータバッファにＤ
ＭＡ転送するＤＭＡ転送手段と、前記モデム手段のデー
タバッファに保持された画像データがエンプティになっ
た際に出力されるデータバッファエンプティ割込み信号
の出力先を切り替える割込信号切り替え手段と、を有
し、前記通信制御手段が、前記モデム手段を送信モード
に設定した際に、前記ＤＭＡ転送手段が、前記蓄積手段
に蓄積された画像データを前記データバッファに転送中
は、前記データバッファエンプティ割り込み信号の出力
先を前記ＤＭＡ転送手段に接続し、前記ＤＭＡ転送手段
がＤＭＡ転送を終了した場合には、前記モデム手段から
出力される前記データバッファエンプティ割込み信号の
出力先を、前記割込信号切り替え手段により前記ＤＭＡ
転送手段から該通信制御手段に備えられた前記割込み制
御手段に切り換えることを特徴とする。
【０００８】請求項３記載の発明は、上記課題を解決す
るため、通信回線を介して相手ファクシミリ装置と通信
プロトコルおよび画像データの通信を制御するモデムイ
ンタフェイスにおいて、前記モデムインタフェイスの各
種機能を制御する通信制御手段と、割込み信号を優先順
位に基づいて前記通信制御手段に入力する割込み制御手
段と、画像データを蓄積する蓄積手段と、画像データを
一時的に保持するデータバッファを有し、前記画像デー
タをアナログ信号に変調・復調するモデム手段と、前記
モデム手段のデータバッファに保持された画像データ
を、１バイト毎に読み出し前記蓄積手段にＤＭＡ転送す
るＤＭＡ転送手段と、前記モデム手段のデータバッファ
に保持された画像データがフルになった際に出力される
データバッファフル割込み信号の出力先を、前記ＤＭＡ
転送手段から前記割込み制御手段に切り替える割込信号
切り替え手段と、前記モデム手段のシリアルＲＸライン
に接続し、予め設定された計数値に基づいてフラグ・パ
ターンの連続を検出および計数するフラグ検出計数手段
と、を有し、前記通信制御手段が、前記モデム手段を受
信モードに設定した際に、前記フラグ検出計数手段が予
め設定された計数値のフラグ・パターンの連続を検出し
た場合には、割込み信号を発生し前記通信制御手段に出
力することを特徴とする。
るため、通信回線を介して相手ファクシミリ装置と通信
プロトコルおよび画像データの通信を制御するモデムイ
ンタフェイスにおいて、前記モデムインタフェイスの各
種機能を制御する通信制御手段と、割込み信号を優先順
位に基づいて前記通信制御手段に入力する割込み制御手
段と、画像データを蓄積する蓄積手段と、画像データを
一時的に保持するデータバッファを有し、前記画像デー
タをアナログ信号に変調・復調するモデム手段と、前記
モデム手段のデータバッファに保持された画像データ
を、１バイト毎に読み出し前記蓄積手段にＤＭＡ転送す
るＤＭＡ転送手段と、前記モデム手段のデータバッファ
に保持された画像データがフルになった際に出力される
データバッファフル割込み信号の出力先を、前記ＤＭＡ
転送手段から前記割込み制御手段に切り替える割込信号
切り替え手段と、前記モデム手段のシリアルＲＸライン
に接続し、予め設定された計数値に基づいてフラグ・パ
ターンの連続を検出および計数するフラグ検出計数手段
と、を有し、前記通信制御手段が、前記モデム手段を受
信モードに設定した際に、前記フラグ検出計数手段が予
め設定された計数値のフラグ・パターンの連続を検出し
た場合には、割込み信号を発生し前記通信制御手段に出
力することを特徴とする。
【０００９】請求項４記載の発明は、上記課題を解決す
るため、通信回線を介して相手ファクシミリ装置と通信
プロトコルおよび画像データの通信を制御するモデムイ
ンタフェイスを備え、通信を行うファクシミリ装置にお
いて、前記モデムインタフェイスが、前記モデムインタ
フェイスの各種機能を制御する通信制御手段と、割込み
信号を優先順位に基づいて前記通信制御手段に入力する
割込み制御手段と、画像データを蓄積する蓄積手段と、
画像データを一時的に保持するデータバッファを有し、
前記画像データをアナログ信号に変調・復調するモデム
手段と、前記モデム手段のデータバッファに保持された
画像データを、１バイト毎に読み出し前記蓄積手段にＤ
ＭＡ転送するＤＭＡ転送手段と、前記モデム手段のデー
タバッファに保持された画像データがフルになった際に
出力されるデータバッファフル割込み信号の出力先を、
前記ＤＭＡ転送手段から前記割込み制御手段に切り替え
る割込信号切り替え手段と、前記モデム手段のシリアル
ＲＸラインに接続し、予め設定された計数値に基づいて
フラグ・パターンの連続を検出および計数するフラグ検
出計数手段と、を有し、前記通信制御手段が、前記モデ
ム手段を受信モードに設定した際に、前記フラグ検出計
数手段が予め設定された計数値のフラグ・パターンの連
続を検出した場合には、割込み信号を発生し前記通信制
御手段に出力することを特徴とする。
るため、通信回線を介して相手ファクシミリ装置と通信
プロトコルおよび画像データの通信を制御するモデムイ
ンタフェイスを備え、通信を行うファクシミリ装置にお
いて、前記モデムインタフェイスが、前記モデムインタ
フェイスの各種機能を制御する通信制御手段と、割込み
信号を優先順位に基づいて前記通信制御手段に入力する
割込み制御手段と、画像データを蓄積する蓄積手段と、
画像データを一時的に保持するデータバッファを有し、
前記画像データをアナログ信号に変調・復調するモデム
手段と、前記モデム手段のデータバッファに保持された
画像データを、１バイト毎に読み出し前記蓄積手段にＤ
ＭＡ転送するＤＭＡ転送手段と、前記モデム手段のデー
タバッファに保持された画像データがフルになった際に
出力されるデータバッファフル割込み信号の出力先を、
前記ＤＭＡ転送手段から前記割込み制御手段に切り替え
る割込信号切り替え手段と、前記モデム手段のシリアル
ＲＸラインに接続し、予め設定された計数値に基づいて
フラグ・パターンの連続を検出および計数するフラグ検
出計数手段と、を有し、前記通信制御手段が、前記モデ
ム手段を受信モードに設定した際に、前記フラグ検出計
数手段が予め設定された計数値のフラグ・パターンの連
続を検出した場合には、割込み信号を発生し前記通信制
御手段に出力することを特徴とする。
【００１０】
【作用】請求項１記載の発明では、ＤＭＡ転送を実行し
ているときは、データバッファエンプティ割込み信号が
ＤＭＡＣに送出され、ＤＭＡ転送が終了すれば、データ
バッファエンプティ割込み信号がＣＰＵに送出される。
したがって、ＤＭＡ転送終了後のデータバッファエンプ
ティ割込み信号出力時に、ＣＰＵは終了信号を受け取る
ので、ＣＰＵによるデータ送受信のタイミング管理が省
かれる。
ているときは、データバッファエンプティ割込み信号が
ＤＭＡＣに送出され、ＤＭＡ転送が終了すれば、データ
バッファエンプティ割込み信号がＣＰＵに送出される。
したがって、ＤＭＡ転送終了後のデータバッファエンプ
ティ割込み信号出力時に、ＣＰＵは終了信号を受け取る
ので、ＣＰＵによるデータ送受信のタイミング管理が省
かれる。
【００１１】請求項２記載の発明では、請求項１記載の
発明に係るモデムインタフェイスがファクシミリ装置に
適用されることにより、ＤＭＡ転送による通信制御が容
易になる。請求項３記載の発明では、ＨＤＬＣ制御手段
と制御手段との間に検出カウント手段が設けられてい
る。したがって、ＨＤＬＣによるデータ送受信時、ＨＤ
ＬＣのフラグ・パターンが検出されるとともにカウント
されることにより、フラグ・パターンの数が不明になる
ことを回避させる。
発明に係るモデムインタフェイスがファクシミリ装置に
適用されることにより、ＤＭＡ転送による通信制御が容
易になる。請求項３記載の発明では、ＨＤＬＣ制御手段
と制御手段との間に検出カウント手段が設けられてい
る。したがって、ＨＤＬＣによるデータ送受信時、ＨＤ
ＬＣのフラグ・パターンが検出されるとともにカウント
されることにより、フラグ・パターンの数が不明になる
ことを回避させる。
【００１２】請求項４記載の発明では、請求項３記載の
発明に係るモデムインタフェイスがファクシミリ装置に
適用されることにより、ＨＤＬＣによる通信性能が向上
される。
発明に係るモデムインタフェイスがファクシミリ装置に
適用されることにより、ＨＤＬＣによる通信性能が向上
される。
【００１３】
【実施例】以下、本発明を図面に基づいて説明する。図
１は本発明に係るファクシミリ装置の一実施例を示すブ
ロック図である。まず、構成を説明する。図１におい
て、ファクシミリ装置１００は、通信部１１０であるシ
ステム制御部１、システムメモリ部２、画像メモリ部
３、符号化・復号化部４、記録部５、読み取り部６、操
作部７と、通信制御部８、モデム部９、ＮＣＵ部１０お
よびモデムＦＩＦＯメモリ部１１等から構成されてい
る。
１は本発明に係るファクシミリ装置の一実施例を示すブ
ロック図である。まず、構成を説明する。図１におい
て、ファクシミリ装置１００は、通信部１１０であるシ
ステム制御部１、システムメモリ部２、画像メモリ部
３、符号化・復号化部４、記録部５、読み取り部６、操
作部７と、通信制御部８、モデム部９、ＮＣＵ部１０お
よびモデムＦＩＦＯメモリ部１１等から構成されてい
る。
【００１４】システム制御部１は、ファクシミリ装置の
各種機能を制御するものである。また、システムメモリ
部２は、システム制御部１がファクシミリ装置の各種機
能を制御するためのプログラムおよびデータを記憶して
おくものである。さらに、画像メモリ３は、画情報を蓄
積するものである。さらにまた、符号化・復号化部４
は、画情報を符号化および復号化するものである。ま
た、記録部５は、各種データを記録するものである。さ
らに、読み取り部６は、相手ファクシミリ装置に送信す
るための原稿を読み取るものである。操作部７は、表示
装置、テンキーおよび回線選択ボタンを有しており、各
種データあるいは各種操作を促すための情報を表示す
る、各種選択に使用する、相手ファクシミリ装置のファ
クシミリ番号を入力するものである。さらに、モデム部
９は、各種プロトコルによる信号あるいは画情報をＣＣ
ＩＴＴ（国際電信電話諮問委員会）勧告Ｖ．２１、Ｖ．
１７等の規格にしたがって変調・復調するものである。
また、モデム部９はデータバッファを有し、データバッ
ファエンプティ割込み信号を送出するものである。ＮＣ
Ｕ部１０は、モデム部９と接続制御するものである。さ
らにまた、通信制御部８は、システム制御部１とのハン
ドシェイクを行いモデム部９、ＮＣＵ部１０等の通信に
関する通信制御を実行するものである。また、モデムＦ
ＩＦＯメモリ部１１は、データバッファとのデータの送
受信時に、データを蓄積・出力するものである。
各種機能を制御するものである。また、システムメモリ
部２は、システム制御部１がファクシミリ装置の各種機
能を制御するためのプログラムおよびデータを記憶して
おくものである。さらに、画像メモリ３は、画情報を蓄
積するものである。さらにまた、符号化・復号化部４
は、画情報を符号化および復号化するものである。ま
た、記録部５は、各種データを記録するものである。さ
らに、読み取り部６は、相手ファクシミリ装置に送信す
るための原稿を読み取るものである。操作部７は、表示
装置、テンキーおよび回線選択ボタンを有しており、各
種データあるいは各種操作を促すための情報を表示す
る、各種選択に使用する、相手ファクシミリ装置のファ
クシミリ番号を入力するものである。さらに、モデム部
９は、各種プロトコルによる信号あるいは画情報をＣＣ
ＩＴＴ（国際電信電話諮問委員会）勧告Ｖ．２１、Ｖ．
１７等の規格にしたがって変調・復調するものである。
また、モデム部９はデータバッファを有し、データバッ
ファエンプティ割込み信号を送出するものである。ＮＣ
Ｕ部１０は、モデム部９と接続制御するものである。さ
らにまた、通信制御部８は、システム制御部１とのハン
ドシェイクを行いモデム部９、ＮＣＵ部１０等の通信に
関する通信制御を実行するものである。また、モデムＦ
ＩＦＯメモリ部１１は、データバッファとのデータの送
受信時に、データを蓄積・出力するものである。
【００１５】図２は請求項１および２記載の発明に係る
ファクシミリ装置の備えるモデムインタフェイスの一実
施例を示すブロック図である。モデムインタフェイス２
００は、通信制御部８、モデムＦＩＦＯメモリ部１１、
ＤＭＡＣ１２、ＩＮＴＣ１３、信号切り換え部１４およ
びＭＯＤＥＭ１５等により構成されている。
ファクシミリ装置の備えるモデムインタフェイスの一実
施例を示すブロック図である。モデムインタフェイス２
００は、通信制御部８、モデムＦＩＦＯメモリ部１１、
ＤＭＡＣ１２、ＩＮＴＣ１３、信号切り換え部１４およ
びＭＯＤＥＭ１５等により構成されている。
【００１６】通信制御部８は、通信に関する通信制御を
実行するものである。さらに、通信制御部８はＩＮＴＣ
１３を有し、切り換え部１４からのＤＭＡ転送の終了信
号またはデータバッファエンプティ割込み信号を認知す
ることができる。また、ＭＯＤＥＭ１５は、各種プロト
コルによる信号あるいは画情報をＣＣＩＴＴ勧告Ｖ．２
１、Ｖ．１７等の規格にしたがって変調・復調するもの
である。さらにＭＯＤＥＭ１５は、データバッファを有
し、データバッファエンプティ割込み信号を送出するも
のである。ＤＭＡＣ１２は、ＭＯＤＥＭ１５により送出
されたデータバッファエンプティ割込み信号に同期し
て、モデムＦＩＦＯメモリ部１１とデータバッファとの
間でデータ転送するものであり、ＤＭＡ転送終了時に、
終了信号を送出することができる。さらに、ＩＮＴＣ１
３は、切り替え部１４からのＤＭＡ転送の終了信号また
はデータバッファエンプティ割込み信号の有無を、プラ
イオリティ・スケジュールにしたがって通信制御部８に
通知するものである。さらにまた、信号切り換え部１４
は、ＭＯＤＥＭ１５により送出されたデータバッファエ
ンプティ割込み信号を、ＤＭＡＣ１２あるいはＩＮＴＣ
１３に切り換えるものである。
実行するものである。さらに、通信制御部８はＩＮＴＣ
１３を有し、切り換え部１４からのＤＭＡ転送の終了信
号またはデータバッファエンプティ割込み信号を認知す
ることができる。また、ＭＯＤＥＭ１５は、各種プロト
コルによる信号あるいは画情報をＣＣＩＴＴ勧告Ｖ．２
１、Ｖ．１７等の規格にしたがって変調・復調するもの
である。さらにＭＯＤＥＭ１５は、データバッファを有
し、データバッファエンプティ割込み信号を送出するも
のである。ＤＭＡＣ１２は、ＭＯＤＥＭ１５により送出
されたデータバッファエンプティ割込み信号に同期し
て、モデムＦＩＦＯメモリ部１１とデータバッファとの
間でデータ転送するものであり、ＤＭＡ転送終了時に、
終了信号を送出することができる。さらに、ＩＮＴＣ１
３は、切り替え部１４からのＤＭＡ転送の終了信号また
はデータバッファエンプティ割込み信号の有無を、プラ
イオリティ・スケジュールにしたがって通信制御部８に
通知するものである。さらにまた、信号切り換え部１４
は、ＭＯＤＥＭ１５により送出されたデータバッファエ
ンプティ割込み信号を、ＤＭＡＣ１２あるいはＩＮＴＣ
１３に切り換えるものである。
【００１７】ここで、上述のファクシミリ装置の備える
モデムインタフェイス２００が請求項１および２記載の
発明に係るモデムインタフェイスを備えたファクシミリ
装置の一例である場合について示す。本実施例では、通
信制御部８が、通信制御手段を構成し、モデムインタフ
ェイスの各種機能を制御する。ＩＮＴＣ１３が、割込み
制御手段を構成し、割込み信号を優先順位に基づいて通
信制御部８に入力する。モデムＦＩＦＯメモリ１１が、
蓄積手段を構成し、画像データを蓄積する。ＭＯＤＥＭ
１５が、モデム手段を構成し、画像データを一時的に保
持するデータバッファを有し、前記画像データをアナロ
グ信号に変調・復調する。ＤＭＡＣ１２が、ＤＭＡ転送
手段を構成し、モデムＦＩＦＯメモリ１１に蓄積された
画像データを、１バイト毎に読み出しＭＯＤＥＭ１５の
データバッファにＤＭＡ転送する。信号切り替え部が、
割込信号切り替え手段を構成し、ＭＯＤＥＭ１５のデー
タバッファに保持された画像データがエンプティになっ
た際に出力されるデータバッファエンプティ割込み信号
の出力先を、ＤＭＡＣ１２からＩＮＴＣ１３に切り替え
る。通信制御部８が、ＭＯＤＥＭ１５を送信モードに設
定した際に、ＤＭＡＣ１２が、モデムＦＩＦＯメモリ１
１に蓄積された画像データをＭＯＤＥＭ１５のデータバ
ッファに転送し、ＤＭＡＣ１２がＤＭＡ転送を終了した
場合には、ＭＯＤＥＭ１５が出力するデータバッファエ
ンプティ割込み信号を、信号切り替え部１４でＤＭＡＣ
１２からＩＮＴＣ１３に切り換える。
モデムインタフェイス２００が請求項１および２記載の
発明に係るモデムインタフェイスを備えたファクシミリ
装置の一例である場合について示す。本実施例では、通
信制御部８が、通信制御手段を構成し、モデムインタフ
ェイスの各種機能を制御する。ＩＮＴＣ１３が、割込み
制御手段を構成し、割込み信号を優先順位に基づいて通
信制御部８に入力する。モデムＦＩＦＯメモリ１１が、
蓄積手段を構成し、画像データを蓄積する。ＭＯＤＥＭ
１５が、モデム手段を構成し、画像データを一時的に保
持するデータバッファを有し、前記画像データをアナロ
グ信号に変調・復調する。ＤＭＡＣ１２が、ＤＭＡ転送
手段を構成し、モデムＦＩＦＯメモリ１１に蓄積された
画像データを、１バイト毎に読み出しＭＯＤＥＭ１５の
データバッファにＤＭＡ転送する。信号切り替え部が、
割込信号切り替え手段を構成し、ＭＯＤＥＭ１５のデー
タバッファに保持された画像データがエンプティになっ
た際に出力されるデータバッファエンプティ割込み信号
の出力先を、ＤＭＡＣ１２からＩＮＴＣ１３に切り替え
る。通信制御部８が、ＭＯＤＥＭ１５を送信モードに設
定した際に、ＤＭＡＣ１２が、モデムＦＩＦＯメモリ１
１に蓄積された画像データをＭＯＤＥＭ１５のデータバ
ッファに転送し、ＤＭＡＣ１２がＤＭＡ転送を終了した
場合には、ＭＯＤＥＭ１５が出力するデータバッファエ
ンプティ割込み信号を、信号切り替え部１４でＤＭＡＣ
１２からＩＮＴＣ１３に切り換える。
【００１８】次に、図１、図２および図３を参照しつつ
作用を説明する。なお、図３中のＳ11〜Ｓ19はフローチ
ャートの各ステップを表している。まず、ＤＭＡＣ１２
は、基本的にデータバッファエンプティ割込み信号のネ
ガティブ・エッジで、ＭＯＤＥＭ１５のデータバッファ
にデータライトするものとする。ただし、データ転送の
最初だけは、データバッファエンプティ割込み信号がア
クティブ（ＬＯＷ）でデータライトを実行するものとす
る。
作用を説明する。なお、図３中のＳ11〜Ｓ19はフローチ
ャートの各ステップを表している。まず、ＤＭＡＣ１２
は、基本的にデータバッファエンプティ割込み信号のネ
ガティブ・エッジで、ＭＯＤＥＭ１５のデータバッファ
にデータライトするものとする。ただし、データ転送の
最初だけは、データバッファエンプティ割込み信号がア
クティブ（ＬＯＷ）でデータライトを実行するものとす
る。
【００１９】次に、Ｓ11でＭＯＤＥＭ１５をＨＤＬＣの
ＴＸモードに設定する。そのとき、ＭＯＤＥＭ１５のデ
ータバッファはエンプティであるためフラグの送信開始
と同時に、ＩＲＱ２の信号線をアクティブ（ＬＯＷ）に
なることによりデータエンプティ割込み信号を送出す
る。次いで、Ｓ13に移り通信制御部８がＤＭＡ終了後の
送信データをモデムＦＩＦＯメモリ部１１に蓄積する。
そして、Ｓ14に移り、通信制御部８が、ＩＮＴＣ１３に
対するデータバッファエンプティ割込み信号を送出でき
るようにするとともに、ＤＭＡＣ１２にデータ転送回数
をセットする。その後、Ｓ15でＤＭＡＣ１２をスタート
させ、Ｓ16に移る。Ｓ16でＤＭＡＣ１２が、データバッ
ファエンプティ割込み信号のネガティブ・エッジに同期
して、モデムＦＩＦＯメモリ部１１からＭＯＤＥＭ１５
のデータバッファにデータを書き込み、データバッファ
エンプティ割込み信号がネガティブ（ＨＩＧＨ）にな
る。次いで、Ｓ17に移りデータバッファ内のデータを読
み込み、相手通信端末に送信する。データバッファ内の
データを送信したことにより、データバッファは空にな
り、ＭＯＤＥＭ１５は再度データバッファエンプティ割
込み信号を送出する。データバッファエンプティ割込み
信号を受け取ったＤＭＡＣ１２は、Ｓ18で、セットされ
たデータ転送回数に達したかどうかを調べる。もし、デ
ータ転送回数に達していなければ、Ｓ16に戻りフローを
続行する。逆に、データ転送回数に達していれば、Ｓ19
に移り、ＤＭＡＣはデータバッファに対するデータライ
トを中止し、さらにＤＭＡ転送の終了を示す終了信号を
信号切り換え部１４に送出する。終了信号を受け取った
信号切り換え部１４は、データバッファエンプティ割込
み信号の出力先をＤＭＡＣ１２からＩＮＴＣ１３に切り
換え、処理を終了する。
ＴＸモードに設定する。そのとき、ＭＯＤＥＭ１５のデ
ータバッファはエンプティであるためフラグの送信開始
と同時に、ＩＲＱ２の信号線をアクティブ（ＬＯＷ）に
なることによりデータエンプティ割込み信号を送出す
る。次いで、Ｓ13に移り通信制御部８がＤＭＡ終了後の
送信データをモデムＦＩＦＯメモリ部１１に蓄積する。
そして、Ｓ14に移り、通信制御部８が、ＩＮＴＣ１３に
対するデータバッファエンプティ割込み信号を送出でき
るようにするとともに、ＤＭＡＣ１２にデータ転送回数
をセットする。その後、Ｓ15でＤＭＡＣ１２をスタート
させ、Ｓ16に移る。Ｓ16でＤＭＡＣ１２が、データバッ
ファエンプティ割込み信号のネガティブ・エッジに同期
して、モデムＦＩＦＯメモリ部１１からＭＯＤＥＭ１５
のデータバッファにデータを書き込み、データバッファ
エンプティ割込み信号がネガティブ（ＨＩＧＨ）にな
る。次いで、Ｓ17に移りデータバッファ内のデータを読
み込み、相手通信端末に送信する。データバッファ内の
データを送信したことにより、データバッファは空にな
り、ＭＯＤＥＭ１５は再度データバッファエンプティ割
込み信号を送出する。データバッファエンプティ割込み
信号を受け取ったＤＭＡＣ１２は、Ｓ18で、セットされ
たデータ転送回数に達したかどうかを調べる。もし、デ
ータ転送回数に達していなければ、Ｓ16に戻りフローを
続行する。逆に、データ転送回数に達していれば、Ｓ19
に移り、ＤＭＡＣはデータバッファに対するデータライ
トを中止し、さらにＤＭＡ転送の終了を示す終了信号を
信号切り換え部１４に送出する。終了信号を受け取った
信号切り換え部１４は、データバッファエンプティ割込
み信号の出力先をＤＭＡＣ１２からＩＮＴＣ１３に切り
換え、処理を終了する。
【００２０】上述のように本実施例によれば、ＤＭＡ転
送終了に応じて信号の出力先をＩＮＴＣ１３に切り換え
るので、通信制御部８がモデム制御のタイミングを取る
処理を省くことができ、通信制御部８に余分な負荷を掛
けず処理することができる。したがって、通信制御部８
は、ＤＭＡ転送終了後のデータバッファエンプティ割込
み信号を直接受け取ることができるので、通信制御のタ
イミングがずれることを防止することができるととも
に、モデムのＨＤＬＣ機能を使用するので、ハードウェ
アのＨＤＬＣ機能削除が可能となりコストダウンを図る
ことができる。
送終了に応じて信号の出力先をＩＮＴＣ１３に切り換え
るので、通信制御部８がモデム制御のタイミングを取る
処理を省くことができ、通信制御部８に余分な負荷を掛
けず処理することができる。したがって、通信制御部８
は、ＤＭＡ転送終了後のデータバッファエンプティ割込
み信号を直接受け取ることができるので、通信制御のタ
イミングがずれることを防止することができるととも
に、モデムのＨＤＬＣ機能を使用するので、ハードウェ
アのＨＤＬＣ機能削除が可能となりコストダウンを図る
ことができる。
【００２１】図４は、請求項３および４記載の発明に係
るファクシミリ装置の備えるモデムインタフェイスの一
例を示すブロック図である。モデムインタフェイス３０
０は、通信制御部８、モデムＦＩＦＯメモリ部１１、Ｄ
ＭＡＣ１２、ＩＮＴＣ１３、信号切り換え部１４、ＭＯ
ＤＥＭ１５およびフラグ検出カウンタ部１６等から構成
されている。
るファクシミリ装置の備えるモデムインタフェイスの一
例を示すブロック図である。モデムインタフェイス３０
０は、通信制御部８、モデムＦＩＦＯメモリ部１１、Ｄ
ＭＡＣ１２、ＩＮＴＣ１３、信号切り換え部１４、ＭＯ
ＤＥＭ１５およびフラグ検出カウンタ部１６等から構成
されている。
【００２２】ＭＯＤＥＭ１５は、各種プロトコルによる
信号あるいは画情報をＣＣＩＴＴ勧告Ｖ．２１、Ｖ．１
７等の規格にしたがって変調・復調するものである。さ
らにＭＯＤＥＭ１５は、データバッファを有し、データ
バッファフル割込み信号を送出するものである。また、
ＤＭＡＣ１２は、ＭＯＤＥＭ１５により送出されたデー
タバッファフル割込み信号に同期して、モデムＦＩＦＯ
メモリ部１１とデータバッファとの間でデータ転送する
ものであり、ＤＭＡ転送終了時に、終了信号を送出する
ことができる。さらに、ＩＮＴＣ１３は、ＤＭＡＣ１２
により送出された終了信号の有無を、プライオリティ・
スケジュールにしたがって通信制御部８に通知するもの
である。さらにまた、信号切り換え部１４は、ＭＯＤＥ
Ｍ１５により送出されたデータバッファフル割込み信号
を、ＤＭＡＣ１２あるいはＩＮＴＣ１３に切り換えるも
のである。フラグ検出カウンタ部１６は、ＭＯＤＥＭ１
５のシリアルＲＸラインに接続され、フラグ・パターン
を検出およびカウントすることができる。
信号あるいは画情報をＣＣＩＴＴ勧告Ｖ．２１、Ｖ．１
７等の規格にしたがって変調・復調するものである。さ
らにＭＯＤＥＭ１５は、データバッファを有し、データ
バッファフル割込み信号を送出するものである。また、
ＤＭＡＣ１２は、ＭＯＤＥＭ１５により送出されたデー
タバッファフル割込み信号に同期して、モデムＦＩＦＯ
メモリ部１１とデータバッファとの間でデータ転送する
ものであり、ＤＭＡ転送終了時に、終了信号を送出する
ことができる。さらに、ＩＮＴＣ１３は、ＤＭＡＣ１２
により送出された終了信号の有無を、プライオリティ・
スケジュールにしたがって通信制御部８に通知するもの
である。さらにまた、信号切り換え部１４は、ＭＯＤＥ
Ｍ１５により送出されたデータバッファフル割込み信号
を、ＤＭＡＣ１２あるいはＩＮＴＣ１３に切り換えるも
のである。フラグ検出カウンタ部１６は、ＭＯＤＥＭ１
５のシリアルＲＸラインに接続され、フラグ・パターン
を検出およびカウントすることができる。
【００２３】ここで上述のファクシミリ装置の備えるモ
デムインタフェイス３００が、請求項３および４記載の
発明に係るモデムインタフェイスを備えたファクシミリ
装置の一例である場合について示す。本実施例では、通
信制御部８が、通信制御手段を構成し、モデムインタフ
ェイスの各種機能を制御する。ＩＮＴＣ１３が、割込み
制御手段を構成し、割込み信号を優先順位に基づいて前
記通信制御手段に入力する。モデムＦＩＦＯメモリ１１
が、蓄積手段を構成し、画像データを蓄積する。ＭＯＤ
ＥＭ１５が、モデム手段を構成し、画像データを一時的
に保持するデータバッファを有し、画像データをアナロ
グ信号に変調・復調する。ＤＭＡＣ１２が、ＤＭＡ転送
手段を構成し、ＭＯＤＥＭ１５のデータバッファに保持
された画像データを、１バイト毎に読み出しモデムＦＩ
ＦＯメモリ１１にＤＭＡ転送する。信号切り替え部１４
が、割込信号切り替え手段を構成し、ＭＯＤＥＭ１５の
データバッファに保持された画像データがフルになった
際に出力されるデータバッファフル割込み信号の出力先
を、ＤＭＡＣ１２からＩＮＴＣ１３に切り替える。フラ
グ検出カウンタ部１６が、フラグ検出計数手段を構成
し、ＭＯＤＥＭ１５のシリアルＲＸラインに接続し、予
め設定された計数値に基づいてフラグ・パターンの連続
を検出および計数する。通信制御部８が、ＭＯＤＥＭ１
５を受信モードに設定した際に、フラグ検出カウント部
が予め設定された計数値のフラグ・パターンの連続を検
出した場合には、割込み信号を発生しＩＮＴＣ１３に出
力する。
デムインタフェイス３００が、請求項３および４記載の
発明に係るモデムインタフェイスを備えたファクシミリ
装置の一例である場合について示す。本実施例では、通
信制御部８が、通信制御手段を構成し、モデムインタフ
ェイスの各種機能を制御する。ＩＮＴＣ１３が、割込み
制御手段を構成し、割込み信号を優先順位に基づいて前
記通信制御手段に入力する。モデムＦＩＦＯメモリ１１
が、蓄積手段を構成し、画像データを蓄積する。ＭＯＤ
ＥＭ１５が、モデム手段を構成し、画像データを一時的
に保持するデータバッファを有し、画像データをアナロ
グ信号に変調・復調する。ＤＭＡＣ１２が、ＤＭＡ転送
手段を構成し、ＭＯＤＥＭ１５のデータバッファに保持
された画像データを、１バイト毎に読み出しモデムＦＩ
ＦＯメモリ１１にＤＭＡ転送する。信号切り替え部１４
が、割込信号切り替え手段を構成し、ＭＯＤＥＭ１５の
データバッファに保持された画像データがフルになった
際に出力されるデータバッファフル割込み信号の出力先
を、ＤＭＡＣ１２からＩＮＴＣ１３に切り替える。フラ
グ検出カウンタ部１６が、フラグ検出計数手段を構成
し、ＭＯＤＥＭ１５のシリアルＲＸラインに接続し、予
め設定された計数値に基づいてフラグ・パターンの連続
を検出および計数する。通信制御部８が、ＭＯＤＥＭ１
５を受信モードに設定した際に、フラグ検出カウント部
が予め設定された計数値のフラグ・パターンの連続を検
出した場合には、割込み信号を発生しＩＮＴＣ１３に出
力する。
【００２４】次に、図４および図５を参照しつつ作用を
説明する。なお、図５中のＳ21〜Ｓ26はフローチャート
の各ステップを表す。まず、Ｓ21で通信制御部８が、Ｉ
ＮＴＣ１３に対するＤＭＡ転送終了信号を送出できるよ
うにするとともに、ＤＭＡＣ１２にデータ転送回数をセ
ットする。Ｓ22でＤＭＡＣをスタートさせる。このとき
ＭＯＤＥＭ１５のデータバッファはエンプティなので、
データバッファフル割込み信号はインアクティブ（ＨＩ
ＧＨ）である。次いで、Ｓ23で通信制御部８が、ＭＯＤ
ＥＭ１５をＨＤＬＣのＲＸモードに設定してデータ受信
を開始し、ＭＯＤＥＭ１５のデータバッファにデータを
一時的に蓄える。次いで、Ｓ24で、データバッファがデ
ータを蓄えたことにより、ＩＲＱ２の信号線をアクティ
ブ（ＬＯＷ）にしデータバッファフル割込み信号を送出
する。そして、Ｓ25に移りデータバッファフル割込み信
号のネガティブ・エッジに応じて、ＭＯＤＥＭ１５のデ
ータバッファからモデムＦＩＦＯメモリ部１１にデータ
を転送し、Ｓ26に移りデータ転送回数だけデータ転送し
たかを調べる。もし、データ転送回数に達していなけれ
ば、Ｓ23に戻りフローを続行する。逆に、データ転送回
数に達していたら、ＤＭＡ転送の終了を示す終了信号を
送出し、処理を終了する。
説明する。なお、図５中のＳ21〜Ｓ26はフローチャート
の各ステップを表す。まず、Ｓ21で通信制御部８が、Ｉ
ＮＴＣ１３に対するＤＭＡ転送終了信号を送出できるよ
うにするとともに、ＤＭＡＣ１２にデータ転送回数をセ
ットする。Ｓ22でＤＭＡＣをスタートさせる。このとき
ＭＯＤＥＭ１５のデータバッファはエンプティなので、
データバッファフル割込み信号はインアクティブ（ＨＩ
ＧＨ）である。次いで、Ｓ23で通信制御部８が、ＭＯＤ
ＥＭ１５をＨＤＬＣのＲＸモードに設定してデータ受信
を開始し、ＭＯＤＥＭ１５のデータバッファにデータを
一時的に蓄える。次いで、Ｓ24で、データバッファがデ
ータを蓄えたことにより、ＩＲＱ２の信号線をアクティ
ブ（ＬＯＷ）にしデータバッファフル割込み信号を送出
する。そして、Ｓ25に移りデータバッファフル割込み信
号のネガティブ・エッジに応じて、ＭＯＤＥＭ１５のデ
ータバッファからモデムＦＩＦＯメモリ部１１にデータ
を転送し、Ｓ26に移りデータ転送回数だけデータ転送し
たかを調べる。もし、データ転送回数に達していなけれ
ば、Ｓ23に戻りフローを続行する。逆に、データ転送回
数に達していたら、ＤＭＡ転送の終了を示す終了信号を
送出し、処理を終了する。
【００２５】このとき、ＭＯＤＥＭ１５のデータバッフ
ァからモデムＦＩＦＯメモリ部１１にＤＭＡ転送された
データはＭＯＤＥＭ１５によってフラグ・パターンが削
除されているが、ＭＯＤＥＭ１５のシリアルＲＸライン
に接続されたフラグ検出カウンタ部１６が、予め設定さ
れた計数値のフラグ・パターンの連続を検出した場合に
は、割込み信号を発生しＩＮＴＣ１３に出力するのでフ
ラグ・パターンの数が不明になることはない。
ァからモデムＦＩＦＯメモリ部１１にＤＭＡ転送された
データはＭＯＤＥＭ１５によってフラグ・パターンが削
除されているが、ＭＯＤＥＭ１５のシリアルＲＸライン
に接続されたフラグ検出カウンタ部１６が、予め設定さ
れた計数値のフラグ・パターンの連続を検出した場合に
は、割込み信号を発生しＩＮＴＣ１３に出力するのでフ
ラグ・パターンの数が不明になることはない。
【００２６】上述のように本実施例では、ＭＯＤＥＭ１
５のシリアルＲＸラインにＨＤＬＣのフラグ・パターン
を検出およびカウントするフラグ検出カウンタ部１６を
設けることにより、ＤＭＡ転送のときにＨＤＬＣのフラ
グ・パターンを検出カウントすることができるので、フ
ラグ・パターンの数が不明になることによる不都合を防
止することができる。
５のシリアルＲＸラインにＨＤＬＣのフラグ・パターン
を検出およびカウントするフラグ検出カウンタ部１６を
設けることにより、ＤＭＡ転送のときにＨＤＬＣのフラ
グ・パターンを検出カウントすることができるので、フ
ラグ・パターンの数が不明になることによる不都合を防
止することができる。
【００２７】
【発明の効果】請求項１記載の発明によれば、ＤＭＡ転
送終了に応じて信号の出力先をＩＮＴＣ１３に切り換え
るので、通信制御部８がデータ転送のタイミングを取る
処理を省くことができ、通信制御部８に余分な負荷を掛
けず処理することができる。したがって、通信制御部８
は、ＤＭＡ転送終了後のデータバッファエンプティ割込
み信号を直接受け取ることができるので、通信制御のタ
イミングがずれることを防止することができるととも
に、モデムのＨＤＬＣ機能を使用するので、ハードウェ
アのＨＤＬＣ機能削除が可能となりコストダウンを図る
ことができる。
送終了に応じて信号の出力先をＩＮＴＣ１３に切り換え
るので、通信制御部８がデータ転送のタイミングを取る
処理を省くことができ、通信制御部８に余分な負荷を掛
けず処理することができる。したがって、通信制御部８
は、ＤＭＡ転送終了後のデータバッファエンプティ割込
み信号を直接受け取ることができるので、通信制御のタ
イミングがずれることを防止することができるととも
に、モデムのＨＤＬＣ機能を使用するので、ハードウェ
アのＨＤＬＣ機能削除が可能となりコストダウンを図る
ことができる。
【００２８】請求項２記載の発明によれば、通信制御部
８の負荷を軽減したモデムインタフェイスをファクシミ
リ装置に適用するので、通信速度を容易に向上すること
ができ、通信効率の向上が図れる。請求項３記載の発明
によれば、ＤＭＡ転送時、ＨＤＬＣのフラグ・パターン
を検出およびカウントすることができるので、フラグ・
パターンの数が不明になることによる不都合を防止する
ことができる。
８の負荷を軽減したモデムインタフェイスをファクシミ
リ装置に適用するので、通信速度を容易に向上すること
ができ、通信効率の向上が図れる。請求項３記載の発明
によれば、ＤＭＡ転送時、ＨＤＬＣのフラグ・パターン
を検出およびカウントすることができるので、フラグ・
パターンの数が不明になることによる不都合を防止する
ことができる。
【００２９】請求項４記載の発明によれば、ＨＤＬＣの
フラグ・パターンを検出し、その連続数をカウントする
ことができるモデムインターフェースをファクシミリ装
置に適用するので、フラグの検出数をプロトコルに基づ
く判断に使用でき、通信の効率を向上させることができ
る。
フラグ・パターンを検出し、その連続数をカウントする
ことができるモデムインターフェースをファクシミリ装
置に適用するので、フラグの検出数をプロトコルに基づ
く判断に使用でき、通信の効率を向上させることができ
る。
【図１】本発明に係るファクシミリ装置の一実施例を示
すブロック図。
すブロック図。
【図２】請求項１および２記載の発明に係るモデムイン
タフェイスのデータ送信の一例を示すブロック図。
タフェイスのデータ送信の一例を示すブロック図。
【図３】そのデータ送信のフローチャートを示す図。
【図４】請求項３および４記載の発明に係るモデムイン
タフェイスのデータ受信の一例を示すブロック図。
タフェイスのデータ受信の一例を示すブロック図。
【図５】そのデータ受信のフローチャートを示す図。
１ システム制御部
２ システムメモリ部
３ 画像メモリ部
４ 符号化・復号化部
５ 記録部
６ 読み取り部
７ 操作部
８ 通信制御部
９ モデム部
１０ ＮＣＵ部
１１ モデムＦＩＦＯメモリ部
１２ ＤＭＡＣ
１３ ＩＮＴＣ
１４ 信号切り換え部
１５ ＭＯＤＥＭ
１６ フラグ検出カウンタ部
１００ ファクシミリ装置
１１０ 通信部
２００ モデムインタフェイス
３００ モデムインタフェイス
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H04L 29/10
G06F 13/28 310
H04N 1/21
H04N 1/32
Claims (4)
- 【請求項１】通信回線を介して相手ファクシミリ装置と
通信プロトコルおよび画像データの通信を制御するモデ
ムインタフェイスにおいて、 前記モデムインタフェイスの各種機能を制御する通信制
御手段と、 割込み信号を優先順位に基づいて前記通信制御手段に入
力する割込み制御手段と、 画像データを蓄積する蓄積手段と、 画像データを一時的に保持するデータバッファを有し、
前記画像データをアナログ信号に変調・復調するモデム
手段と、 前記蓄積手段に蓄積された画像データを、１バイト毎に
読み出し前記モデム手段のデータバッファに直接メモリ
アクセス（Direct Memory Access）（以下、単にＤＭＡ
という）転送するＤＭＡ転送手段と、 前記モデム手段のデータバッファに保持された画像デー
タがエンプティになった際に出力されるデータバッファ
エンプティ割込み信号の出力先を切り替える割込信号切
り替え手段と、を有し、 前記通信制御手段が、前記モデム手段を送信モードに設
定した際に、前記ＤＭＡ転送手段が、前記蓄積手段に蓄
積された画像データを前記データバッファに転送中は、
前記データバッファエンプティ割り込み信号の出力先を
前記ＤＭＡ転送手段に接続し、前記ＤＭＡ転送手段がＤ
ＭＡ転送を終了した場合には、前記モデム手段から出力
される前記データバッファエンプティ割込み信号の出力
先を、前記割込信号切り替え手段により前記ＤＭＡ転送
手段から該通信制御手段に備えられた前記割込み制御手
段に切り換えることを特徴とするモデムインタフェイ
ス。 - 【請求項２】通信回線を介して相手ファクシミリ装置と
通信プロトコルおよび画像データの通信を制御するモデ
ムインタフェイスを備え、通信を行うファクシミリ装置
において、 前記モデムインタフェイスが、 前記モデムインタフェイスの各種機能を制御する通信制
御手段と、 割込み信号を優先順位に基づいて前記通信制御手段に入
力する割込み制御手段と、 画像データを蓄積する蓄積手段と、 画像データを一時的に保持するデータバッファを有し、
前記画像データをアナログ信号に変調・復調するモデム
手段と、 前記蓄積手段に蓄積された画像データを、１バイト毎に
読み出し前記モデム手段のデータバッファにＤＭＡ転送
するＤＭＡ転送手段と、 前記モデム手段のデータバッファに保持された画像デー
タがエンプティになった際に出力されるデータバッファ
エンプティ割込み信号の出力先を切り替える割込信号切
り替え手段と、を有し、 前記通信制御手段が、前記モデム手段を送信モードに設
定した際に、前記ＤＭＡ転送手段が、前記蓄積手段に蓄
積された画像データを前記データバッファに転送中は、
前記データバッファエンプティ割り込み信号の出力先を
前記ＤＭＡ転送手段に接続し、前記ＤＭＡ転送手段がＤ
ＭＡ転送を終了した場合には、前記モデム手段から出力
される前記データバッファエンプティ割込み信号の出力
先を、前記割込信号切り替え手段により前記ＤＭＡ転送
手段から該通信制御手段に備えられた前記割込み制御手
段に切り換えることを特徴とするファクシミリ装置。 - 【請求項３】通信回線を介して相手ファクシミリ装置と
通信プロトコルおよび画像データの通信を制御するモデ
ムインタフェイスにおいて、 前記モデムインタフェイスの各種機能を制御する通信制
御手段と、 割込み信号を優先順位に基づいて前記通信制御手段に入
力する割込み制御手段と、 画像データを蓄積する蓄積手段と、 画像データを一時的に保持するデータバッファを有し、
前記画像データをアナログ信号に変調・復調するモデム
手段と、 前記モデム手段のデータバッファに保持された画像デー
タを、１バイト毎に読み出し前記蓄積手段にＤＭＡ転送
するＤＭＡ転送手段と、 前記モデム手段のデータバッファに保持された画像デー
タがフルになった際に出力されるデータバッファフル割
込み信号の出力先を、前記ＤＭＡ転送手段から前記割込
み制御手段に切り替える割込信号切り替え手段と、 前記モデム手段のシリアルＲＸラインに接続し、予め設
定された計数値に基づいてフラグ・パターンの連続を検
出および計数するフラグ検出計数手段と、を有し、 前記通信制御手段が、前記モデム手段を受信モードに設
定した際に、前記フラグ検出計数手段が予め設定された
計数値のフラグ・パターンの連続を検出した場合には、
割込み信号を発生し前記通信制御手段に出力することを
特徴とするモデムインタフェイス。 - 【請求項４】通信回線を介して相手ファクシミリ装置と
通信プロトコルおよび画像データの通信を制御するモデ
ムインタフェイスを備え、通信を行うファクシミリ装置
において、 前記モデムインタフェイスが、 前記モデムインタフェイスの各種機能を制御する通信制
御手段と、 割込み信号を優先順位に基づいて前記通信制御手段に入
力する割込み制御手段と、 画像データを蓄積する蓄積手段と、 画像データを一時的に保持するデータバッファを有し、
前記画像データをアナログ信号に変調・復調するモデム
手段と、 前記モデム手段のデータバッファに保持された画像デー
タを、１バイト毎に読み出し前記蓄積手段にＤＭＡ転送
するＤＭＡ転送手段と、 前記モデム手段のデータバッファに保持された画像デー
タがフルになった際に出力されるデータバッファフル割
込み信号の出力先を、前記ＤＭＡ転送手段から前記割込
み制御手段に切り替える割込信号切り替え手段と、 前記モデム手段のシリアルＲＸラインに接続し、予め設
定された計数値に基づいてフラグ・パターンの連続を検
出および計数するフラグ検出計数手段と、を有し、 前記通信制御手段が、前記モデム手段を受信モードに設
定した際に、前記フラグ検出計数手段が予め設定された
計数値のフラグ・パターンの連続を検出した場合には、
割込み信号を発生し前記通信制御手段に出力することを
特徴とするファクシミリ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19503893A JP3423362B2 (ja) | 1993-06-08 | 1993-08-06 | モデムインタフェイスおよびファクシミリ装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13632893 | 1993-06-08 | ||
| JP5-136328 | 1993-06-08 | ||
| JP19503893A JP3423362B2 (ja) | 1993-06-08 | 1993-08-06 | モデムインタフェイスおよびファクシミリ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0787162A JPH0787162A (ja) | 1995-03-31 |
| JP3423362B2 true JP3423362B2 (ja) | 2003-07-07 |
Family
ID=26469950
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19503893A Expired - Fee Related JP3423362B2 (ja) | 1993-06-08 | 1993-08-06 | モデムインタフェイスおよびファクシミリ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3423362B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010110915A (ko) * | 2000-06-09 | 2001-12-15 | 김달수 | 데이터 변복조 회로 |
-
1993
- 1993-08-06 JP JP19503893A patent/JP3423362B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0787162A (ja) | 1995-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5581373A (en) | Image communication apparatus having a communication error check function | |
| US5295156A (en) | Modem | |
| JP3423362B2 (ja) | モデムインタフェイスおよびファクシミリ装置 | |
| JP2782096B2 (ja) | データ通信装置 | |
| JPH07107255A (ja) | 画像情報転送制御方式 | |
| JP3449774B2 (ja) | 音声録音再生装置およびこれを備えたファクシミリ装置 | |
| JP2858568B2 (ja) | 通信方法および通信システム | |
| JP3001322B2 (ja) | ファクシミリ装置 | |
| JP3403033B2 (ja) | 通信装置およびその方法 | |
| JPS5940768A (ja) | 自動宛先発信機能をもつフアクシミリ装置 | |
| US6950208B2 (en) | Data communication apparatus and control method therefor | |
| JPS62216584A (ja) | フアクシミリ装置 | |
| JP3738670B2 (ja) | ファクシミリ装置 | |
| JP2929960B2 (ja) | 送達確認機能付き通信装置 | |
| JP2509907B2 (ja) | 端末制御装置 | |
| KR950009596B1 (ko) | 공중 통신망에 연결되는 컴퓨터 및 팩시밀리의 접속장치와 그 접속 제어방법 | |
| JP4047083B2 (ja) | 端末アダプタ装置及びプログラム | |
| JP2821322B2 (ja) | ファクシミリ装置 | |
| JP2575929B2 (ja) | ファクシミリ装置 | |
| JP3497371B2 (ja) | 通信制御装置およびファクシミリ制御装置 | |
| JP2001136329A (ja) | Ｆａｘサーバ装置 | |
| JP3212305B2 (ja) | ファクシミリ装置の制御方法 | |
| JP3870520B2 (ja) | 外部装置接続機能付通信端末装置 | |
| JPH0431238B2 (ja) | ||
| JPH0879399A (ja) | データ通信アダプタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |