JP3399122B2 - 回路装置 - Google Patents

回路装置

Info

Publication number
JP3399122B2
JP3399122B2 JP28175894A JP28175894A JP3399122B2 JP 3399122 B2 JP3399122 B2 JP 3399122B2 JP 28175894 A JP28175894 A JP 28175894A JP 28175894 A JP28175894 A JP 28175894A JP 3399122 B2 JP3399122 B2 JP 3399122B2
Authority
JP
Japan
Prior art keywords
substrate
recess
metal plate
back surface
circuit device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP28175894A
Other languages
English (en)
Other versions
JPH08148646A (ja
Inventor
泰充 田中
有弘 神谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP28175894A priority Critical patent/JP3399122B2/ja
Publication of JPH08148646A publication Critical patent/JPH08148646A/ja
Application granted granted Critical
Publication of JP3399122B2 publication Critical patent/JP3399122B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4847Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/05Insulated conductive substrates, e.g. insulated metal substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、例えば車両に搭載さ
れる電気回路装置に係わり、特に、基板の両面に回路部
品を実装する回路装置に関する。
【0002】
【従来の技術】車載用制御回路装置には例えばセラミッ
ク回路基板が用いられている。近時、このセラミック回
路基板は、両面印刷及び多層配線化が進められ、実装密
度の向上が図られている。
【0003】図5は、従来の回路装置を示すものであ
る。セラミック回路基板1の表面には各種部品2を実装
するための図示せぬパターンが形成され、裏面には図示
せぬ厚膜印刷抵抗や導体パターン3等が形成されてい
る。このため、基板1の裏面には厚膜印刷抵抗や導体パ
ターン3等が露出している。この基板1の裏面には放熱
を目的とした金属プレート4が例えば絶縁性の接着剤5
によって取着される。
【0004】
【発明が解決しようとする課題】ところで、上記従来の
回路装置は、基板1の裏面に金属プレート4を接着する
際、裏面に露出した導体パターン3等と金属プレート4
が接触し、導体パターン3等が短絡するという虞を有し
ていた。そこで、従来は基板1又は金属プレート4に絶
縁処理を施し、導体パターン3の短絡を防止している。
しかし、この場合、製造工数及び製造コストが増大する
ものであった。
【0005】この発明は、上記課題を解決するものであ
り、その目的とするところは、製造工数及び製造コスト
の増大を抑えて、基板の裏面に露出した導体の短絡を確
実に防止することが可能な回路装置を提供しようとする
ものである。
【0006】
【課題を解決するための手段】この発明の回路装置は、
上記課題を解決するため、表面及び裏面に導体パターン
が形成される基板と、この基板の裏面に接着され、前記
基板の裏面に形成された導体パターンを収容する第1の
凹部を有する放熱体と、前記第1の凹部に充填される絶
縁材とを具備している。
【0007】前記放熱体は、前記第1の凹部と連通する
少なくとも1つの第2の凹部を有し、該第2の凹部は前
記放熱体に前記基板を接着した状態において、前記基板
の脇に露出される。
【0008】前記絶縁材は前記基板表面を覆うととも
に、前記第2の凹部を介して第1の凹部内に充填され
る。前記絶縁材は絶縁性接着剤によって構成してもよ
い。
【0009】
【作用】すなわち、この発明において、放熱体に形成さ
れた第1の凹部は、放熱体に基板が接着された場合、基
板の裏面に形成された導体パターンを収容する。したが
って、導体パターンと放熱体の接触を防止でき、これら
を確実に絶縁できる。
【0010】また、放熱体に第1の凹部と連通する第2
の凹部を設けることにより、放熱体に基板を接着する
際、第1の凹部内で膨脹した空気を第2の凹部を介して
排出できる。さらに、外囲器の内部にゲルを充填する
際、このゲルは前記第2の凹部を介して第1の凹部内に
充填でき、しかも、第1の凹部内の空気を第2の凹部を
介して排出できる。さらに、第1の凹部内に絶縁性接着
材を設けることにより、基板全面を放熱体に接着でき、
放熱効果を向上できる。
【0011】
【実施例】以下、この発明の実施例について図面を参照
して説明する。図1乃至図3は、この発明の第1の実施
例を示すものである。図1乃至図3において、セラミッ
ク回路基板11の表面には図示せぬ導体パターンが形成
され、パワー素子12aを含む各種部品12はこの導体
パターンを介して基板11の表面に実装されている。基
板11の裏面には、図3に示すように、導体パターン1
3aや厚膜印刷抵抗13b、厚膜印刷パワー抵抗13c
等が形成され、これら抵抗13b、13c等は導体パタ
ーン13aを介して適宜接続される。前記厚膜印刷パワ
ー抵抗13cは厚膜印刷抵抗13bや導体パターン13
aより外周に配置されている。基板11の裏面におい
て、前記パワー素子12aと対応する部分には導体パタ
ーン等は形成されていない。このように、基板11の裏
面には導体パターン13aや抵抗13b、13cが露出
している。この基板11の裏面には放熱手段、及び外囲
器の一部を構成する金属プレート14が例えば絶縁性の
接着剤15によって取着される。
【0012】前記金属プレート14の表面には、図2に
示すように、第1の凹部14aが形成されている。この
第1の凹部14aは、前記基板11の裏面に露出した導
体パターン13aや抵抗13b、13cの形成範囲に対
応して設けられている。このため、基板11を金属プレ
ート14に接着した場合、基板11の裏面に露出した導
体パターン13aや抵抗13b、13cは第1の凹部1
4a内に位置し、導体パターン13a等と金属プレート
14とが接触することはない。したがって、導体パター
ン13a等と金属プレート14との絶縁性を確保でき
る。
【0013】また、前記パワー素子12aに対応する基
板11の裏面は接着剤15によって金属プレート14に
接着され、放熱効果が高められている。さらに、厚膜印
刷パワー抵抗13cは前述したように他のパターンより
外周に位置しているため、金属プレート14までの距離
が短く設定されている。したがって、基板11の熱抵抗
が小さく、良好な放熱効果を得ることができる。
【0014】一方、前記金属プレート14の表面には前
記第1の凹部14aと連通する3つの第2の凹部14
b、14c、14dが形成されている。これら第2の凹
部14b、14c、14dは基板11が金属プレート1
4に取着された状態において、基板11によって覆われ
ず、図1に示すように、基板11の3つの辺の脇に露出
されている。
【0015】これら第2の凹部14b、14c、14d
の第1の作用は、基板11を金属プレート14に接着す
る際、基板11によって第1の凹部14aが密閉される
ことを防ぐものである。仮に、第1の凹部14aを密閉
した場合、前記接着剤15を加熱硬化する際、第1の凹
部14a内の膨脹した空気によって基板11が金属プレ
ート14から浮き、十分な接着力を得ることができなく
なる虞がある。しかし、このように第1の凹部14aを
解放することにより、第1の凹部14a内の膨脹した空
気を第2の凹部14b、14c、14dを介して第1の
凹部14a外に逃がすことができるため、基板11の浮
きを防止でき十分な接着力を得ることができる。
【0016】前記第2の凹部14b、14c、14dの
第2の作用は、ゲル注入時に第1の凹部14a内の残留
空気を除去する。すなわち、図3に示すように、前記金
属プレート14には、ケース16と蓋17によって構成
された外囲器18が設けられる。この外囲器18の内部
には、電子部品を保護するために、ゲル19が充填され
る。このゲル19は第2の凹部14b、14c、14d
を通って第1の凹部14a内にも充填される。この際、
第1の凹部14a内の空気は、第2の凹部14b、14
c、14dを通って第1の凹部14a外にスムーズに排
出される。したがって、第1の凹部14a内の空気の残
留を防止することができる。
【0017】上記実施例によれば、金属プレート14に
第1の凹部14aを設けて基板11の裏面の導体パター
ン等を第1の凹部14a内に収容可能としている。した
がって、確実に基板11の裏面に設けられた導体パター
ン13a等と金属プレート14との接触を防止して、確
実にこれらを絶縁することができる。
【0018】また、従来のように、基板11や金属プレ
ート14に絶縁処理を施す必要がないため、製造工数及
び製造コストの増大を抑えることができる。しかも、こ
の実施例の場合、金属プレート14に第1の凹部14a
を設けて基板11の裏面の導体パターン等を第1の凹部
14a内に収容可能とし、且つ、第2の凹部14b、1
4c、14dを設けて板11の裏面側にもゲル19を充
填可能としているため、基板11の裏面に集積回路等の
電子部品を実装することが可能である。
【0019】図4は、この発明の第2の実施例を示すも
のであり、第1の実施例と同一部分には同一符号を付
す。上記第1の実施例は、金属プレート14の表面で、
第1の凹部14aの周囲に塗布した接着剤により、基板
11を金属プレート14に接着した。
【0020】これに対して、第2の実施例は、金属プレ
ート14に基板11の裏面に設けられた導体パターンを
収容する凹部14eを設け、金属プレート14の表面だ
けではなく、凹部14eの内部にも絶縁性接着剤15を
塗布し、基板11の全面を金属プレート14に接着して
いる。この場合、凹部14eの深さは、裏面の導体パタ
ーン13aと金属プレート14との絶縁性を確保できる
程度でよい。
【0021】この実施例によれば、基板11と金属プレ
ート14の接着面積を増大できるため、接着力を向上で
きるとともに、熱抵抗を減少して放熱効果を高めること
ができる。なお、この発明は、上記実施例に限定される
ものではなく、この発明の要旨を変えない範囲におい
て、種々変形実施可能なことは勿論である。
【0022】
【発明の効果】以上、詳述したようにこの発明によれ
ば、製造工数及び製造コストの増大を抑えて、基板の裏
面に露出した導体の短絡を確実に防止することが可能な
回路装置を提供できる。
【図面の簡単な説明】
【図1】この発明の第1の実施例を示す斜視図。
【図2】図1の要部を取り出して示す斜視図。
【図3】図1の3−3線に沿った断面図。
【図4】この発明の第2の実施例を示す断面図。
【図5】従来の車載用制御回路装置の一例を示す断面
図。
【符号の説明】
11…セラミック回路基板、12…部品、13a…導体
パターン、14…金属プレート、14a…第1の凹部、
14b〜14e…第2の凹部、15…接着剤、18…外
囲器、19…ゲル。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 25/00 - 25/18

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項1】 表面及び裏面に導電パターンが形成され
    る基板と、 この基板の裏面に接着され、前記基板の裏面に形成され
    た導電パターンを収容する第1の凹部を有する放熱体
    と、 前記第1の凹部に充填される絶縁材とを具備することを
    特徴とする回路装置。
  2. 【請求項2】 前記放熱体は、前記第1の凹部と連通す
    る少なくとも1つの第2の凹部を有し、該第2の凹部は
    前記放熱体に前記基板を接着した状態において、前記基
    板の脇に露出されることを特徴とする請求項1に記載の
    回路装置。
  3. 【請求項3】 前記絶縁材は前記基板表面を覆うととも
    に、前記第2の凹部を介して第1の凹部内に充填される
    ことを特徴とする請求項2に記載の回路装置。
  4. 【請求項4】 前記絶縁材は前記基板と前記放熱体とを
    接着する絶縁性接着剤からなることを特徴とする請求項
    1に記載の回路装置。
JP28175894A 1994-11-16 1994-11-16 回路装置 Expired - Fee Related JP3399122B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28175894A JP3399122B2 (ja) 1994-11-16 1994-11-16 回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28175894A JP3399122B2 (ja) 1994-11-16 1994-11-16 回路装置

Publications (2)

Publication Number Publication Date
JPH08148646A JPH08148646A (ja) 1996-06-07
JP3399122B2 true JP3399122B2 (ja) 2003-04-21

Family

ID=17643571

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28175894A Expired - Fee Related JP3399122B2 (ja) 1994-11-16 1994-11-16 回路装置

Country Status (1)

Country Link
JP (1) JP3399122B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006196853A (ja) * 2004-12-13 2006-07-27 Daikin Ind Ltd ヒートポンプ装置
DE102011006632A1 (de) * 2011-04-01 2012-10-04 Robert Bosch Gmbh Elektronikmodul

Also Published As

Publication number Publication date
JPH08148646A (ja) 1996-06-07

Similar Documents

Publication Publication Date Title
JP3061954B2 (ja) 半導体装置
JP2020004840A (ja) 電子ユニットおよびその製造方法
JP4415503B2 (ja) 半導体装置
JP4122862B2 (ja) 電子装置の放熱構造
JP3399122B2 (ja) 回路装置
JP2861322B2 (ja) フィルムキャリァ実装構造体
JP2881136B2 (ja) 電磁波吸収体
JP2794262B2 (ja) 電子回路パッケージ
JP2528740B2 (ja) ハイブリッド板内蔵コネクタ
JP2677213B2 (ja) 半導体集積回路装置
JPH03238852A (ja) モールド型半導体集積回路
JPH041738Y2 (ja)
JP2744108B2 (ja) 混成集積回路素子
JP2538636B2 (ja) 半導体装置
JPS61147554A (ja) ハイブリツドicモジユ−ル
JP3062102B2 (ja) 放熱板付きプリント基板
KR100740118B1 (ko) 플라즈마 디스플레이 장치와 이 장치에 적용되는 tcp
JP3462591B2 (ja) 混成集積回路装置
JPS63292660A (ja) 多層プリント配線基板
JPH03179796A (ja) ハイブリッド集積回路
JPH0715195Y2 (ja) コントロールユニット
JP3955704B2 (ja) 電気接続箱
JPS62252954A (ja) 半導体装置
KR100216063B1 (ko) 메탈 볼 그리드 어레이 패키지
JP2004228162A (ja) 電子制御装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090221

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100221

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110221

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120221

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees