JP3392562B2 - 半導体装置の実装方法 - Google Patents
半導体装置の実装方法Info
- Publication number
- JP3392562B2 JP3392562B2 JP02564895A JP2564895A JP3392562B2 JP 3392562 B2 JP3392562 B2 JP 3392562B2 JP 02564895 A JP02564895 A JP 02564895A JP 2564895 A JP2564895 A JP 2564895A JP 3392562 B2 JP3392562 B2 JP 3392562B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- conductive adhesive
- electrode
- protruding
- protruding electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/118—Post-treatment of the bump connector
- H01L2224/1182—Applying permanent coating, e.g. in-situ coating
- H01L2224/11822—Applying permanent coating, e.g. in-situ coating by dipping, e.g. in a solder bath
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/741—Apparatus for manufacturing means for bonding, e.g. connectors
- H01L2224/742—Apparatus for manufacturing bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
- H01L2224/7515—Means for applying permanent coating, e.g. in-situ coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
- H01L2224/7525—Means for applying energy, e.g. heating means
- H01L2224/75252—Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
- H01L2224/757—Means for aligning
- H01L2224/75743—Suction holding means
- H01L2224/75745—Suction holding means in the upper part of the bonding apparatus, e.g. in the bonding head
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置をフエース
ダウン実装する半導体装置の実装方法に関するものであ
る。
ダウン実装する半導体装置の実装方法に関するものであ
る。
【０００２】
【従来の技術】従来は、半導体装置のフエースダウン実
装方法としては、半導体装置の電極上にワイヤボンディ
ング法を使用して突起電極を形成する突起電極形成工程
と、前記突起電極の高さを揃えるレベリング工程と、前
記突起電極への導電性接着剤の転写工程と、半導体装置
のフエースダウン実装工程と、前記導電性接着剤の熱硬
化工程とを行う半導体装置の実装方法が主流である。
装方法としては、半導体装置の電極上にワイヤボンディ
ング法を使用して突起電極を形成する突起電極形成工程
と、前記突起電極の高さを揃えるレベリング工程と、前
記突起電極への導電性接着剤の転写工程と、半導体装置
のフエースダウン実装工程と、前記導電性接着剤の熱硬
化工程とを行う半導体装置の実装方法が主流である。
【０００３】従来例の半導体装置の実装方法を図１〜図
４、図１１〜図１３に基づいて説明する。
４、図１１〜図１３に基づいて説明する。
【０００４】従来例では、先ず、図１〜図４の突起電極
形成工程において、図１に示すように、電極２を有する
半導体装置１を、ヒータを内蔵して所定温度に加温され
ている突起電極形成ステージ１ａ上に載置する。キャピ
ラリー３に金属ワイヤー５を通し、キャピラリー３を通
した金属ワイヤー５の先端をトーチ６によって溶融させ
て金属ボール４を形成する。
形成工程において、図１に示すように、電極２を有する
半導体装置１を、ヒータを内蔵して所定温度に加温され
ている突起電極形成ステージ１ａ上に載置する。キャピ
ラリー３に金属ワイヤー５を通し、キャピラリー３を通
した金属ワイヤー５の先端をトーチ６によって溶融させ
て金属ボール４を形成する。
【０００５】次に、図２に示すように、キャピラリー３
により金属ボール４を半導体装置１の電極２上に押圧
し、図示しない超音波ユニットからの超音波による超音
波振動をキャピラリー３を介して電極２に押圧されてい
る金属ボール４に加え、前記突起電極形成ステージ１ａ
による加温とキャピラリー３による押圧と超音波ユニッ
トによる超音波振動とによって前記金属ボール４を半導
体装置１の電極２に接合して台座電極７を形成する。
により金属ボール４を半導体装置１の電極２上に押圧
し、図示しない超音波ユニットからの超音波による超音
波振動をキャピラリー３を介して電極２に押圧されてい
る金属ボール４に加え、前記突起電極形成ステージ１ａ
による加温とキャピラリー３による押圧と超音波ユニッ
トによる超音波振動とによって前記金属ボール４を半導
体装置１の電極２に接合して台座電極７を形成する。
【０００６】次に、図３に示すように、キャピラリー３
を少し引き上げ、僅かに横にずらせてルーピングしなが
らキャピラリー３の先端で金属ワイヤー５を前記台座電
極７に押し当て金属ワイヤー５を切断して、図４に示す
ように、前記台座電極７を突起電極８に形成する。この
ように金属ワイヤー５をルーピングして形成した突起電
極８には、金属ワイヤー５によるループ形状のバラツキ
と金属ワイヤー５を引きちぎる際のちぎれ方のバラツキ
とによる高さの不均一性が避けられない。
を少し引き上げ、僅かに横にずらせてルーピングしなが
らキャピラリー３の先端で金属ワイヤー５を前記台座電
極７に押し当て金属ワイヤー５を切断して、図４に示す
ように、前記台座電極７を突起電極８に形成する。この
ように金属ワイヤー５をルーピングして形成した突起電
極８には、金属ワイヤー５によるループ形状のバラツキ
と金属ワイヤー５を引きちぎる際のちぎれ方のバラツキ
とによる高さの不均一性が避けられない。
【０００７】次いで、図１１に示すように、突起電極レ
ベリング工程において、前記突起電極８を形成した半導
体装置１を表裏反転し吸着穴３１を有する吸着手段３０
で吸着保持し、平坦なレベリングステージ２０の平坦面
の上に押圧して、前記突起電極８の先端を変形させ前記
突起電極８の高さを均一化する。
ベリング工程において、前記突起電極８を形成した半導
体装置１を表裏反転し吸着穴３１を有する吸着手段３０
で吸着保持し、平坦なレベリングステージ２０の平坦面
の上に押圧して、前記突起電極８の先端を変形させ前記
突起電極８の高さを均一化する。
【０００８】次いで、図１２に示すように、導電性接着
剤転写工程において、前記突起電極８の高さを均一化し
た半導体装置１を吸着手段３０で吸着保持し、転写ステ
ージ２１の平坦面上に塗布した導電性接着剤膜２２に接
触させて前記突起電極８上に導電性接着剤２３を転写す
る。導電性接着剤には導電性樹脂またはクリーム半田等
を使用する。
剤転写工程において、前記突起電極８の高さを均一化し
た半導体装置１を吸着手段３０で吸着保持し、転写ステ
ージ２１の平坦面上に塗布した導電性接着剤膜２２に接
触させて前記突起電極８上に導電性接着剤２３を転写す
る。導電性接着剤には導電性樹脂またはクリーム半田等
を使用する。
【０００９】次いで、図１３に示すように、実装工程に
おいて、導電性接着剤２３が付着している突起電極８を
有する半導体装置１を吸着手段３０で吸着保持し、前記
導電性接着剤２３が付着している前記突起電極８を実装
すべき回路基板２４の電極２５上に位置決めし、吸着手
段３０の吸着を解除する。上記のようにして半導体装置
１を位置決めした回路基板２４を次工程のバッチ炉に搬
送して前記導電性接着剤２３を硬化して半導体装置１の
回路基板２４への実装を終了する。
おいて、導電性接着剤２３が付着している突起電極８を
有する半導体装置１を吸着手段３０で吸着保持し、前記
導電性接着剤２３が付着している前記突起電極８を実装
すべき回路基板２４の電極２５上に位置決めし、吸着手
段３０の吸着を解除する。上記のようにして半導体装置
１を位置決めした回路基板２４を次工程のバッチ炉に搬
送して前記導電性接着剤２３を硬化して半導体装置１の
回路基板２４への実装を終了する。
【００１０】
【発明が解決しようとする課題】しかし、上記の従来例
の構成では、突起電極の不揃いな高さを均一化するため
に、別個に突起電極レベリング工程を付加しているの
で、半導体装置実装工程のタクトタイムが長くなり生産
性の向上を制限するという問題点がある。
の構成では、突起電極の不揃いな高さを均一化するため
に、別個に突起電極レベリング工程を付加しているの
で、半導体装置実装工程のタクトタイムが長くなり生産
性の向上を制限するという問題点がある。
【００１１】又、突起電極レベリング工程において、突
起電極にゴミが付くことがあり、付くゴミによって、次
の導電性接着剤転写工程において、突起電極に導電性接
着剤が転写されなくなったり、転写量が過多になり隣接
する突起電極間が短絡するという問題点がある。
起電極にゴミが付くことがあり、付くゴミによって、次
の導電性接着剤転写工程において、突起電極に導電性接
着剤が転写されなくなったり、転写量が過多になり隣接
する突起電極間が短絡するという問題点がある。
【００１２】又、半導体装置を回路基板に実装した後、
この回路基板をバッチ炉まで搬送し硬化を始めるまでの
間は、半導体装置と回路基板との接合強度が１接合電極
当たり１ｇ程度の小さいものであるので、搬送途中で、
半導体装置が回路基板から外れてしまうという問題点が
ある。
この回路基板をバッチ炉まで搬送し硬化を始めるまでの
間は、半導体装置と回路基板との接合強度が１接合電極
当たり１ｇ程度の小さいものであるので、搬送途中で、
半導体装置が回路基板から外れてしまうという問題点が
ある。
【００１３】更に、接合すべき回路基板にうねり、反り
があると、回路基板の接合すべき電極の高さが不均一に
なるので、半導体装置の電極をレベリングして高さを均
一化しても、半導体装置の電極と回路基板の電極間の距
離が不均一になり、距離が不均一な電極間に導電性接着
剤が介在することになるので、接続抵抗値にバラツキが
発生するという問題点がある。
があると、回路基板の接合すべき電極の高さが不均一に
なるので、半導体装置の電極をレベリングして高さを均
一化しても、半導体装置の電極と回路基板の電極間の距
離が不均一になり、距離が不均一な電極間に導電性接着
剤が介在することになるので、接続抵抗値にバラツキが
発生するという問題点がある。
【００１４】本発明は、上記の問題点を解決し、半導体
装置を、少ない工程数で、接続抵抗値のバラツキ無く回
路基板へ実装できる半導体装置の実装方法の提供を課題
とする。
装置を、少ない工程数で、接続抵抗値のバラツキ無く回
路基板へ実装できる半導体装置の実装方法の提供を課題
とする。
【００１５】
【課題を解決するための手段】本願第１発明の半導体装
置の実装方法は、上記の課題を解決するために、半導体
装置の電極上にワイヤボンディング法によって突起電極
を形成し、次いで前記半導体装置を表裏反転して保持手
段で保持し、前記突起電極を導電性接着剤膜を塗布した
レベリング転写ステージの平坦面上に所定の力で押し当
て先端部を変形させて先端平坦面を有する形状にしてレ
ベリングを行い、次いで前記保持手段により前記半導体
装置の突起電極を前記導電性接着剤膜中から引き上げる
際に、まず前記先端平坦面が導電性接着剤膜中の所定高
さ位置に達するまで前記半導体装置を引き上げ、次いで
その所定高さ位置で所定時間停止状態とし、その後前記
先端平坦面が前記導電性接着剤膜中から離脱するように
引き上げて、前記突起電極に導電性接着剤を転写し、そ
の後前記保持手段により前記突起電極を実装すべき回路
基板の電極上に位置決めして、前記半導体装置を前記回
路基板に実装することを特徴とする。
置の実装方法は、上記の課題を解決するために、半導体
装置の電極上にワイヤボンディング法によって突起電極
を形成し、次いで前記半導体装置を表裏反転して保持手
段で保持し、前記突起電極を導電性接着剤膜を塗布した
レベリング転写ステージの平坦面上に所定の力で押し当
て先端部を変形させて先端平坦面を有する形状にしてレ
ベリングを行い、次いで前記保持手段により前記半導体
装置の突起電極を前記導電性接着剤膜中から引き上げる
際に、まず前記先端平坦面が導電性接着剤膜中の所定高
さ位置に達するまで前記半導体装置を引き上げ、次いで
その所定高さ位置で所定時間停止状態とし、その後前記
先端平坦面が前記導電性接着剤膜中から離脱するように
引き上げて、前記突起電極に導電性接着剤を転写し、そ
の後前記保持手段により前記突起電極を実装すべき回路
基板の電極上に位置決めして、前記半導体装置を前記回
路基板に実装することを特徴とする。
【００１６】本願第２発明の半導体装置の実装方法は、
上記の課題を解決するために、半導体装置の電極上にワ
イヤボンディング法によって突起電極を形成し、次いで
前記半導体装置を表裏反転してヒータ付き保持手段で保
持し、前記半導体装置に形成された突起電極を転写ステ
ージ上に塗布した導電性接着剤膜に接触させて前記突起
電極に導電性接着剤を転写し、その後前記ヒータ付き保
持手段により前記突起電極を実装すべき回路基板の電極
上に位置決めし、前記突起電極の先端部を所定の力で回
路基板の電極上に押し当てると同時に、前記ヒータによ
って加熱して、前記導電性接着剤を仮硬化させつつ前記
半導体装置を前記回路基板に実装することを特徴とす
る。
上記の課題を解決するために、半導体装置の電極上にワ
イヤボンディング法によって突起電極を形成し、次いで
前記半導体装置を表裏反転してヒータ付き保持手段で保
持し、前記半導体装置に形成された突起電極を転写ステ
ージ上に塗布した導電性接着剤膜に接触させて前記突起
電極に導電性接着剤を転写し、その後前記ヒータ付き保
持手段により前記突起電極を実装すべき回路基板の電極
上に位置決めし、前記突起電極の先端部を所定の力で回
路基板の電極上に押し当てると同時に、前記ヒータによ
って加熱して、前記導電性接着剤を仮硬化させつつ前記
半導体装置を前記回路基板に実装することを特徴とす
る。
【００１７】又、本願第１又は第２発明の半導体装置の
実装方法は、上記の課題を解決するために、導電性接着
剤は、導電性樹脂またはクリーム半田であることが好適
である。
実装方法は、上記の課題を解決するために、導電性接着
剤は、導電性樹脂またはクリーム半田であることが好適
である。
【００１８】
【作用】本願第１発明の半導体装置の実装方法は、従来
技術では別個に行っている突起電極レベリング工程と導
電性接着剤転写工程とを、レベリング転写工程の１工程
で同時に行い、工程数を減少し、生産のタクトタイムを
短くして生産性を向上することができる。
技術では別個に行っている突起電極レベリング工程と導
電性接着剤転写工程とを、レベリング転写工程の１工程
で同時に行い、工程数を減少し、生産のタクトタイムを
短くして生産性を向上することができる。
【００１９】そして、従来技術の突起電極レベリング工
程と導電性接着剤転写工程とを、本願第１発明で、レベ
リング転写工程の１工程で同時に行うことができる理由
は下記のとおりである。
程と導電性接着剤転写工程とを、本願第１発明で、レベ
リング転写工程の１工程で同時に行うことができる理由
は下記のとおりである。
【００２０】即ち、従来技術の導電性接着剤転写工程で
は、突起電極の先端面（先端平坦面）は導電性接着剤膜
の中にあるか、少なくとも転写ステージの平坦面上に押
圧されていないので、前記突起電極の先端面と転写ステ
ージの平坦面との間に前記導電性接着剤膜の導電性接着
剤が存在しており、前記導電性接着剤膜の途中での停止
無しに引き上げても、引き上げた突起電極の先端面に導
電性接着剤が適正な厚さ１０〜１５μｍで付着する。
は、突起電極の先端面（先端平坦面）は導電性接着剤膜
の中にあるか、少なくとも転写ステージの平坦面上に押
圧されていないので、前記突起電極の先端面と転写ステ
ージの平坦面との間に前記導電性接着剤膜の導電性接着
剤が存在しており、前記導電性接着剤膜の途中での停止
無しに引き上げても、引き上げた突起電極の先端面に導
電性接着剤が適正な厚さ１０〜１５μｍで付着する。
【００２１】これに対して、本願第１発明では、突起電
極の先端面は導電性接着剤膜の中にあるが、レベリング
転写ステージの平坦面の上に押圧されているので、前記
突起電極の先端面とレベリング転写ステージの平坦面と
の間に前記導電性接着剤膜の導電性接着剤が存在でき
ず、前記導電性接着剤膜の途中での停止無しに引き上げ
ると、引上げ突起電極の先端面には厚さ５μｍ程度しか
導電性接着剤が付着せず、転写量不足になり実装する半
導体装置の電極と相手方の電極との接合が不完全になる
という問題点がある。この問題点を解決して本願第１発
明を可能にするのが、上述の、突起電極を導電性接着剤
膜内から引き上げる際に、前記突起電極の先端面を前記
導電性接着剤膜内に所定時間停止させてから引き上げる
ことである。このようにすると、前記の停止中に、前記
突起電極の先端面に導電性接着剤が回り込み、引き上げ
た突起電極の先端面に適正な厚さ１０〜１５μｍの導電
性接着剤が付着し、実装する半導体素子の電極の接合が
適正に行われ、接合した電極間の接続抵抗値を２０ｍΩ
程度の小さい抵抗値に安定させることができる。
極の先端面は導電性接着剤膜の中にあるが、レベリング
転写ステージの平坦面の上に押圧されているので、前記
突起電極の先端面とレベリング転写ステージの平坦面と
の間に前記導電性接着剤膜の導電性接着剤が存在でき
ず、前記導電性接着剤膜の途中での停止無しに引き上げ
ると、引上げ突起電極の先端面には厚さ５μｍ程度しか
導電性接着剤が付着せず、転写量不足になり実装する半
導体装置の電極と相手方の電極との接合が不完全になる
という問題点がある。この問題点を解決して本願第１発
明を可能にするのが、上述の、突起電極を導電性接着剤
膜内から引き上げる際に、前記突起電極の先端面を前記
導電性接着剤膜内に所定時間停止させてから引き上げる
ことである。このようにすると、前記の停止中に、前記
突起電極の先端面に導電性接着剤が回り込み、引き上げ
た突起電極の先端面に適正な厚さ１０〜１５μｍの導電
性接着剤が付着し、実装する半導体素子の電極の接合が
適正に行われ、接合した電極間の接続抵抗値を２０ｍΩ
程度の小さい抵抗値に安定させることができる。
【００２２】又、従来技術では、突起電極レベリング工
程において、突起電極にゴミが付くことがあり、付くゴ
ミによって、次の導電性接着剤転写工程において、突起
電極に導電性接着剤が転写されなくなったり、転写量が
過多になり隣接する突起電極間が短絡するという問題点
があるが、これらの問題点を解消できる。
程において、突起電極にゴミが付くことがあり、付くゴ
ミによって、次の導電性接着剤転写工程において、突起
電極に導電性接着剤が転写されなくなったり、転写量が
過多になり隣接する突起電極間が短絡するという問題点
があるが、これらの問題点を解消できる。
【００２３】尚、本願第１発明では、導電性接着剤に
は、導電性樹脂やクリーム半田等を使用できる。
は、導電性樹脂やクリーム半田等を使用できる。
【００２４】本願第２発明の半導体装置の実装方法は、
従来技術では別個に行っている突起電極レベリング工程
と実装工程と仮硬化工程とを、実装レベリング仮硬化工
程の１工程で同時に行い、工程数を減少し、生産のタク
トタイムを短くして生産性を向上することができると共
に、位置決めした状態で仮硬化するので、次工程への搬
送中に半導体装置が回路基板から外れることが無くな
る。
従来技術では別個に行っている突起電極レベリング工程
と実装工程と仮硬化工程とを、実装レベリング仮硬化工
程の１工程で同時に行い、工程数を減少し、生産のタク
トタイムを短くして生産性を向上することができると共
に、位置決めした状態で仮硬化するので、次工程への搬
送中に半導体装置が回路基板から外れることが無くな
る。
【００２５】又、このようにすると、半導体装置の突起
電極の高さにバラツキがあり、且つ、半導体装置や回路
基板にうねり、反りがあっても、これらの高さのバラツ
キ、うねり、反りを吸収して、半導体装置の電極と回路
基板の電極とが相互の間隔が殆ど無い状態で導電性接着
剤で接合されるので、電極間の接合抵抗値を２０ｍΩ程
度の小さい抵抗値に安定させることができる。
電極の高さにバラツキがあり、且つ、半導体装置や回路
基板にうねり、反りがあっても、これらの高さのバラツ
キ、うねり、反りを吸収して、半導体装置の電極と回路
基板の電極とが相互の間隔が殆ど無い状態で導電性接着
剤で接合されるので、電極間の接合抵抗値を２０ｍΩ程
度の小さい抵抗値に安定させることができる。
【００２６】又、従来技術では、突起電極レベリング工
程において、突起電極にゴミが付くことがあり、付くゴ
ミによって、次の導電性接着剤転写工程において、突起
電極に導電性接着剤が転写されなくなったり、転写量が
過多になり隣接する突起電極間が短絡するという問題点
があるが、これらの問題点を解消できる。
程において、突起電極にゴミが付くことがあり、付くゴ
ミによって、次の導電性接着剤転写工程において、突起
電極に導電性接着剤が転写されなくなったり、転写量が
過多になり隣接する突起電極間が短絡するという問題点
があるが、これらの問題点を解消できる。
【００２７】尚、本願第２発明では、導電性接着剤に
は、導電性樹脂やクリーム半田等を使用できる。
は、導電性樹脂やクリーム半田等を使用できる。
【００２８】又、本願第１、第２発明は、フエースダウ
ン実装する場合には、上記の半導体装置の形状、回路基
板の形状の如何に関わらずに実施することができる。例
えば、半導体装置は、半導体素子であっても、半導体素
子をキャリアにフエースダウン実装した半導体装置であ
っても良い。
ン実装する場合には、上記の半導体装置の形状、回路基
板の形状の如何に関わらずに実施することができる。例
えば、半導体装置は、半導体素子であっても、半導体素
子をキャリアにフエースダウン実装した半導体装置であ
っても良い。
【００２９】
【実施例】本発明の半導体装置の実装方法の第１実施例
を図１〜図８に基づいて説明する。
を図１〜図８に基づいて説明する。
【００３０】本実施例では、先ず、従来例と同様に、図
１〜図４の突起電極形成工程において、図１に示すよう
に、電極２を有する半導体装置１をヒータを内蔵して所
定温度に加温されている突起電極形成ステージ１ａ上に
載置する。キャピラリー３に金属ワイヤー５を通し、キ
ャピラリー３を通した金属ワイヤー５の先端をトーチ６
によって溶融させて金属ボール４を形成する。
１〜図４の突起電極形成工程において、図１に示すよう
に、電極２を有する半導体装置１をヒータを内蔵して所
定温度に加温されている突起電極形成ステージ１ａ上に
載置する。キャピラリー３に金属ワイヤー５を通し、キ
ャピラリー３を通した金属ワイヤー５の先端をトーチ６
によって溶融させて金属ボール４を形成する。
【００３１】次に、図２に示すように、キャピラリー３
により金属ボール４を半導体装置１の電極２上に押圧
し、図示しない超音波ユニットからの超音波による超音
波振動をキャピラリー３を介して電極２に押圧されてい
る金属ボール４に加え、前記突起電極形成ステージ１ａ
による加温とキャピラリー３による押圧と超音波ユニッ
トによる超音波振動とによって前記金属ボール４を半導
体装置１の電極２に接合して台座電極７を形成する。
により金属ボール４を半導体装置１の電極２上に押圧
し、図示しない超音波ユニットからの超音波による超音
波振動をキャピラリー３を介して電極２に押圧されてい
る金属ボール４に加え、前記突起電極形成ステージ１ａ
による加温とキャピラリー３による押圧と超音波ユニッ
トによる超音波振動とによって前記金属ボール４を半導
体装置１の電極２に接合して台座電極７を形成する。
【００３２】次に、図３に示すように、キャピラリー３
を少し引き上げ、僅かに横にずらせてルーピングしなが
らキャピラリー３の先端で金属ワイヤー５を前記台座電
極７に押し当て金属ワイヤー５を切断して、図４に示す
ように、前記台座電極７を突起電極８に形成する。この
ように金属ワイヤー５をルーピングして形成した突起電
極８には、金属ワイヤー５によるループ形状のバラツキ
と金属ワイヤー５を引きちぎる際のちぎれ方のバラツキ
とによる高さの不均一性が避けられない。この場合、金
属ワイヤー５の材料としては、ワイヤボンデイングでき
る材料であれば金、銅、半田等なにを使用しても良い。
を少し引き上げ、僅かに横にずらせてルーピングしなが
らキャピラリー３の先端で金属ワイヤー５を前記台座電
極７に押し当て金属ワイヤー５を切断して、図４に示す
ように、前記台座電極７を突起電極８に形成する。この
ように金属ワイヤー５をルーピングして形成した突起電
極８には、金属ワイヤー５によるループ形状のバラツキ
と金属ワイヤー５を引きちぎる際のちぎれ方のバラツキ
とによる高さの不均一性が避けられない。この場合、金
属ワイヤー５の材料としては、ワイヤボンデイングでき
る材料であれば金、銅、半田等なにを使用しても良い。
【００３３】本実施例は、上記の突起電極形成工程は従
来例と同一であるが、従来例では別個に行っている突起
電極レベリング工程と導電性接着剤転写工程とをレベリ
ング転写工程の１工程で同時に行うことに特徴がある。
来例と同一であるが、従来例では別個に行っている突起
電極レベリング工程と導電性接着剤転写工程とをレベリ
ング転写工程の１工程で同時に行うことに特徴がある。
【００３４】即ち、レベリング転写工程において、先
ず、図５に示すように、前記突起電極８を形成した半導
体装置１を表裏反転し吸着穴１６を有する吸着手段１５
で吸着保持し、導電性接着剤膜１１を約２０μｍの厚さ
に塗布したレベリング転写ステージ１０の平坦面の上に
１突起電極当たり約５０ｇｆの力で押圧して、前記導電
性接着剤膜１１を塗布したレベリング転写ステージ１０
の平坦面の上で前記突起電極８の高さを均一化する。こ
の場合、導電性接着剤膜１１の約２０μｍの厚さや押圧
の１突起電極当たり約５０ｇｆの力は、金属ワイヤー５
の材質や直径や硬さによって調整する。
ず、図５に示すように、前記突起電極８を形成した半導
体装置１を表裏反転し吸着穴１６を有する吸着手段１５
で吸着保持し、導電性接着剤膜１１を約２０μｍの厚さ
に塗布したレベリング転写ステージ１０の平坦面の上に
１突起電極当たり約５０ｇｆの力で押圧して、前記導電
性接着剤膜１１を塗布したレベリング転写ステージ１０
の平坦面の上で前記突起電極８の高さを均一化する。こ
の場合、導電性接着剤膜１１の約２０μｍの厚さや押圧
の１突起電極当たり約５０ｇｆの力は、金属ワイヤー５
の材質や直径や硬さによって調整する。
【００３５】次に、図６に示すように、前記突起電極８
を前記導電性接着剤膜１１内から引き上げる際に、前記
突起電極８の先端面を前記導電性接着剤膜１１内の任意
の位置に０．１秒〜１秒間停止させてから引き上げる。
引き上げる際の速さは、毎秒１ｍｍ程度とするがこれに
限らない。停止させる理由は下記のとおりである。
を前記導電性接着剤膜１１内から引き上げる際に、前記
突起電極８の先端面を前記導電性接着剤膜１１内の任意
の位置に０．１秒〜１秒間停止させてから引き上げる。
引き上げる際の速さは、毎秒１ｍｍ程度とするがこれに
限らない。停止させる理由は下記のとおりである。
【００３６】従来例の導電性接着剤転写工程では、図１
２に示すように、突起電極８の先端面は導電性接着剤膜
２２の中にあるか、少なくとも転写ステージ２１の平坦
面上に押圧されていないので、前記突起電極８の先端面
と転写ステージ２１の平坦面との間に前記導電性接着剤
膜２２の導電性接着剤が存在しており、前記導電性接着
剤膜２２の途中での停止無しに引き上げても、引き上げ
た突起電極８の先端面に導電性接着剤が適正な厚さ１０
〜１５μｍで付着する。これに対して、本実施例では、
図５に示すように、突起電極８の先端面は導電性接着剤
膜１１の中にあるが、レベリング転写ステージ１０の平
坦面の上に押圧されているので、前記突起電極８の先端
面とレベリング転写ステージ１０の平坦面との間に前記
導電性接着剤膜１１の導電性接着剤が存在せず、前記導
電性接着剤膜１１の途中での停止無しに引き上げると、
引上げた突起電極８の先端面には厚さ５μｍ程度しか導
電性接着剤が付着せず、転写量不足になり実装する半導
体装置１の電極２の相手方電極への接合が不完全になる
という問題点がある。この問題点を解決するのが、上述
の、突起電極８を導電性接着剤膜１１内から引き上げる
際に、前記突起電極８の先端面を前記導電性接着剤膜１
１内の任意の位置に０．１秒〜１秒間停止させてから引
き上げることである。このようにすると、前記の停止中
に、前記突起電極８の先端面に導電性接着剤が回り込
み、図７に示すように、引き上げた突起電極８の先端面
に適正な厚さ１０〜１５μｍの導電性接着剤が付着し、
実装する半導体装置１の電極２の接合が適正に行われ
る。尚、導電性接着剤には、導電性樹脂またはクリーム
半田等が使用できる。使用する導電性接着剤の種類によ
って、膜厚、停止時間、突起電極８の先端面への付着厚
さ等を、本実施例の数値に限らず調整する。
２に示すように、突起電極８の先端面は導電性接着剤膜
２２の中にあるか、少なくとも転写ステージ２１の平坦
面上に押圧されていないので、前記突起電極８の先端面
と転写ステージ２１の平坦面との間に前記導電性接着剤
膜２２の導電性接着剤が存在しており、前記導電性接着
剤膜２２の途中での停止無しに引き上げても、引き上げ
た突起電極８の先端面に導電性接着剤が適正な厚さ１０
〜１５μｍで付着する。これに対して、本実施例では、
図５に示すように、突起電極８の先端面は導電性接着剤
膜１１の中にあるが、レベリング転写ステージ１０の平
坦面の上に押圧されているので、前記突起電極８の先端
面とレベリング転写ステージ１０の平坦面との間に前記
導電性接着剤膜１１の導電性接着剤が存在せず、前記導
電性接着剤膜１１の途中での停止無しに引き上げると、
引上げた突起電極８の先端面には厚さ５μｍ程度しか導
電性接着剤が付着せず、転写量不足になり実装する半導
体装置１の電極２の相手方電極への接合が不完全になる
という問題点がある。この問題点を解決するのが、上述
の、突起電極８を導電性接着剤膜１１内から引き上げる
際に、前記突起電極８の先端面を前記導電性接着剤膜１
１内の任意の位置に０．１秒〜１秒間停止させてから引
き上げることである。このようにすると、前記の停止中
に、前記突起電極８の先端面に導電性接着剤が回り込
み、図７に示すように、引き上げた突起電極８の先端面
に適正な厚さ１０〜１５μｍの導電性接着剤が付着し、
実装する半導体装置１の電極２の接合が適正に行われ
る。尚、導電性接着剤には、導電性樹脂またはクリーム
半田等が使用できる。使用する導電性接着剤の種類によ
って、膜厚、停止時間、突起電極８の先端面への付着厚
さ等を、本実施例の数値に限らず調整する。
【００３７】次いで、図８に示すように、実装工程にお
いて、半導体装置１を吸着穴１６を有する吸着手段１５
で吸着保持し、前記導電性接着剤１２を転写した前記突
起電極８を実装すべき回路基板１３の電極１４上に位置
決めし、吸着手段１５の吸着を開放する。
いて、半導体装置１を吸着穴１６を有する吸着手段１５
で吸着保持し、前記導電性接着剤１２を転写した前記突
起電極８を実装すべき回路基板１３の電極１４上に位置
決めし、吸着手段１５の吸着を開放する。
【００３８】上記のようにして半導体装置１を位置決め
した回路基板１３を次工程のバッチ炉に搬送して前記導
電性接着剤１２を硬化して半導体装置１の回路基板１３
への実装を終了する。
した回路基板１３を次工程のバッチ炉に搬送して前記導
電性接着剤１２を硬化して半導体装置１の回路基板１３
への実装を終了する。
【００３９】本発明の半導体装置の実装方法の第２実施
例を図１〜図４、図９、図１０に基づいて説明する。
例を図１〜図４、図９、図１０に基づいて説明する。
【００４０】第１実施例は、従来例の突起電極レベリン
グ工程と導電性接着剤転写工程とをレベリング転写工程
の１工程で同時に行うことが特徴であるが、第２実施例
は、図９、図１０に示すように、加熱吸着手段１５ａ
に、ヒータ１５ｂを有して導電性接着剤を仮硬化する加
熱部１５ｃを備えていることと、従来例の突起電極レベ
リング工程と実装工程と仮硬化工程とを実装レベリング
仮硬化工程の１工程で同時に行うこととに特徴がある。
図９の１５ｄは支持移動アームである。
グ工程と導電性接着剤転写工程とをレベリング転写工程
の１工程で同時に行うことが特徴であるが、第２実施例
は、図９、図１０に示すように、加熱吸着手段１５ａ
に、ヒータ１５ｂを有して導電性接着剤を仮硬化する加
熱部１５ｃを備えていることと、従来例の突起電極レベ
リング工程と実装工程と仮硬化工程とを実装レベリング
仮硬化工程の１工程で同時に行うこととに特徴がある。
図９の１５ｄは支持移動アームである。
【００４１】図１〜図４に示す突起電極形成工程は従来
例および第１実施例と同様なので説明を省略する。
例および第１実施例と同様なので説明を省略する。
【００４２】前記突起電極形成工程後に、本実施例で
は、先ず、導電性接着剤転写工程において、図９に示す
ように、前記突起電極８を形成した半導体装置１を加熱
吸着手段１５ａで吸着保持し、転写ステージ２１の平坦
面上に塗布した導電性接着剤膜２２に接触させて前記突
起電極８上に導電性接着剤を転写する。
は、先ず、導電性接着剤転写工程において、図９に示す
ように、前記突起電極８を形成した半導体装置１を加熱
吸着手段１５ａで吸着保持し、転写ステージ２１の平坦
面上に塗布した導電性接着剤膜２２に接触させて前記突
起電極８上に導電性接着剤を転写する。
【００４３】次いで、実装レベリング仮硬化工程におい
て、図１０に示すように、突起電極８上に導電性接着剤
２３が付着している半導体装置１を加熱吸着手段１５ａ
で吸着保持し、前記導電性接着剤２３を転写した前記突
起電極８を実装すべき回路基板１３の電極１４上に位置
決めし、１突起電極当たり約５０ｇｆの力で押圧して、
前記突起電極の先端部を変形させることにより、半導体
装置１の各突起電極８が、回路基板１３の各電極１４に
接触するようにしている。
て、図１０に示すように、突起電極８上に導電性接着剤
２３が付着している半導体装置１を加熱吸着手段１５ａ
で吸着保持し、前記導電性接着剤２３を転写した前記突
起電極８を実装すべき回路基板１３の電極１４上に位置
決めし、１突起電極当たり約５０ｇｆの力で押圧して、
前記突起電極の先端部を変形させることにより、半導体
装置１の各突起電極８が、回路基板１３の各電極１４に
接触するようにしている。
【００４４】この場合、加熱吸着手段１５ａは加熱部１
５ｃのヒータ１５ｂによって１００°Ｃ〜１５０°Ｃに
加熱しておき、加熱吸着手段１５ａの位置決め状態を５
秒〜１０秒維持し、前記１００°Ｃ〜１５０°Ｃの温度
によって、前記導電性接着剤２３を仮硬化し、加熱吸着
手段１５ａの吸着を開放する。
５ｃのヒータ１５ｂによって１００°Ｃ〜１５０°Ｃに
加熱しておき、加熱吸着手段１５ａの位置決め状態を５
秒〜１０秒維持し、前記１００°Ｃ〜１５０°Ｃの温度
によって、前記導電性接着剤２３を仮硬化し、加熱吸着
手段１５ａの吸着を開放する。
【００４５】このようにすると、半導体装置１の突起電
極８の高さにバラツキがあり、且つ、半導体装置１や回
路基板１３にうねり、反りがあっても、これらの高さの
バラツキ、うねり、反りを吸収して、半導体装置１の電
極２と回路基板１３の電極１４との間隔が殆ど無い状態
にして導電性接着剤２３で接合されるので、電極間の接
合抵抗値を２０ｍΩ程度の小さい抵抗値に安定させるこ
とができる。又、位置決めした状態で仮硬化するので、
次工程への搬送中に、半導体装置１が回路基板１３から
外れることが無くなる。
極８の高さにバラツキがあり、且つ、半導体装置１や回
路基板１３にうねり、反りがあっても、これらの高さの
バラツキ、うねり、反りを吸収して、半導体装置１の電
極２と回路基板１３の電極１４との間隔が殆ど無い状態
にして導電性接着剤２３で接合されるので、電極間の接
合抵抗値を２０ｍΩ程度の小さい抵抗値に安定させるこ
とができる。又、位置決めした状態で仮硬化するので、
次工程への搬送中に、半導体装置１が回路基板１３から
外れることが無くなる。
【００４６】上記のようにして導電性接着剤２３を仮硬
化した回路基板１３を次工程のバッチ炉に搬送し前記導
電性接着剤２３を硬化して半導体装置１の回路基板１３
への実装を終了する。
化した回路基板１３を次工程のバッチ炉に搬送し前記導
電性接着剤２３を硬化して半導体装置１の回路基板１３
への実装を終了する。
【００４７】又、従来技術では、突起電極レベリング工
程において、突起電極にゴミが付くことがあり、付くゴ
ミによって、次の導電性接着剤転写工程において、突起
電極に導電性接着剤が転写されなくなったり、転写量が
過多になり隣接する突起電極間が短絡するという問題点
があるが、これらの問題点を解消できる。
程において、突起電極にゴミが付くことがあり、付くゴ
ミによって、次の導電性接着剤転写工程において、突起
電極に導電性接着剤が転写されなくなったり、転写量が
過多になり隣接する突起電極間が短絡するという問題点
があるが、これらの問題点を解消できる。
【００４８】尚、導電性接着剤には導電性樹脂やクリー
ム半田を使用できる。金属ワイヤー５の材料としては、
ワイヤボンデイングできる材料であれば金、銅、半田等
なにを使用しても良い。
ム半田を使用できる。金属ワイヤー５の材料としては、
ワイヤボンデイングできる材料であれば金、銅、半田等
なにを使用しても良い。
【００４９】
【発明の効果】本願第１発明の半導体装置の実装方法
は、従来技術では別個に行っている突起電極レベリング
工程と導電性接着剤転写工程とを、レベリング転写工程
の１工程で同時に行い、工程数を減少し、生産のタクト
タイムを短くして生産性を向上することができるという
効果を奏する。
は、従来技術では別個に行っている突起電極レベリング
工程と導電性接着剤転写工程とを、レベリング転写工程
の１工程で同時に行い、工程数を減少し、生産のタクト
タイムを短くして生産性を向上することができるという
効果を奏する。
【００５０】又、従来技術では、突起電極レベリング工
程において、突起電極にゴミが付くことがあり、付くゴ
ミによって、次の導電性接着剤転写工程において、突起
電極に導電性接着剤が転写されなくなったり、転写量が
過多になり隣接する突起電極間が短絡するという問題点
があるが、これらの問題点を解消できるという効果を奏
する。
程において、突起電極にゴミが付くことがあり、付くゴ
ミによって、次の導電性接着剤転写工程において、突起
電極に導電性接着剤が転写されなくなったり、転写量が
過多になり隣接する突起電極間が短絡するという問題点
があるが、これらの問題点を解消できるという効果を奏
する。
【００５１】本願第２発明の半導体装置の実装方法は、
従来技術では別個に行っている突起電極レベリング工程
と実装工程と仮硬化工程とを、実装レベリング仮硬化工
程の１工程で同時に行い、工程数を減少し、生産のタク
トタイムを短くして生産性を向上することができると共
に、位置決めした状態で仮硬化するので、次工程への搬
送中に半導体装置が回路基板から外れることが無くなる
という効果を奏する。
従来技術では別個に行っている突起電極レベリング工程
と実装工程と仮硬化工程とを、実装レベリング仮硬化工
程の１工程で同時に行い、工程数を減少し、生産のタク
トタイムを短くして生産性を向上することができると共
に、位置決めした状態で仮硬化するので、次工程への搬
送中に半導体装置が回路基板から外れることが無くなる
という効果を奏する。
【００５２】又、半導体装置の突起電極の高さにバラツ
キがあり、且つ、半導体装置や実装すべき回路基板にう
ねり、反りがあっても、これらの高さのバラツキ、うね
り、反りを吸収して、半導体装置の電極と実装すべき回
路基板の電極との間隔が殆ど無い状態にして導電性接着
剤で接合するので、電極間の接合抵抗値を２０ｍΩ程度
の小さい抵抗値に安定させることができるという効果を
奏する。
キがあり、且つ、半導体装置や実装すべき回路基板にう
ねり、反りがあっても、これらの高さのバラツキ、うね
り、反りを吸収して、半導体装置の電極と実装すべき回
路基板の電極との間隔が殆ど無い状態にして導電性接着
剤で接合するので、電極間の接合抵抗値を２０ｍΩ程度
の小さい抵抗値に安定させることができるという効果を
奏する。
【００５３】又、従来技術では、突起電極レベリング工
程において、突起電極にゴミが付くことがあり、付くゴ
ミによって、次の導電性接着剤転写工程において、突起
電極に導電性接着剤が転写されなくなったり、転写量が
過多になり隣接する突起電極間が短絡するという問題点
があるが、これらの問題点を解消できるという効果を奏
する。
程において、突起電極にゴミが付くことがあり、付くゴ
ミによって、次の導電性接着剤転写工程において、突起
電極に導電性接着剤が転写されなくなったり、転写量が
過多になり隣接する突起電極間が短絡するという問題点
があるが、これらの問題点を解消できるという効果を奏
する。
【図１】ワイヤボンディング法による突起電極の形成方
法を示す図である。
法を示す図である。
【図２】ワイヤボンディング法による突起電極の形成方
法を示す図である。
法を示す図である。
【図３】ワイヤボンディング法による突起電極の形成方
法を示す図である。
法を示す図である。
【図４】ワイヤボンディング法による突起電極の形成方
法を示す図である。
法を示す図である。
【図５】本願第１発明のレベリング転写工程の動作を示
す図である。
す図である。
【図６】本願第１発明のレベリング転写工程の動作を示
す図である。
す図である。
【図７】本願第１発明のレベリング転写工程の動作を示
す図である。
す図である。
【図８】本願第１発明の実装工程の動作を示す図であ
る。
る。
【図９】本願第２発明の導電性接着剤転写工程の動作を
示す図である。
示す図である。
【図１０】本願第２発明の実装レベリング仮硬化工程の
動作を示す図である。
動作を示す図である。
【図１１】従来例の突起電極レベリング工程の動作を示
す図である。
す図である。
【図１２】従来例の導電性接着剤転写工程の動作を示す
図である。
図である。
【図１３】従来例の実装工程の動作を示す図である。
１ 半導体装置
１ａ 突起電極形成ステージ
２ 電極
３ キャピラリー
４ 金属ボール
５ 金属ワイヤー
６ トーチ
７ 台座電極
８ 突起電極
１０ レベリング転写ステージ
１１ 導電性接着剤膜
１２ 導電性接着剤
１３ 回路基板
１４ 電極
１５ 吸着手段（保持手段）
１５ａ 加熱吸着手段（保持手段）
１５ｂ ヒーター
１５ｃ 加熱部
１６ 吸着穴
１６ａ 吸着穴
２１ 転写ステージ
２２ 導電性接着剤膜
２３ 導電性接着剤
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平７−193101（ＪＰ，Ａ)
特開 平２−34949（ＪＰ，Ａ)
特開 平６−124952（ＪＰ，Ａ)
特開 平７−326642（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/60 311
H01L 21/60
Claims (3)
- 【請求項１】 半導体装置の電極上にワイヤボンディン
グ法によって突起電極を形成し、次いで前記半導体装置
を表裏反転して保持手段で保持し、前記突起電極を導電
性接着剤膜を塗布したレベリング転写ステージの平坦面
上に所定の力で押し当て先端部を変形させて先端平坦面
を有する形状にしてレベリングを行い、次いで前記保持
手段により前記半導体装置の突起電極を前記導電性接着
剤膜中から引き上げる際に、まず前記先端平坦面が導電
性接着剤膜中の所定高さ位置に達するまで前記半導体装
置を引き上げ、次いでその所定高さ位置で所定時間停止
状態とし、その後前記先端平坦面が前記導電性接着剤膜
中から離脱するように引き上げて、前記突起電極に導電
性接着剤を転写し、その後前記保持手段により前記突起
電極を実装すべき回路基板の電極上に位置決めして、前
記半導体装置を前記回路基板に実装することを特徴とす
る半導体装置の実装方法。 - 【請求項２】 半導体装置の電極上にワイヤボンディン
グ法によって突起電極を形成し、次いで前記半導体装置
を表裏反転してヒータ付き保持手段で保持し、前記半導
体装置に形成された突起電極を転写ステージ上に塗布し
た導電性接着剤膜に接触させて前記突起電極に導電性接
着剤を転写し、その後前記ヒータ付き保持手段により前
記突起電極を実装すべき回路基板の電極上に位置決め
し、前記突起電極の先端部を所定の力で回路基板の電極
上に押し当てると同時に、前記ヒータによって加熱し
て、前記導電性接着剤を仮硬化させつつ前記半導体装置
を前記回路基板に実装することを特徴とする半導体装置
の実装方法。 - 【請求項３】 導電性接着剤は、導電性樹脂またはクリ
ーム半田である請求項１又は２に記載の半導体装置の実
装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02564895A JP3392562B2 (ja) | 1995-02-14 | 1995-02-14 | 半導体装置の実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02564895A JP3392562B2 (ja) | 1995-02-14 | 1995-02-14 | 半導体装置の実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08222572A JPH08222572A (ja) | 1996-08-30 |
| JP3392562B2 true JP3392562B2 (ja) | 2003-03-31 |
Family
ID=12171654
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02564895A Expired - Fee Related JP3392562B2 (ja) | 1995-02-14 | 1995-02-14 | 半導体装置の実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3392562B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102010015520A1 (de) * | 2010-04-16 | 2011-10-20 | Pac Tech-Packaging Technologies Gmbh | Verfahren und Vorrichtung zur Ausbildung von Lotdepots |
-
1995
- 1995-02-14 JP JP02564895A patent/JP3392562B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08222572A (ja) | 1996-08-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3880775B2 (ja) | 回路基板への電子部品の実装方法 | |
| JP2793528B2 (ja) | ハンダ付け方法、ハンダ付け装置 | |
| JP3326382B2 (ja) | 半導体装置の製造方法 | |
| JP2008205321A (ja) | 電子部品および電子装置の製造方法 | |
| US6225144B1 (en) | Method and machine for underfilling an assembly to form a semiconductor package | |
| JP3392562B2 (ja) | 半導体装置の実装方法 | |
| JP3540901B2 (ja) | 電極へのフラックス転写方法及びバンプの製造方法 | |
| TW200824522A (en) | Printed circuit board, printed circuit board assembly, electronic device, manufacturing method of printed circuit board, and warpage correcting method of printed circuit board | |
| JP3026204B1 (ja) | ベアチップ実装方法 | |
| KR100459602B1 (ko) | 범프본더 | |
| JP3923248B2 (ja) | 回路基板への電子部品の実装方法及び回路基板 | |
| JP2004063524A (ja) | 実装装置及びその実装方法若しくはプリント配線基板 | |
| JP2002016104A (ja) | 半導体装置の実装方法および半導体装置実装体の製造方法 | |
| JP3472342B2 (ja) | 半導体装置の実装体の製造方法 | |
| JP3212881B2 (ja) | 半導体装置の製造装置および製造方法 | |
| JP3270813B2 (ja) | 半導体装置とその製造方法 | |
| JP4214127B2 (ja) | フリップチップ実装方法 | |
| JP2762958B2 (ja) | バンプの形成方法 | |
| JP2879159B2 (ja) | 電気的接続部材及び金属バンプの形成方法 | |
| JPS5935439A (ja) | バンプ付リ−ドレスチツプキヤリアの基板搭載方法 | |
| JPH05259631A (ja) | プリント配線板の表面実装方法 | |
| JP2000277566A (ja) | 電子部品ユニットおよび電子部品ユニット製造方法 | |
| JP2780523B2 (ja) | 半導体装置の実装方法 | |
| JP3445687B2 (ja) | 半導体チップの実装方法 | |
| JP2001085466A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080124 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090124 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090124 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100124 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110124 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |